‧ 一 .

IC 應用簡介

‧ 二 . 元件操作原理

‧ 三 .IC 電路設計

‧ 四 .IC 製程技術

資料來源 : 國科會國家毫微米元件實
驗室
一 .IC 應用簡介

 IC 演進
 個人電腦
 通訊
 自動化
 消費性電子產品
 國防與太空
 IC 演進
半導體工業自 1947 年發明電
晶體後，已經成為現代新興工業 的
主流，由於技術的迅速成長與突破
，使積體電路 (Integration Circuit ，
IC) 之製造得以在短短的 40 年間由
單一的電晶體、電阻、電容等分離
元件 (discrete Device) 的組合發展到
可以容納數十個電晶體的小型積體
電路 (SSI) ，再經歷至可容納數十
萬個電晶體的大型積體電路
(LSI) ，甚至擴展到現今已經可以容
納數千萬個電晶體的極大型積體電
路 (ULSI) 。這種發展的速度是其它
任何領域都無法與之相比的。
 個人電
腦
積體電路在個人電腦
中的應用有如：資料處理
單元即一般所謂的中央處
理單元 (CPU) 、以及周邊
的輸出、入單元 ( 如
BIOS 、 RAM 、 ROM..
等 ) 。近年來由於積體電路
技術的發展迅速，不僅將
體積大大的縮小了，而且
功能也愈來愈強速度更快。
發明，使得個人電腦可以
替代人類處理許多複雜且
重複性高或具高危險性的
工作。
 通 訊
在現今工商發達的社會，
由於通訊科技的無遠弗屆，人類
間溝通方式已完全不受時空的限
制。資訊的即時傳遞，更可讓人
隨時掌握最新及最正確的訊 路
的完善構建，及需適時的處理大
量的資訊。例如在此無線通訊系
統中的收話及發話機，因需具備
高度移動性的特性， 輕、薄、
短、小。藉由積體電路的製程技
術的不斷改善與技術的提昇。我
們可將設計好的電路移植製造於
電腦晶片上達到通訊的目的。
 自 動 化

在競爭激烈的產
業環境中，無人化的生
產工廠，已是未來企業
所 追尋的目標。現今的
工業環境中使用電腦晶
片控制的機器人及自動
化生產設備不但可降低
機器對人的傷害，更可
消除人員因素所 造成的
產品差異性，使生產流
程可以標準化，提高產
品品質、節 省大量的人
力管理方便，製造出具
有競爭力的產品。
 消費性電子產品

由於 3C 工業的發展
已是未來之趨勢。數位化
的電子消費產品隨身充斥
在你 一些電路 ( 如搖控器
、選台器之類任天堂的電
動玩具以及生活中的家電
產品，已成為生活中的必
需品。都是拜 IC( 積體電
路 ) 製程技術的進步所賜
，所以 IC 積體電路的技術
對我們人類的生活有大大
的助益。
 國防與太空

高科技的國防
科技武器，是一個
國家的工業化程度
的 術也是扮演著舉
足輕重的角色，如
飛彈彈道的計算，
和星光夜視鏡，甚
至太空中衛星導航
系統都是必須利用
IC 積體電路的技術
來製成的。
二 . 元件操作原理
 矽晶體結構

矽的簡介
矽是現在各種半導體，使用最頻
繁的一種電子材料，它的來源極
廣，譬如我們腳下所踩的砂。它
的含量佔地球表層的 25% ，又極
易純化，製造容易而且經濟，因
此已經被人們用來做為積體電路
製作的主要材料達十年之久。在
元素週期表裡，它是排在三價的
鋁與五價的磷之間。
矽原子與電子圖 共價鍵

矽是屬於四價的元素，原子
序為 14 ，雖然原子內所含的電子相 矽晶體在二度空間為每個中心原子
和四個鄰近原子共同擁有四個價電子，
當多，但是因為較接進原子核的電
這種電子共有的價鍵結構稱為共價鍵。
子將被外圍電子所遮蔽，所以內圍
電子對整個材料的電性影響也就比
較小。因此我們將深入探討矽原子
的 4 個外圍電子，也就是價電子。
 鑽石結構

在三度空間中，矽晶體四
個最鄰近的原子便位在四面體的
四個角，每一個原子都停留在一
個中心位置，並且不會移動太遠
，在熱振動時，即以此位置為中
心做小幅動，我們稱此矽單晶結
構為鑽石結構。
 矽的結構

晶體和非晶體本身都可以
是一種純物質，而晶體的特點，
就是材料以原子或分子，在三度
空間週期性排列著，矽晶體便是
鑽石結構做一規則週期性的排列
。
 摻雜

所謂摻雜，就是在半導體的材料中加入
電子，或電洞，使半導體形成以電子，或以電
洞來傳導電信號。摻雜又可以分為

正摻雜

負摻雜
 正摻雜

所謂正摻雜，就是在一個
規則排列的矽晶體中，摻入週期
表中三族的元素，由於要和矽鍵
結須要四個電子，所以少了一個
電子，即形成了一個電的空缺，
我們稱之為電洞，當外加一個電
壓時，電洞向負電位之處移動，
形成了電的傳導。此摻雜的區域
即稱為正型區 (p-type region) ，主
要的傳導載子為電洞。
 負摻雜

所謂負摻雜，就是在一個
規則排列的矽晶體中，摻入週期
表中五族的元素，由於要和矽鍵
結須要四個電子，所以多一個電
子，即在摻雜原子的附近多出了
一個電子，當外加一個電壓時，
電子向正電位之處移動，形成了
電的傳導。此摻雜的區域即稱為
負型區 (n-type region) ，主要的
傳導載子為電子。
 元件操作

何謂 MOSFET
所謂 MOSFET 指的就是金屬─氧
化層─半導體電晶體 (Metal-Oxide-
Semiconductor Field-Effect
Transistor) ，其結構就如同字面
上的意義，是由金屬、氧化層、
及半導體疊在一起所構成的。
 MOSFET 種類

MOSFET 依其傳導的載子不
同可以分為 PMOS 及 NMOS 二
種。將這二種 MOS 合在一起使
用則稱為互補式金氧半電晶體，
即為 CMOS 。 CMOS 的好處就
是省電，因此在電路設計時，就
是以 CMOS 為基本的單元來設
計。
 CMOS 工作原理 ( 一 )

當輸入端輸入為高電壓 (1) 時
， NMOS 導通，而 PMOS 不導通，
所以輸出端為低電壓 (0) 。
 CMOS 工作原理 ( 二 )

當輸入端輸入為低電壓 (0)
時， NMOS 不導通，而 PMOS 導
通，所以輸出端為高電壓 (1) 。
 三 .IC 電路設計

 IC 電路設計流程
 功能描述
 邏輯設計
 電路模擬分析
 電路佈局
 IC 電路設技流程
功 能描 述

邏 輯設 計

電 路模 擬分析

電 路佈 局
NO

佈 局的 電 模
路擬 C heck

YES

生產製造
 功能描述

要完成一個完整的積體電路晶片，首先就是要對這一個晶
片做完整的功能描述，例如要完成一個電腦 CPU 的晶片設計，就
必要將 CPU 所要處理的功能函數做完整的描述。例如上圖，我們
要設計一個簡單的計數器 IC 就要對每一個接腳的波形做描述，此
即為功能描述。
 邏輯設計

邏輯設計的目的是用已有的基本邏輯單元，來確定滿足邏輯
要求條件下的邏輯構成。這些基本的邏輯單元可以是及閘 (And
Gate) 、或閘 (OrGate) 、皆非閘 (Nor Gate) 等基本閘單元，由這些基
本單元來構成整個的積體電路。接著跑邏輯模擬軟體，確定所設計
的邏輯沒有問題上圖即為一個邏輯設計圖。
 電路模擬分析

邏輯設計完成之後，接著要將每一個邏輯單元，轉化成實際的電路元件符
號，再依這些元件符號轉化成電路分析模擬程式，常用的電路分析模擬程式為
HSPICE 等模擬軟體，檢查其模擬結果是否符合我們所需的要求上圖為經過
HSPICE 所模擬出來的電性結果。
 電路佈局

所謂電路的佈局，實際上就是
做電路分析及半導體製程的中間橋梁
，即是將我們在製程上所會利用到在
光罩 (Mask) 在這個時候畫出來，即為
電路佈局。當我們做完電路佈局時，
還要利用 CAD 的程式，檢查做的電
路佈局是否有缺失，確定沒問題之後
，再利用所做的電路佈局放入程式中
做電路分析模擬，看是否和先前由
SPICE 所跑出來的結果是否一致，如
果不一致，則再從電路模擬分析軟體
重新做，再到電路佈局，直到結果正
確之後，再將電路佈局的結果送出，
去製做光罩及後續的半導體製程。
 四 .IC 製程技術

 潔淨室介紹
 CMOS 製作流程
 清洗晶圓
 氧化
 化學氣相沉積 (CVD)
 微影
 蝕刻 (ETCH)
 擴散
 離子佈植 (IMPLANT)
 連結
 潔淨室介紹

潔淨室的分類
我們可以由這一張圖
表來了解，以 0.5um 的塵粒
直徑為比較標準，在 1 立方
英吋的空間中，直徑大於
0.5um 的塵粒有一個，就稱
為 Class 1 ，而直徑大於
0.5um 的塵粒有十個，就稱
為 Class 10 ，直徑大於
0.5um 的塵粒有 1000 個，就
稱為 Class 1000 ，而目前各
大半導體積體 電路製造廠
大部份都在 Class 10 的環境
下
製造。
 CMOS 製作流程 ( 一 )

5 .去 除化氮 9 .負型井的 1 3氮化矽的

. 1 7去. 除化氮
1 .初 始 清 洗
矽 離 子佈植 沈積 矽

1 8利用氫
. 氟
6 .正 型井離 1 0負型井的
. 1 4元. 件隔離
2 .前 置化氧 酸 去 除極區閘
子佈植 退 火 區 光 罩成 形
域 的氧化層

3 .沈積氮化 7 .退 火及氧 1 1去. 除二氧 1 5氮化矽

. 蝕 1 9閘極氧化
.
矽 化層 形成 化矽 刻 層的形成

4 .正 型井 光 8 .去 除化氮 1 6元. 件隔離 2 0閘極

. 多 晶
1 2前. 置化氧
罩 形成 矽 區 氧化 矽的沈積
 CMOS 製作流程 ( 二 )

3 3將. 二氧化
2 1閘極光
. 罩 2 5 . P M源 O極 S 2 9第一層
. 金 3 7第二層
. 金
矽 塗上 晶 表片
的形成 汲極 製 成 屬 接 觸 洞 屬製 成
面

3 8保. 護氧化
2 6未摻雜氧
.
2 2活性
. 離 子 3 0濺. 鍍一第 層 沈積
化層化學 氣相 3 4 . S烘乾
OG
蝕 刻 層 金 屬
沈積

3 9氮化矽
. 沈
2 7 . C M汲極O S 積
3 1定. 義一第 3 5沈積
. 介 電
2 3熱. 氧化 源 極活化 的 及
層 金 屬 光 罩 質
擴散
4 0銲電
. 的 製
成
3 6第二層
. 接
2 4 . N M源 O極 S 2 8沈積含
. 硼 3 2沈積氮化
.
觸 金的接 屬 觸
汲極 製 成 磷的氧化層 矽
洞之形成
4 1將. 元予件
以退 火處 理
 晶圓清洗
清洗簡介
由於 IC 內各元件間線路相當
的細 小，因此在製造過程中，只要
有大氣中微細粉塵或製造過程中所
殘留下的污染源，如反應器壁落下
之金屬離子或乾式蝕刻後留下之殘
留物 .. 等，掉落在晶片上，則容易
破壞晶片內的電路函數功能，進而
影 響其電路性能甚至無法工作。
我們除了要隔離外界的污染源
，操 作人員、設備所產生的粉塵及
其他污染源外，濕式清洗步驟在不
破壞晶圓表面之前提下，有效地清
除製程中所產生殘留之微塵金屬離
子及有機物之污染物。
標準清洗步驟
 硫酸 (H2SO4) 介紹

RCA 清洗的過程中
我們會利用到的硫酸
(H2SO4) ，即是利用硫
酸 有很強的酸性、氧化
性、和脫水性。因為硫
酸的強脫水性可以破壞
許多的有機物質使之脫
水而碳化。另外，其強
酸性及強氧化性可將一
些附著在晶片上的金屬
予以氧化成硫酸鹽，再
利用純水加以溶除。
二氧化矽 (SiO2) 的製作方法有
1. 熱氧化法 ,
2. 沈積法 ,
3. 陽極氧化法 ,
4. 氧離子注入 氧化法。
其中較常用的熱氧化法又可分為
1. 乾氧化法
2. 濕氧化法
3. 純水氧化法
4. 摻氯氧化法 。
而濕氧化法又有 :
普通濕 氧氧化法及氫氧合成濕氧化法
。
化學氣相沉積原理
所謂化學氣相沈積
(Chemical Vapor Deposition,
CVD) 是指以單獨的或綜合的利
用熱能、電漿放電、紫外光照射
等形式的能源，使氣態物質在固
體的熱表面上發生化學反應並在
該表面上沈積，形成穩定的固態
物 質膜的工業過程。 而化學氣
相沈積 (CVD) 技術是半導體積
體電 路中最基本也是最重要的
長薄膜方法之一。在半導體積體
電路中使用的薄膜材料如介電
質膜、半導體膜、導體膜等，幾
乎都能用 CVD 的
技術備製。
 化學氣相沉積分類

化學氣相沈積 (CVD) 依照工作壓力及能 源形式主要可

分為 :
1. 常壓化學氣相沈積法 (APCVD)

2. 低壓化學氣相沈積法 (LPCVD)

3. 電漿增強式化學氣相沈積法 (PECVD)

4. 光反應式化學氣相沈積法 (PHCVD)
 低壓化學氣相沉積法 LPCVD

LPCVD 是在 27~270Pa 的壓力下進行化學氣相沈積的，

由於其生成膜的質量和均勻性好，且產量高，成本低，易 於
實現自動化，因此在半導體積體電路製程工業多採此法。

低壓化學氣相沉積設備

低壓化學氣相沈積是在
爐管中完成的，低壓化學氣相
沈積是將氣體反應物通入爐管
中，加以反應形所需的物質在
晶片上，其設備如左圖所示。
 電漿增強式化學氣
相沉積法 (PECVD)
在 CVD 的反應中，任何參
與反應的氣體分子的分解都需要
一定的激發活化的能量，電漿增
強化學氣相沈積法是反應氣體從
輝光放電等離子場中獲得能量，
激發並增強化學反應，從而實現
化學氣相沈積的技術。 PECVD
中用的發光放電等離子體屬於非
平衡等離子體。在此類的等離子
體中，自由電子的絕對溫度通常
比平均氣體溫度高 1 到 2 個數量
級，這些高能電子撞擊反應物氣
體分子，使之激發並電離，產生
化學性質很活潑的自由基團，並
使矽的表面產生更為活潑的表面
結構，從而加快了低溫下的化學
反應。
 光照射式化學氣相沉積法 (PHOTO CVD)

光照射式化學氣相沈積法 (PHOTO Chemical

Vapor Deposition, PHOTO CVD) 光照射式化學氣相
沈積法是屬於較新的化學氣相沈積方式，方法為利
用紫外線或激光照射反應物，使反應物活化之後，
便和基板的物質發生化學反應，沈 積所需的材料上
去。此種沈積法尚屬實驗階段，但有其
發展潛力。
光照射式化學氣相沉積設備
光照射式化學氣相沈積法的機台
外觀 如左圖，氧體由上端的管路通入
反應 腔中，在反應腔中有紫外光燈管
照 射，使反應發生
 微影簡介
我們常以一個製程所需要
經過的微影 次數，或是所需要的
光罩 Mask 數量，來表示這個製
程的難易程度。另外我們也常以
一個工廠的微影製程能力所能處
理的最小線寬，來評斷工廠的技
術層次，如我們常說的
0.5 、 0.35 、 0.25um 的製程或
目前最先進的 0.18um 製程，指
的就是微影技術的能力，所 能達
到的最小線寬製程。
 光源介紹
光源部份主要有幾種選擇：
1. 紫外光 (UV light)
2. 遠紫外光 (Deep UV light)
3.X 光射線 (X-ray)
4. 電子朿 (Electron beam)
5. 離子朿 (Ion beam) 的光源
而目前在各大半導體廠所常
用的光源為 g-line 及 i-line 兩種，
g-line 指的是波長為 4360 埃的紫
外線， i-line 指的是 3650 埃的紫
外線我們由光學的基本原理可以
知 道如果微影技術所使用的光源
愈短則可以達到的線寬就愈小，
因此在微影技術中，光源的決定
也是
非常重要的。
光阻介紹 曝光方式

光阻主要可分為正光阻及負光阻 微影技術中的曝光方式主要可以
分為三大類。
二種，所謂正光阻就是被光照射 1. 接觸式
的部份可以被顯影液給去除，而 2. 近接式
其他的光阻將不會被顯液給去除 3. 投影式
( 左邊 ) 。而負光阻就是被光照射
的部份不會被顯影液給去除，而
其餘不被光所照射的區域將會被
顯影液所 移除 ( 右邊 ) 。
 接觸式曝光
此種方法所曝出來的圖形最
接近光罩上的圖案，尺寸比例為
1:1 ，且解析度非常的好，但是因
為曝光時，光罩與晶片相接觸，
光罩表面將隨著曝光次數的增加
而陵續的沾上微粒，而影響後續
轉移圖案的品質，因此己不再為
商業上所使用。
 近接式曝光

基本上與接觸式曝光法原理相同，只是此時光罩並不和晶片
接觸，免除了接觸式曝光法的缺點，但是這樣的作法將會造成解
析度的不好，也因此使得圖案轉移的解析度較前者為差，所 以也
不適合現在高密度的半導體製程的需要。
 投影式曝光法
與前面兩者最基本的差別，在於光罩並沒有與晶片接觸或接近，而是
以類似投影機將影片上的文字或圖形，投射到牆上的這種方式來進行
光罩圖案的移轉。這個方法較為現代半導體工業所
採用。
 蝕刻簡介
蝕刻技術主要可以分為二大類 :
濕式蝕刻法 乾式蝕刻
濕式蝕刻法是完全利用化學腐蝕 離子蝕刻法 (Reactive Ion Etching,
的方法，將所要蝕刻的部份利用 RIE) 所謂的活性離子蝕刻法，就
化學溶液 與之反應之後帶走表 是藉由一 外在的射頻 (rf.) 或微波
面產物的方法來進行蝕刻的，但 電源游離低氣壓的反應氣體，使之
產生帶電之離 子 ( 大多帶正電 )
是這種完全利用化學 反應的方 電子及電中性且具 高活性的自由
法來進行蝕刻技術有其先天上的 基 radical) 或原子。經由電漿本身
缺點，也就是其蝕刻的方向是各 的特性，會在加工之晶圓表面上產
向均勻的，這樣會造成嚴重的側 生一垂直於晶圓面的電偏壓，或經
向腐蝕的現象，顯著地限制了元 由外加電偏壓可增加正離子 撞擊
的能量。經此可增加垂直於晶圓面
件尺寸向微細化的發展。
方向的蝕刻速率，形成導向性的蝕
刻功能。
 乾式蝕刻與濕式蝕刻比較

乾式蝕刻法可以獲得良好的尺寸控制，對積體電路中，元件
尺寸的控制可以得到 不錯的效果。而濕式蝕刻法會造成嚴重的側向
腐蝕的現象，顯著地限制了元件尺寸向微細化的發展
 擴散簡介

半導體摻雜工作的主要目的在於控 制半導體中特定區域內雜質的類型 、深度和 pn

接面，而擴散技術至今仍是實現這一目的簡單而又方便 的途徑。
 離子佈植簡介

傳統的高溫擴散製程其
嚴重的橫向擴 散和晶片的熱形
變等固有的缺點在很大程度上
限制了元件性能，尤其是積體
電路性能的提昇方面。但是由
於離 子佈植 (Ion Implantation)
技術的引進，它不但成功地解
決了擴散製程的困難而且還能
獲得傳統工業難以實 現或根本
無法實現的效果。
 離子佈植原理 離子佈植設備
離子佈植是將所需的注入元素 ( 如砷 ) 電離成 圖右邊的螢幕為
正離子，並使其獲得所需的量，以很快的速度射入
矽晶片的技術。而這個固體材料主要是
主控台，左邊為放入晶
由原子核和電子組成的。 片及取出晶片的地方，
而機台外 觀如右下圖所
示
 退 火

離子佈植之後會嚴重地
破壞了晶格的完整性。所以，
離子佈植之後的晶片必須經過
合理的退火。退火就是利用各
種形式的能量轉換產生熱量來
消除晶片中晶格缺陷和內應力
，以恢復矽晶格的完整性。同
時使注入之摻雜離子進入到替
代位置而有效的活化成摻雜雜
質。最常用的退火方式是熱退
火的方式，有利用爐管來退火
，或利用快速退火爐來退火，
其差別在於退火時間的長短。
 金屬連線簡介

經由半導體製程所製作出的各種元件 如電容、電阻、電晶體等，根
據電路設計要求，將這些元件用金屬薄膜線連接起來，形成具有各
種功能的積體 電路之製程稱為金屬化。
 金屬薄膜形成方式 物理氣相沉積原理

金屬薄膜的形成有許多方
法，主要可分為物理氣相沉積法
(PVD) 及化學氣相 沈積法 物理氣相沉積法技術為
(CVD) 。 對欲沉積薄膜的材料源施加熱
能或動能，使之分解為原子或
原子的集合體，並結合或凝聚
在矽晶圓表面，形成薄膜。
物理氣相沉積法分類 電阻加熱蒸鍍法
電阻加熱蒸鍍法，其原理為利用
鎢絲加熱所需的金屬，使之分解
為原子或原子的集合體，並結合
物理氣相沉積法主要可分為三種 或凝聚在矽晶圓表面，形成薄膜。
：電阻加熱蒸鍍法
電子鎗蒸鍍法
電子鎗蒸鍍法
濺鍍法 電子鎗蒸鍍法是利用高能聚焦電
子束打到蒸發源表面，使之熔化
並蒸發到 晶圓表面上，形成薄
膜

濺鍍法
濺鍍的基本原理為利用高能量的
粒子 ( 通常為由電場加速的正離
子 ) 衝擊固態靶的表面，靶原子
與這些高能粒子交換能量後，從
表面飛出，沈積在矽 晶圓上，
形成薄膜，這種方法稱為濺鍍。