本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.

tw
或來電(02)2705-5066
本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
推薦序

我從 1960 年開始研究半導體。于 1964 年與張瑞夫博士、郭雙發教授共同成立

半導體研究中心，後陸續于 1965 年起在交大電子研究所講授固態物理、量子力學、
半導體元件物理、與半導體製程技術，于 1969 年成為正教授，教授不少半導體人才。
台灣 30 年來在電子領域的經營，不論學術界或產業界的成就，全世界有目共
睹，尤其在半導體的製程技術與電路設計上，可與世界先進技術並駕齊驅，不徨多
讓。台灣在半導體製造技術已屬於業界前沿，擁有全世界最密集的半導體製造工
廠，且在晶片電路設計上，技術及產值能在激烈的國際競爭下名列前矛。在學術
上，有了相關產業的支援，加上學校師生的努力，在重要的論壇或學術會議上（如
IEDM、VLSI、ISSCC、ISCAS 等），無不大放異釆，成就令人刮目相看。
陳進來博士是我 1997 年至 2001 年的博士班學生，除了在繁忙的半導體廠研發
部門工作之外，能完成交大電子所的博士養成教育，實屬難得，且於畢業後，能受
邀進入國際電子元件會議（IEDM），審核業界最前沿的學術論文，並於 2003～2004
年擔任亞洲區主席，提攜相當多國內學術界及產業界先進加入此國際學會，對提升
台灣電子工業的能見度有相當貢獻，對於完全在國內受教育的本土學生來說，相當
難能可貴。
劉傳璽博士目前任職於銘傳大學電子系副教授。在進入學術界之前，曾先後任
職於聯華電子的元件、製程整合、與技術研發等部門，並於 2000 年派遣至美國 IBM
研發部門參與新製程研發團隊的主要成員之一。由於他在業界服務多年的優異表
現，於 2002 年擔任 IEEE-DMR 論文審查委員、2003 年受邀擔任 IRPS 議程主持人、
以及 2003～2004 年擔任 IEDM 委員會委員。特別一提，他在目前先進 CMOS 奈米技
術很熱門的 NBTI 這個主題上的一系列論文，除了廣受研究者的引用外，其方法亦
為 JEDEC & FSA 國際標準所採用。
坊間談到半導體元件物理與製程技術的書不勝枚舉，但常偏向於理論的研究或
顯得抽象。本書藉由兩位作者在產業界超過十年的實務經驗，不強調理論的推導，
而著重於實際的應用，使電子相關從業人員容易接受體會，希望讀者研讀之後能進
一步將已知的知識串連，並應用於實際的學習與工作中。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
2 半導體元件物理與製程──理論與實務

本書適合對半導體元件研習中的學生或從事半導體製程與電路設計者。希望對
有電子學基礎者或剛入門的人能很快了解電晶體工作原理及想要利用 MOS 電晶體
作為電路設計的工程師，能將此書作為電路設計與半導體製程的良好橋樑。

國立交通大學校長
2005 年 12 月 1 日

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
作者自序

目前積體電路的設計生產模式分為兩種，一為整合元件製造（IDM），將電路
設計與晶片製造在同一積體電路公司內完成。另一則為台灣發展出的垂直分工模
式，電路設計公司（circuit design house）專門負責設計特定功能的晶片，而晶片的
製造則交給專業的晶圓專工廠（foundry）來做。這種生產模式的優點是專業分工，
電路設計公司負責設計更多工，更高效率的電路，晶圓專工則專注於半導體製程的
整合開發，以提升良率（yield）與產能（throughput）。但此分工模式往往存在一道
專業上的隔閡於電路設計者（circuit designer）與製程整合工程師（process integration
engineer）之間。
電路設計者與製程整合工程師共同關注的重點為半導體元件的操作與性能，本
書以深入淺出的方式，系統性地介紹 CMOS 元件物理與製程整合所必須具備的基礎
理論、重要觀念、先進技術以及製程與電路間的相互關係。本書第一至六章主要由
劉傳璽所編寫，第七至十二章則主要由陳進來所編寫。內容大致分為四部分：第一
至第五章涵蓋 CMOS 製程整合必備之元件物理觀念、第六至第八章探討 CMOS 製程
整合的流程與先進技術、第九至第十一章則分別討論以 CMOS 為主的邏輯電路、數
位/類比混合訊號電路、與記憶體電路之 IC 設計和相關半導體製程間的關係、第十
二章則介紹系統晶片（SOC）與半導體應用。由於強調觀念與實用並重，因此儘量
避免深奧的物理與繁瑣的數學；但對於重要的觀念或關鍵技術均會清楚地交代，並
盡可能以直觀的解釋來幫助讀者理解與想像，以期收事半功倍之效。
本書宗旨是提供讀者在積體電路製造工程上的 know-how 與 know-why，希望藉
由本書的發行，能夠提供製程整合工程師與電路設計者之間一座最佳的橋樑。因此
我們花了接近兩年的時間把在半導體業界多年來的技術研發經驗與實務心得，配合
參考相關的技術論文和書籍、以及受邀至學界與業界授課的資料，編寫成冊。為了
避免談論到產業的營業機密，引述的內容多來自已公開發表的學術論文。另外在先
進製程部分，可能存在著專業看法的差異，歡迎業界先進來函討論，謬誤部分也敬
請予以指正，以作為再版時參考，謝謝。

劉傳璽 陳進來 謹識
2006 年元月

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
目 錄

1 半導體元件物理的基礎 1
1.1 半導體能帶觀念與載子濃度…………………………………………… 2
1.1.1 能帶（energy band）與能隙（energy gap 或 bandgap）……… 2
1.1.2 費米分布函數（Fermi distribution function） ………………… 4
1.1.3 本質載子濃度（intrinsic carrier concentration） ……………… 5
1.1.4 施體（donors）與受體（acceptors） ………………………… 8
1.1.5 外質半導體之載子濃度…………………………………………11
1.2 載子的傳輸現象 …………………………………………………………14
1.2.1 載子漂移（carrier drift）與漂移電流（drift current） ………14
1.2.2 載子擴散（carrier diffusion）與擴散電流（diffusion current）
………………………………………………………………………18
1.3 支配元件運作的基本方程式……………………………………………19
1.3.1 電流密度方程式（current-density equations）…………………19
1.3.2 連續方程式（continuity equations） ……………………………20
1.4 本章習題 …………………………………………………………………24
參考文獻 ………………………………………………………………………26

2 P-N 接面 29
2.1 p-n 接面的基本結構與特性 ……………………………………………30
2.2 零偏壓 ……………………………………………………………………32
2.2.1 內建電位 …………………………………………………………32
2.2.2 電場分析 …………………………………………………………34
2.2.3 空乏區寬度 ………………………………………………………37
2.3 逆向偏壓 …………………………………………………………………38
2.4 空乏層電容 ………………………………………………………………40
2.5 單側陡接面 ………………………………………………………………42

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
2 半導體元件物理與製程──理論與實務

2.6 理想的電流－電壓特性…………………………………………………45
2.6.1 邊界條件與接面定律 ……………………………………………45
2.6.2 中性區中的少數載子分布………………………………………49
2.6.3 接面二極體的理想 I-V（電流—電壓）特性 …………………51
2.7 實際的電流－電壓特性…………………………………………………56
2.7.1 逆向偏壓下的產生電流與總電流 ……………………………57
2.7.2 順向偏壓下的復合電流與總電流 ……………………………58
2.8 接面崩潰現象與機制 ……………………………………………………61
2.8.1 穿透效應與稽納崩潰 ……………………………………………61
2.8.2 衝擊游離與雪崩崩潰 ……………………………………………62
2.9 本章習題 …………………………………………………………………70
參考文獻 ………………………………………………………………………72

3 金氧半場效電晶體（MOSFET）的基礎 75
3.1 MOS 電容的結構與特性 ………………………………………………76
3.2 理想的 MOS（金氧半）元件 …………………………………………77
3.2.1 理想的 MOS 元件 ………………………………………………77
3.2.2 理想 MOS 的臨界電壓與 C-V 特性 ……………………………88
3.3 實際的 MOS（金氧半）元件 …………………………………………96
3.3.1 實際狀況的 MOS 元件 …………………………………………96
3.3.2 實際 MOS 的臨界電壓與 C-V 特性 ………………………… 109
3.4 本章習題 ……………………………………………………………… 116
參考文獻 …………………………………………………………………… 118

4 長通道 MOSFET 元件 121

4.1 MOSFET 的基本結構與類型………………………………………… 123
4.2 基本操作特性之觀念 ………………………………………………… 127
4.3 電流－電壓特性之推導……………………………………………… 132

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 目 錄 3

4.3.1 輸出特性 I V …………………………………………… 133

4.3.2 轉移特性 ……………………………………………… 136
4.4 其他重要元件參數與特性…………………………………………… 140
4.4.1 次臨界特性（subthreshold characteristics） ………………… 140
4.4.2 基板偏壓效應（substrate-bias effect 或 body effect） ……… 143
4.4.3 臨界電壓的調整（V adjustment） ………………………… 145
4.4.4 遷移率退化 （mobility degradation） ……………………… 149
4.5 本章習題 ……………………………………………………………… 152
參考文獻 …………………………………………………………………… 154

5 短通道 MOSFET 元件 157

5.1 短通道元件的輸出特性 I V …………………………………… 159
5.1.1 通道長度調變 （channel length modulation） ……………… 159
5.1.2 速度飽和（velocity saturation） …………………………… 162
5.2 短通道元件的漏電流現象…………………………………………… 166
5.2.1 臨界電壓下滑 （threshold voltage roll-off） ……………… 167
5.2.2 汲極引起的位能下降 （drain-induced barrier lowering, DIBL）
…………………………………………………………………… 171
5.2.3 貫穿（punch-through） ……………………………………… 174
5.3 本章習題 ……………………………………………………………… 179
參考文獻 …………………………………………………………………… 181

6 CMOS 製造技術與製程介紹 183

6.1 CMOS 製造技術 ……………………………………………………… 184
6.1.1 熱製程（thermal process）…………………………………… 184
6.1.2 離子佈植 （ion implantation） ……………………………… 187
6.1.3 微影製程 （photolithography process） …………………… 189
6.1.4 蝕刻製程 （etching process） ……………………………… 192

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
4 半導體元件物理與製程──理論與實務

6.1.5 薄膜沉積 （thin film deposition） …………………………… 194

6.2 CMOS 製造流程介紹 ………………………………………………… 196
6.2.1 前段製程 （FEOL） ………………………………………… 196
6.2.2 後段製程 （BEOL） ………………………………………… 207
6.3 本章習題 ……………………………………………………………… 215
參考文獻 …………………………………………………………………… 217

7 製程整合 219
7.1 元件發展需求 ………………………………………………………… 220
7.1.1 摩爾定律 ……………………………………………………… 220
7.1.2 CMOS 元件發展需求 ………………………………………… 221
7.2 基板工程（substrate engineering） ………………………………… 223
7.2.1 晶片選擇 ……………………………………………………… 223
7.2.2 淺溝槽隔離（STI） ………………………………………… 225
7.2.3 井工程（well engineering） ………………………………… 227
7.2.4 元件隔離工程（isolation engineering） …………………… 229
7.2.5 通道工程（Channel Engineering） ………………………… 230
7.2.6 噪音隔離（noise isolation） ………………………………… 232
7.3 閘極工程 ……………………………………………………………… 233
7.3.1 閘極氧化層需求 ……………………………………………… 233
7.3.2 閘電極工程 …………………………………………………… 236
7.3.3 製程考量 ……………………………………………………… 238
7.4 源／汲極工程（Source/Drain engineering） ……………………… 239
7.4.1 源／汲極工程需求 …………………………………………… 239
7.4.2 源／汲極延伸（S/D extension） …………………………… 240
7.4.3 袋植入工程（Halo Engineering） …………………………… 243
7.4.4 側壁子（Spacer） …………………………………………… 244
7.4.5 接觸區源／汲極工程 ………………………………………… 246
7.4.6 自動對準矽化物（Salicide） ……………………………… 247

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 目 錄 5

7.4.7 提高源／汲極（Raised S/D） ……………………………… 248

7.5 內連線工程（inter-connection） …………………………………… 249
7.5.1 內連線工程需求 ……………………………………………… 249
7.5.2 低介電材料 …………………………………………………… 251
7.5.3 銅製程 ………………………………………………………… 252
7.6 本章習題 ……………………………………………………………… 255
參考文獻 …………………………………………………………………… 256

8 先進元件製程 257
8.1 先進元件製程需求 …………………………………………………… 258
8.2 SOI …………………………………………………………………… 260
8.2.1 SOI 基材的製作 ……………………………………………… 260
8.2.2 SOI 特牲 ……………………………………………………… 261
8.2.3 完全空乏（fully deplete）SOI 與完全空乏（partial deplete）SOI
…………………………………………………………………… 262
8.2.4 SOI 的工程問題 ……………………………………………… 264
8.3 應變矽 Strain Si ……………………………………………………… 265
8.3.1 應變矽特性 …………………………………………………… 265
8.3.2 全面性應變矽（global strain） ……………………………… 265
8.3.3 局部性應變矽（local strain） ……………………………… 269
8.3.4 應變矽的工程問題 …………………………………………… 270
8.4 非平面元件 3D device ……………………………………………… 273
8.4.1 鰭式電晶體（Fin-FET） …………………………………… 273
8.5 高介電閘極氧化層（High K gate dielectric） ……………………… 274
8.5.1 高介電閘極氧化層需求與特性 …………………………… 274
8.5.2 高介電閘極氧化層的工程問題 …………………………… 278
8.6 金屬閘極 Metal gate ………………………………………………… 282
8.6.1 金屬閘極特性與需求 ………………………………………… 282
8.7 本章習題 ……………………………………………………………… 286

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
6 半導體元件物理與製程──理論與實務

參考文獻 …………………………………………………………………… 287

9 邏輯元件 289
9.1 邏輯元件的要求─速度、功率 …………………………………… 290
9.2 反向器（Inverter） …………………………………………………… 291
9.3 組合邏輯（Cmbinational Logic） …………………………………… 294
9.3.1 基本組合邏輯 ………………………………………………… 294
9.3.2 Pseudo NMOS ………………………………………………… 299
9.3.3 邏輯傳輸閘（Transmission Gate） ………………………… 300
9.3.4 加法器 ………………………………………………………… 302
9.3.5 解碼器 ………………………………………………………… 303
9.3.6 編碼器 ………………………………………………………… 304
9.3.7 多工器 …………………………………………………………… 304
9.4 時序邏輯 Sequential Logic─Latch, DFF …………………………… 305
9.4.1 閂鎖器（latch） ……………………………………………… 305
9.4.2 正反器 ………………………………………………………… 306
9.4.3 計數器 ………………………………………………………… 308
9.4.4 暫存器 ………………………………………………………… 308
9.5 邏輯元件應用 Standard Cell、Gate Array、CPLD、FPGA ……… 308
9.5.1 標準單元（Standard Cell） ………………………………… 308
9.5.2 閘矩陣 Gate Array …………………………………………… 309
9.5.3 可程式邏輯元件（PLD） …………………………………… 310
9.6 本章習題 ……………………………………………………………… 314
參考文獻 …………………………………………………………………… 315

10 邏輯／類比混合訊號 317
10.1 混合訊號特性 ……………………………………………………… 318
10.1.1 ADC/DAC 數位／類比轉換……………………………… 318

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 目 錄 7

10.2 混合訊號電路 ……………………………………………………… 320

10.2.1 電源／參考電壓電路 …………………………………… 321
10.2.2 放大／差動電路 ………………………………………… 323
10.2.3 振盪／回授電路 ………………………………………… 326
10.2.4 射頻元件 ………………………………………………… 329
10.3 混合訊號的主動元件（Active device） ………………………… 331
10.3.1 CMOS 金氧半導體 ……………………………………… 331
10.3.2 Bipolar 雙載子電晶體 …………………………………… 332
10.4 混合訊號被動元件（Passive device） …………………………… 334
10.4.1 電阻（Resistor） ………………………………………… 334
10.4.2 電容（Capacitor） ……………………………………… 336
10.4.3 可變電容器（Varactor） ………………………………… 337
10.4.4 電感（Inductor） ………………………………………… 338
10.5 混合訊號電路特別需求…………………………………………… 340
10.5.1 匹配（matching） ………………………………………… 340
10.5.2 雜訊噪音（noise） ……………………………………… 343
10.6 本章習題 …………………………………………………………… 349
參考文獻 …………………………………………………………………… 350

11 記憶體 351
11.1 CMOS 記憶體特性與分類 ………………………………………… 352
11.2 靜態隨機存取記憶體 SRAM……………………………………… 356
11.3 動態隨機存取記憶體 DRAM …………………………………… 362
11.4 快閃記憶體 Flash ………………………………………………… 369
11.5 發展中的先進記憶體 ……………………………………………… 376
11.5.1 NROM……………………………………………………… 376
11.5.2 FRAM ……………………………………………………… 377
11.5.3 MRAM …………………………………………………… 379
11.5.4 OUM ……………………………………………………… 379

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
8 半導體元件物理與製程──理論與實務

11.6 本章習題 …………………………………………………………… 383

參考文獻 …………………………………………………………………… 384

12 SOC 與半導體應用 385

12.1 IC 功能分類 ………………………………………………………… 386
12.2 SOC ………………………………………………………………… 387
12.3 半導體應用 ………………………………………………………… 390
12.3.1 資訊 Computer …………………………………………… 390
12.3.2 通訊 Communication ……………………………………… 393
12.3.3 消費性電子產品 Consumer ……………………………… 400
12.3.4 網際網路與半導體產業 ………………………………… 407
12.4 本章習題 …………………………………………………………… 410
參考文獻 …………………………………………………………………… 411

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 1 半導體元件物理的基礎

半導體能帶觀念與載子濃度
載子的傳輸現象
支配元件運作的基本方程式

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
2 半導體元件物理與製程──理論與實務

本章內容綜述

本章主要是複習半導體元件物理的基本觀念，以期為隨後的章節奠定良好
的基礎。我們將先介紹半導體的能帶觀念與熱平衡狀況下的載子濃度觀
念，接著再討論半導體元件中載子的傳輸現象與特性，最後將推導支配半
導體元件運作的基本方程式。
在此先敬告讀者，由於本書強調觀念與實用並重，因此儘量避免太深奧的
物理與繁瑣的數學；反之，對於重要的物理觀念或公式均會清楚地交代，
並盡可能地以直觀的物理觀念來幫助理解與想像，使讀者能收事半功倍之
效。

1.1 半導體能帶觀念與載子濃度

本節討論的主題包括能帶（energy band）與能隙（energy gap）、費米分布

函 數（Fermi distribution function）、本 質 載 子 濃 度（intrinsic carrier concentra-
tion）、施體（donors）與受體（acceptors）、以及外質半導體（extrinsic semi-
conductor）之載子濃度。

1.1.1 能帶（energy band）與能隙（energy gap 或 bandgap）

能帶理論為量子物理最重要的結果之一，其說明了離散能階的分裂、允許
能帶與禁止能帶的形成。電子在固體（solid）中可佔據的稱為允許能帶（allowed
energy band），而允許能帶間則是禁止能帶（forbidden energy band）加以分隔。
以圖 1-1 所示半導體的能帶圖（energy-band diagram）為例，在絕對零度時，電
子佔據最低能量態位，因此所有態位均被電子填滿的稱為價電帶（valence band
或 valance band），而在較高能帶的所有態位都是空的稱為導電帶（conduction
band）。導電帶的最底部以 E 表示，而價電帶的最頂部以 E 表示。導電帶底
部與價電帶頂部間的禁止能帶寬度稱為禁止能隙（forbidden energy gap）或簡稱
為能隙（energy gap 或 bandgap）E ：

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 3

E =E E （1.1）

自由電子（帶負電）

導電帶
電洞能量
E

E E

E
電子能量
價電帶
電洞（帶正電）

圖 1-1 半導體的能帶表示圖（導電帶中的電子能量朝上方為增加，而價電帶中
的電洞能量為朝下方增加）。

上式的物理意義是 E 代表將半導體的一個鏈結打斷，因而釋放一個電子
到導電帶，並在價電帶留下一個空隙稱為「電洞（hole）」所需的能量。在室
溫下，矽的 E = 1.12eV 應是（或將是）耳熟能詳的。
一個固體的能帶與能隙常被用來定性地解釋絕緣體（insulator）、半導體、
與金屬（即導體）的差別。絕緣體的能隙很大（如 SiO2 的能隙約等於 9eV），
因此在室溫下基本上電子完全佔滿整個價電帶（意即沒有電洞），而導電帶中
並沒有自由電子。熱能或一般外加電場能量並無法使價電帶最頂端的電子激發
到導電帶，因此雖然絕緣體的導電帶有很多空缺可接受電子，但沒有電子有足
夠的能量（至少 E ）可以佔據導電帶上的態位，所以絕緣體沒有可以參與導電
的自由電子與電洞。（注意：僅導電帶中的電子與價電帶中的電洞會參與導
電；價電帶中的電子不會參與導電。）半導體材料的能隙約在 1eV 附近（如矽
在室溫下的 E 為 1.12eV，而砷化鎵的 E 為 1.42eV）。因此即使在室溫下，熱
能仍可激發一部分價電帶中的電子到導電帶成為自由電子，並同時在價電帶中
留下等數量的電洞。只要有外加電位，就可移動自由電子與電洞來傳導電流
（注意，雖然傳導係數不大，但我們將於§1.1.5 節中介紹，半導體的傳導係數

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
4 半導體元件物理與製程──理論與實務

可經由摻雜雜質來加以控制，並改變許多個數量級）。至於金屬，由於其導電
帶與價電帶部分重疊，所以根本沒有能隙。因此，只要存在一個微小的外加電
位，電子就可自由移動，所以金屬可以輕易地傳導電流。

1.1.2 費米分布函數（Fermi distribution function）

我們知道電流是電荷流動的速率，而且在半導體中，導電帶中的自由電子
（一旦熟悉後，我們就可以省略「自由」二字，僅稱其為電子；但讀者須了解
其與價電帶中的電子之區別）與價電帶中的電洞這二種型式的電荷載子均可對
電流產生貢獻，因此我們需要知道半導體中這二種電荷載子的濃度。然而，半
導體中這二種電荷載子的數目非常多，我們不可能（也沒有興趣）去追蹤個別
粒子的運動。相反地，我們將使用統計力學中的能量狀態分配機率函數來決定
粒子在所有能量狀態中的分布情形。
晶體中電子的能量狀態分布遵守所謂的 Fermi-Dirac 分布函數或稱為 Fermi
分布函數：

= （1.2）

其中ｋ是波茲曼函數（Boltzmann constant），T 是絕對溫度，而 E 是費米

能階（Fermi level）的能量。式子（1.2）表示一個電子佔據某個能量為 E 的態
位之機率；另一種解釋是 為能量 E 的所有態位中被電子所填滿的比例。
為了幫助瞭解 與 E 的意義，先考慮於絕對零度 T = 0K，當 E < 時
= 1，且 E > 當 = 0 時。這個結果表示在絕對零度時，電子都是位於它們
的最低可能能量態位，所有低於 E 的能量態位都被電子填滿（即為價電帶）
而所有高於 E 的態位被佔據的機率為零（即為導電帶），因此在絕對零度時所
有的電子能量都是低於 E 。另外，當 T > 0K 時，將 E = E 代入（1.2）式得到
= 1/2，表示能量為 E 的態位被電子佔據的機率剛好為 1/2。而且由式
（1.2），我們可觀察到當溫度高於絕對零度時，高於 E 的態位被電子佔據的
機率將不再等於零，而低於 E 的態位中有一些是空的（因為 f < 1）。這個意

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 5

謂隨著熱能的升高，使得某些電子由較低能階（即價電帶）「跳躍」至較高的
能階上（即價電帶）。最後，我們再留意當能量 E 高於或低於費米能階 3kT
時，式（1.2）的指數部分會分別大於 20 或小於 1/20，且實際上大部分的情形
都是 E 會高於或低於 E 至少 3kT，因此式（1.2）可以近似成：

當 E>E 時 （1.3）

以及

1 當 E<E 時 （1.4）

我們可改寫式（1.4）為：

1 當 E<E 時 （1.5）

式子（1.5）可詮釋為：在低於 E 的某個能量態位 E，存在電洞（即不為

電子佔據）的機率是 。而且式（1.3）表示在高於 E 的某個態位 E，
存在電子的機率是 。注意，式（1.3）中的 與式（1.5）中的
值介於 0 與 1 之間，符合「機率」之本質，因此我們不會將兩式中
的 E 與 E 的位置混淆。

1.1.3 本質載子濃度（intrinsic carrier concentration）

利用（1.3）式，我們可得到導電帶的電子濃度（或電子密度）為：

（1.6）

其中 是導電帶的最底部，以及 是導電帶中的有效態位密度（effective
density of states）。在室溫下，矽的 等於 2.86×1019cm 3。雖然我們沒有推導
（1.6）式，但直觀的想法為：「導電帶中所有有可能的有效態位密度 」乘

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
6 半導體元件物理與製程──理論與實務

以「存在電子的機率 」就等於「導電帶中的電子濃度 n」。

同樣地由（1.5）式，可得到價電帶中的電洞濃度（或電洞密度）為：

（1.7）

其中 是價電帶的最頂部，以及 是價電帶中的有效態位密度。在室溫
下，矽的 等於 2.66×1019cm 3，其值與 算是相當接近。
所謂本質半導體（intrinsic semiconductor），是指沒有添加任何雜質於半導
體材料中，因此在溫度高於絕對零度時，由於電子激發到導電帶上的同時會在
價電帶上產生等量的電洞如圖 1-1 所示，故導電帶中的電子濃度 n 等於價電帶
中的電洞濃度 p（註：本質半導體較廣義的定義為半導體中的雜質濃度遠小於
熱能產生的電子電洞濃度，因為此時的自由電子濃度仍幾乎等於電洞濃度）。
我們可使用 與 來分別表示本質半導體中的電子與電洞濃度，但這兩個參數
相等，所以可僅使用參數 來表示本質半導體中的電子或電洞濃度。換言之，
對本質半導體而言：

（1.8）

其中 稱為本質載體濃度（intrinsic carrier concentration）或本質載子密度

（intrinsic carrier density）。
另外，本質半導體的費米能階 特別被稱為本質費米能階（intrinsic Fermi
level）並常用符號 表示。藉由式（1.6）與（1.7）的相等，可得到本質費米
能階：

（1.9）

且經由（1.6）、（1.7）、（1.8）、與（1.9）式，我們可得到以下關於本
質載子濃度 的關係式：

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 7

np = （1.10）
= = （1.11a）
= （1.11b）

其中 為式（1.1）所定義的能隙。接下來，我們將針對以上所推導的式
子，作進一步的重要說明：
由於 與 的值相當接近（尤其是矽），所以（1.9）式的本質費米能
階 相當接近能隙的中央（即 與 的中間位置）如圖 1-1 中所顯示。
因此，在實際的應用上 常被稱為能隙中心（midgap），即：

（1.12）

公式（1.6）與（1.7）乃分別利用（1.3）與（1.5）得到的，因此不論對
本質半導體或對有摻雜雜質的半導體（稱為外質半導體，將於§1.1.5 節
中作深入介紹）來說都適用。只不過，對本質半導體而言， 可視為
與 重疊，引此（1.6）與（1.7）式亦可分別寫成：

（1.13）

（1.14）

以上兩式亦用到了本質半導體的基本定義（1.8）式。
注意式（1.6）與（1.7）中 n 和 p 的乘積等於式（1.13）與（1.14）的乘
積 ，此結果亦可由本質半導體的（1.8）式得到。因此，只要在熱平衡
狀態下，公式（1.10）對於本質半導體或是外質半導體都適用。此式說
明對一給定的半導體，在固定溫度下，半導體導電帶中的電子濃度 n 與
價電帶中的電洞濃度 p 的乘積永遠是一個固定常數。雖然這個方程式看
起來很簡單，但卻是半導體在熱平衡狀況的基礎原理，稱為質量作用定
律（mass-action law）。此公式須牢記在心！

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
8 半導體元件物理與製程──理論與實務

由式（1.11）可知，對一已知半導體材料在固定溫度下， 值為固定常
數。表 1.1 列出在室溫（300K）時矽（S ）砷化鎵（G A ）與鍺（G ）
一般接受的 值。

表 1.1 在室溫時一般接受 的值

矽 1.12eV 1.5×1010cm 3

砷化鎵 1.42eV 2×106cm 3

鍺 0.66eV 2.5×1013cm 3

另外，圖 1-2 為矽、砷化鎵、以及鍺的本質載子濃度 對溫度的關係圖

形。正如預期的，能隙 越大的半導體材料有越小的 值，因為價電帶的電
子需要較大的能量（即 值）才可跳躍到導電帶中。而且，對一給定的半導
體而言， 會隨溫度 T 的增加而變大，因為較多的熱能可激發較多的電子到導
電帶。

1.1.4 施體（donors）與受體（acceptors）

由前面的討論可知本質半導體是個很有趣的材料，但是半導體真正吸引人
與威力之所在卻是經由添加某些特定雜質後才具體地呈現出來。有摻雜雜質的
半導體稱為外質半導體（extrinsic semiconductor），半導體的特性經由摻雜（do-
ping）可大幅地改變並呈現出我們想要的電特性，因此也是我們得以製作後續
章節將介紹的各種半導體元件的主要原因。
圖 1-3 顯示半導體材料矽晶體的共價鍵示意圖，其中每個 Si 原子被四個最
鄰近原子所包圍。此乃因 Si 是週期表中的第四族（IV 族）元素故每個原子在
最外圍軌道有四個電子，因此與四個最鄰近 Si 原子共用這四個價電子以形成
外圍八個電子的穩定狀態。這種共用電子的結構稱為共價鍵結（covalent bon-
ding），而共用的電子對組成一個所謂的共價鍵（covalent bond）。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 9

T(K)
500 400 300 250

1016

Ge
1014
2.5×1013cm 3

1012 Si
n (cm3)

1.5×1010
1010

GaAs
8
10

2×106
6
10
2 3 4
1
1000/T(K)

圖 1-2 Si、GaAs 與 Ge 的本質載子濃度 對溫度的關係圖形（取自 Streetman and

Banerjee[14]）。

Si

每個共價鍵有二個共用電子

圖 1-3 矽晶體的共價鍵結二維空間示意圖。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
10 半導體元件物理與製程──理論與實務

當摻雜雜質（impurity）進入半導體就成為外質半導體，而且會引入額外
的雜質能階於原來的半導體能帶結構中。舉例來說，若在半導體矽中添加第 V
族元素（如磷、砷或銻）則會在接近 Si 的導電帶附近引入一個雜質能階 。
雖然此能階在絕對零度時是填滿電子的如圖 1-4 所示，但僅需要少量的熱能
就可將能階上的電子激發到導電帶上（因為 很靠近導電帶）；因此當溫度
高於約 50K 時，雜質能階 就「施捨」所有的電子至導電帶。是故，此類的
雜質能階稱為施體能階（donor level），且這些第 V 族元素的摻雜（dopant）稱
為施體雜質（donor impurity）或施體（donor）。磷（P）、砷（As）與銻（Sb）
等施體原子被摻雜到半導體矽中，只會增加導電帶的電子，而不會在價電帶中
產生電洞。且由於負電載子的增加，所得到的材料稱為 n 型半導體（n 代表負
電荷的電子）。

圖 1-4 (a)摻雜施體（donor）與(b)摻雜受體（acceptor）之半導體能階示意圖（取
自 Streetman and Banerjee[14]）。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 11

同樣地，若在半導體 Si 中第 III 族元素如硼（B）則會在靠近價電帶之處

有雜質能階 如圖 1-4 中顯示。此能階在絕對零度時是空的（即沒有電子
的）；但當溫度高於約 50K 時，熱能就足以將價電帶中的電子激發到雜質能階
上（因為 很靠近價電帶）並同時在價電帶生成等量的電洞。因為這類的
雜質能階「接受」價電帶來的電子故被稱為受體能階（acceptor level），此類
第 III 族元素的雜質稱為受體雜質（acceptor impurity）或受體（acceptor）。硼
（B）這類的受體原子摻雜到 Si 中，只會增加價電帶的電洞，而不會增加導電
帶的電子。（註：雖然受體能階 上有價電帶來的電子，但這些電子不會參
與導電；會參與導電的只有導電帶中的電子與價電帶中的電洞。）這種形式的
半導體材料稱為 p 型半導體（p 代表帶正電的電洞）。
上述施體與受體的觀念亦可使用如圖 1-5 的共價鍵結模型（covalent bonding
model）來解釋。圖 1-5 顯示一個帶有五個價電子的 As 原子（第 V 族元素）
摻雜於矽晶矽中並取代其中一個矽原子。此砷原子的其中四個價電子會與四個
鄰近矽原子形成共價鍵，剩下的第五個電子則是被砷原子鬆散地束縛住，因此
僅需要少量的熱能就可將此電子「游離（ionize）」成為自由電子參與電流的
傳導。因此類似圖 1-4 的邏輯，砷原子被稱為施體。類似地，圖 1-5 顯示當
一個帶有三個價電子的 B 原子（第 III 族元素）若要取代一個矽原子，必須從
鄰近共價鍵結接受一個額外的電子，才可在硼的四周形成四個共價鍵。而鄰近
的共價鍵少了一個電子就相當於形成一個帶正電的電洞。因此硼原子被稱為受
體。

1.1.5 外質半導體之載子濃度

我們已定義了本質半導體為晶體中沒有摻雜雜質的半導體，其電子濃度與
電洞濃度均等於本質載子濃度 ，而且其費米能階 與本質費米能階 重疊。
而外質半導體則是加入特定數量的雜質原子，會使得熱平衡時電子與電洞濃度
不同於本質半導體之載子濃度。雜質原子可分為施體與受體兩類。當施體加入
半導體中，半導體為 n 型，其電子濃度大於電洞濃度；反之，當受體加入時，
半導體為 p 型，其電洞濃度大於電子濃度。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
12 半導體元件物理與製程──理論與實務

+4 +4 +4 +4 +4 +4
Si Si Si Si Si Si
-q 傳導電子
+4 +5 +4 +4 +3 +4
Si As Si Si B Si
電洞
+q
+4 +4 +4 +4 +4 +4
Si Si Si Si Si Si

圖 1-5 (a)摻雜 As（為施體）與(b)摻雜 B（為受體）之化學鍵結模型（取自 Sze

[5]）。

一般來說，在室溫下即有足夠的熱能，供給游離所有施體或受體雜質所需
的能量，因此可提供等量的電子數或電洞數，此稱為「完全游離」。讓我們考
慮一個 n 型半導體，其摻雜施體濃度 ，因此在完全游離的情形下，自
由電子濃度等於 ，將此代入式（1.6）可得到：

（1.15）

相同地，若 p 型半導體中受體濃度 ，在完全游離下之電洞濃度

，代入式（1.7）可得到：

（1.16）

由式（1.15）可知，當施體濃度 愈大，則能量差（ ）愈小，表示

費米能階 愈往導電帶底部 接近，如圖 1-6 所顯示。同樣地，若 p 型半導
體中的受體濃度 愈大，則式（1.16）中的（ ）愈小，表示費米能階
愈遠離本質半費米能階 ，且愈往價電帶頂部 靠近，如圖 1-6 所顯示。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 13

圖 1-6 n 型半導體 p 型半導體之費米能階 在能帶圖中的位置（但本質費

米能階 仍位於能隙中央）。

外質半導體的載子濃度常以本質載子濃度 和本質費米能階 來表示。由

式（1.6）與式（1.13）可得到外質半導體於熱平衡時電子濃度的表示式：

（1.17）

同樣地，由式（1.7）與式（1.14）可得到電洞濃度的表示式：

（1.18）

而且式（1.17）的 n 與式（1.18）的 p 之乘積為：

（1.19）

上式即為式（1.10）稱為質量作用定律（mass-action law），適用於本質半
導體與外質半導體。由式（1.17）、（1.18）、與（1.19）顯示當 偏離 時，
n 與 p 亦會偏離 值。n 型半導體的 往導電帶靠近使得 且 （因此
）；p 型半導體的 往價電帶靠近使得 且 （因此 ）。故在
n 型半導體中，電子稱為多數載子（majority carrier）而電洞稱為少數載子（mi-
nority carrier）；反之，在 p 型半導體中，電洞稱為多數載子而電子稱為少數載
子。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
14 半導體元件物理與製程──理論與實務

1.2 載子的傳輸現象

在上一節，我們介紹了半導體在熱平衡時導電帶與價電帶中的電子與電洞
密度。這些帶電載子的濃度對於半導體元件的電性是很重要的，因為它們的流
動會產生電流。這些載子移動的過程稱為傳輸。在此節，我們將介紹半導體中
載子的二種基本傳輸現象：漂移（drift）與擴散（diffusion）。簡單地說，漂移
是受到外加電場的影響而移動的現象，而擴散是由於濃度梯度的不同而造成的
電荷流動。載子傳輸現象是決定半導體元件電流—電壓關係的基礎。

1.2.1 載子漂移（carrier drift）與漂移電流（drift current）

當一個電場施加在含有自由載子的半導體材料上時，其中的載子（電子或
電洞）受到電場的作用力而被加速，因此一個額外的速度成份稱為漂移速度
（drift velocity）加到它們的隨機熱運動（random thermal motion）上。電洞的漂
移速度與施加電場的方向相同；但電子由於帶負電的緣故，它的漂移速度與電
場方向相反。圖 1-7 為半導體在沒有電場時，電子隨機熱運動的示意圖；而
圖 1-7 為加上一個小電場 E 後，電子在電場相反方向有一漂移速度 ：

電場 = 0 電場

5
2
1 4 1 5
2
6 4
3
3 6

圖 1-7 半導體中的電子在 沒有電場 有電場狀況下的運動示意圖。

（1.20）

上式中的比例常數 定義為電子移動率（electron mobility，或譯為電子遷

移率），其單位通常為 cm2/V sec。同樣地，在低電場 E 下，電洞的漂移速度

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 15

可表示為：

（1.21）

上式中 為電洞移動率，而且由於電洞的漂移方向與電場方向相同，因此
式中不用加負號。載子移動率是一個重要的參數，由公式（1.20）與（1.21）
可將移動率視為單位電場下的載子速度。
表 1.2 列出在室溫（300K）時，對低摻雜濃度的一些典型移動率數值。需
注意的是，電子的遷移率大於電洞的遷移率（如 Si 中的 約為 的三倍），
這主要是因為電子有較小的有效質量（effective mass）。

表 1.2 在室溫與低摻雜濃度時的遷移率值

矽 1430 470

砷化鎵 9200 320

鍺 3900 1800

半導體中的電子與電洞受到電場的作用發生漂移，而產生的電流稱為漂移
電流（drift current）。若先考慮體積電荷密度為 的電子以平均漂移速度 移
動，則電子的漂移電流密度為：

（1.22）

其中漂移電流密度的單位 coul/cm2 sec 為或 amp/cm2。式（1.22）中由於電

子漂移所造成的電流方向與漂移速度方向相反，因此有一負號；體積電荷密度
是電子所構成的，故 其中 n 為電子濃度。將（1.20）式代入（1.22）式，
可得：

（1.23）

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
16 半導體元件物理與製程──理論與實務

上式說明即使電子漂移方向與電場方向相反，但漂移電流與外加電場具有
相同方向。
同樣地，如果體積電荷密度 是由於帶正電的電洞所造成的，則電洞的漂
移電流密度為：

（1.24）

其中 p 為電洞濃度。若將（1.21）式之電洞漂移速度表示式代入上式，可得：

（1.25）

由上式，電洞漂移電流與外加電場的方向相同。
因為半導體中電子與電洞的漂移都會對漂移電流有所貢獻，因此總漂移電
流密度 為（1.23）與（1.25）二式之和：

（1.26）

在上式括號中的量定義為半導體材料的電導率（conductivity，或譯作傳導
係數）以符號 表示，且單位為（ cm） 1。

= （1.27）

電阻率（resistivity，或譯作電阻係數）為電導率的倒數，以符號 表示，
且單位為（ cm）。因此半導體的電阻率公式為：

（1.28）

一般來說，外質半導體之電子與電洞濃度中只有一個是顯著的。對 n 型半
導體而言，因為 ，（1.28）式可簡化為：

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 17

（1.29）

同理，對 p 型半導體而言，因為 ，（1.28）式可簡化為：

（1.30）

因此外質半導體的電導率與電阻率主要是多數載子參數的函數。圖 1-8 為
矽在 300K 時，其電阻率與雜質濃度的關係圖形。在此溫度下，施體或受體雜
質可視為完全游離，因此多數載子濃度等於雜質濃度。假設我們知道將摻雜在
半導體的雜質濃度（ 或 ），就可由圖 1-8 的曲線得到半導體摻雜後的電
阻率，反之亦然。圖 1-8 顯示摻雜濃度愈濃則電阻率愈小，代表半導體的導電
能力愈強（即電導率愈大）。

Si 300k

電 p 型（硼）
阻
率 n 型（磷）
（ cm）

1012 1016 1021

雜質濃度（cm 3）

圖 1-8 矽在 300K 時，電阻率對雜質濃度關係圖。

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
18 半導體元件物理與製程──理論與實務

1.2.2 載子擴散（carrier diffusion）與擴散電流（diffusion cur-

rent）

在半導體材料中，除了漂移外，還有另一種可在半導體中產生電流的機制
—擴散（diffusion）。擴散是載子由高濃度區域往低濃度區域流動的過程。由
於半導體中載子（電子或電洞）是帶電的，因此載子的擴散會產生另一個電流
成份稱為擴散電流（diffusion current），且擴散電流是與濃度梯度（concentration
gradient）成正比。對電子而言，電子擴散電流密度為：

（1.31）

其中 dn/dx 為電子濃度對空間的微分或濃度梯度，而比例常數 稱為電子

擴散係數（diffusion coefficient 或 diffusivity）單位為 cm2/sec。考慮圖 1-9 之電子
濃度 n 對距離 x 的變化情形，電子濃度隨 x 增加，梯度為正，電子將往負 x 方
向擴散。由於電子具有負電荷，因此電流方向是往 x 方向。反之，如果電子濃
度梯度 dn/dx 為一負值（即電子濃度隨 x 減少），則電子擴散電流密度的方向
將會是負 x 方向。
類似地，電洞擴散電流密度為：

（1.32）

其中 dp/dx 為電洞濃度梯度，而 為電洞擴散係數。注意，（1.32）式中

有一個負號，因為此擴散電流是流向低的電洞濃度方向。舉例，若電洞濃度隨
x 增加（即梯度 dp/dx > 0），電洞將朝負 x 方向擴散（因為負 x 方向的電洞濃
度較低），又電洞為正電荷，因此電流方向是負 x 方向，故電洞擴散電流方向
與濃度梯度相差一個負號。
若半導體材料中電子與電洞的濃度梯度均存在，則總擴散電流密度 為：

（1.33）

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 CHAPTER 1 半導體元件物理的基礎 19

電流

n(l)
電 電子
子 n(0)
密
度
n(x) n ( l)

l 0 l
距離 x

圖 1-9 電子濃度對距離的變化情形，在此例中 且電子流與電流方向如圖

中箭頭所示。

1.3 支配元件運作的基本方程式

本節將討論支配半導體元件運作的兩個基本方程式：電流密度方程式與連
續方程式。

1.3.1 電流密度方程式（current-density equations）

在 1.2 節裏，我們介紹了半導體中四種可能的電流機制：公式（1.23）所
表示的電子漂移電流、（1.31）式的電子擴散電流、（1.25）式的電洞漂移電
流、與（1.32）式的電洞擴散電流。當電場與濃度梯度同時存在時，漂移電流
與擴散電流都會產生，因此電流密度為二電流分量的和。對電子而言：

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
20 半導體元件物理與製程──理論與實務

（1.34）

同樣地，對電洞來說：

（1.35）

當電子與電洞同時存時，總電流密度即為上二式之和：

（1.36）

由（1.34）、（1.35）、與（1.36）式組成的電流密度方程式（current-density
equations）在分析元件操作非常重要。雖然總電流密度表示式包含四個電流分
量，但很幸運地在大部分情形下，通常只需考慮其中的一項或二項。

1.3.2 連續方程式（continuity equations）

截至目前為止，我們尚未考慮半導體中載子的復合（recombination）與產
生（generation）效應。在熱平衡下，載子的產生速率等於復合速率，因此載子
濃度維持不變且關係式 是成立的。但假如超量載子導入半導體中（例
如藉由照光的方式）使得 ，處於非平衡狀態。此時復合速率會大於產生
速率，因為藉此系統回復平衡狀態（即 ）。因此我們需要考慮半導體中
當漂移、擴散、復合、與產生同時發生時的總效應，且得到的方程式稱為連續
方程式（continuity equations）。連續方程式可針對多數載子或少數載子來表示，
但少數載子的連續方程式相對重要許多，因為許多元件的應用上須對其求解。
為了推導電子的一維連續方程式，我們考慮如圖 1-10 所示位在 x 且厚度為
的極小薄片。在薄片內的電子數會因淨電子流量流入薄片與薄片內的淨載
子產生而增加。因此，整個電子增加的速率等於：
在 x 處流入的電子數目，減掉
在（ ）處流出薄片的電子數目，加上

本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066
 國家圖書館出版品預行編目資料

半導體元件物理與製程：理論與實務／劉傳璽,
陳進來 著. —二版.—臺北市：五南, 2006 [民 95]
面； 公分
含參考書目
I S B N 978-957-11-4537-2（平裝）
1.半導體
448.65 95020145
5D75

半導體元件物理與製程
—理論與實務
Semiconductor Device Physics and
Process: Theory & Practice
作 者 － 劉傳璽（347.1） 陳進來（258.4）
發 行 人 － 楊榮川
總 編 輯 － 王秀珍
主 編 － 穆文娟
責任編輯 － 陳玉卿
封面設計 － 杜柏宏
出 版 者 － 五南圖書出版股份有限公司
地 址：106 台北市大安區和平東路二段 339 號 4 樓
電 話：(02)2705-5066 傳 真：(02)2706-6100
網 址：http://www.wunan.com.tw
電子郵件： wunan@wunan.com.tw
劃撥帳號：0 1 0 6 8 9 5 3
戶 名：五南圖書出版股份有限公司

台中市駐區辦公室 / 台中市中區中山路 6 號
電 話：(04)2223-0891 傳 真：(04)2223-3549
高雄市駐區辦公室 / 高雄市新興區中山一路 290 號
電 話：(07)2358-702 傳 真：(07)2350-236

法律顧問 得力商務律師事務所 張澤平律師

出版日期 2006 年 1 月初版一刷

2006 年 11 月二版一刷
定 價 新臺幣 600 元

※版權所有．欲利用本書全部或部分內容，必須徵求本公司同意※
本試閱檔為五南所有。如欲購買此書，請至五南網站 www.wunan.com.tw
或來電(02)2705-5066