ELETRNICA DIGITAL

Para voc que est comeando o estudo de circuitos em DIGITAIS usando simuladores congratulaes. Este o caminho. Quero lembrar que as introdues tericas esto resumidas e que voc pode encontrar mais na bibliografia citada abaixo. Cada aula tem uma ou mais experincia virtual usando o simulador MultiSIM e MicroCap Para que voc compreenda melhor todos os itens sugerimos que instale no seu computador um dos dois softwares. As aulas so seqenciais, no "pule" aulas. Para compreender a aula subseqente importante entender a anterior. Use o simulador, mas acima de tudo estude com afinco todas as aulas . Alm do material aqui disponvel procure adquirir um dos livros da bibliografia citada. Boa sorte !! Rmulo Oliveira Albuquerque Bibliografia: Elementos de Eletrnica Digital Capuano/Idoeta - Editora rica

- Circuitos Combinacionais Aula 01 Varivel Booleana - Funes Lgicas - Portas Lgicas Bsicas Aula 02 Funes Lgicas - Portas Lgicas Bsicas Aula 03 Portas Lgicas em Circuitos Integrados Aula 04 Funo OU Exclusivo - Funo Coincidncia - Equivalncia entre Portas Lgicas Aula 05 Aplicaes de Circuitos Combinacionais - Somadores binrios Aula 06 Aplicaes de Circuitos Combinacionais - Comparador Binrio Aula 07 Aplicaes de Circuitos Combinacionais - Gerao de Produtos Cannicos -MUX Aula 08 Aplicaes de Circuitos Combinacionais - DEMUX Aula 09 FF RS Assncrono - FF RS com Portas - FF RS com Clock Aula 10 FLIP FLOP JK - FLIP FLOP D - FLIP FLOP T Aula 11 Contadores Crescente Assncronos Aula 12 Contador de 0 a 5 - Contador de 0 a 9 - Contador de 00 a 59 Aula 13 Registradores de deslocamento - 74194 Simulador Simulador de circuitos integrados digitais em matriz de pontos Tecnologia TTL Algumas caracterstica e comparaes

Aula02

ndice de Aulas Aula02

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS AULA01: Funes Booleanas Bsicas - Portas Lgicas Bsicas
BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Conceito de Varivel Booleana

Chamamos de varivel Booleana a uma varivel que pode assumir s duas condies (dois valores). Um exemplo de varivel Booleana uma chave, que s pode estar aberta ou fechada, no existe outra condio. Outro exemplo uma lmpada, que s pode estar acesa ou apagada. Em eletrnica digital costumamos associar a uma varivel Booleana os smbolos 0 e 1 aos estados que a variavel pode assumir. Desta forma lmpada acesa poderia ser 1 e conseqentemente apagada 0 , mas poderia ser o contrario depende da conveno adotada. Uma varivel Booleana pode ser dependente de outras variveis Booleanas. Por exemplo em resposta condio de uma chave (varivel A) a qual pode estar aberta ou fechada podemos ter a condio de uma lmpada (varivel L) acesa ou apagada. Na Fig01 podemos convencionar que chave aberta A=0, a chave fechada portanto ser A=1 da mesma forma teremos para lmpada apagada L=0 e acesa L=1. Para caracterizar o comportamento lgico estabelecemos o que chamamos de tabela verdade do circuito. Expresso Booleana: L=A

A Aberta(0) Fechada( 1)

L Apagada( 0) Acesa(1) AL 0 0 1 1

(a)

(b)

Figura 01: ( a ) Circuito com chaves ( b ) tabela verdade (TV)

2. Elementos de lgebra Booleana

Em lgebra Booleana assim como na lgebra comum, as letras so usadas para representar as variveis. Na lgebra Booleana usamos letras maisculas para representar uma varivel Booleana. Uma varivel Booleana s pode ter duas condies s quais associaremos os smbolos "0"ou "1". O smbolo = tem usualmente o significado de "' equivalente", isto , se o lado direito da equao 0, ento o lado esquerdo tambm ser 0. Desta forma a declarao: Y=A significa que Y 1 se A 1, Y 0 se A for 0. Na figura 01 usamos uma chave, que representa a varivel A se relacionando com a varivel L (lmpada) pela expresso: L=A (observe isso na tabela verdade) O smbolo Booleano com uma barra acima da varivel significa a negao ou o complemento da varivel. Desta forma Desta forma lido como no A, portanto se A=1 =A representa no-no se A=0

3. Funes Booleanas e Portas Lgicas

Uma funo Booleana relaciona duas ou mais variveis Booleanas entre si atravs de uma expresso chamada de Expresso Booleana. Para se implementar na pratica uma funo booleana so usadas portas logicas encontradas em C.Is. 3.1. Funo E (AND) - Porta E (AND)

Antigamente os circuitos lgicos eram feitos (implementados) com rels, hoje usamos portas lgicas em CI (Circuito Integrado) para realizar uma determinada lgica (determinada funo). A seguir mostraremos as principais funes lgicas e as portas lgicas que realizam a lgica da funo. As duas chaves chaves, A e B esto ligadas em srie para ligar a lmpada L. A lgica existente :

Dizemos que esta uma lgica E (AND em ingls). A porta lgica correspondente chamada porta E (AND ) e cujo smbolo est representado na Fig03a. A Expresso Booleana : L = A.B (l-se A e B , mas por analogia com a operao multiplicao dizemos tambm A vezes B). A B L

0 0 0 (abert (abert (apaga a) a) da) 0 1( 0 (abert fechad (apaga a) a) da) 1( 0 0 fechad (abert (apaga a) a) da) 1( 1( 1( fechad fechad acesa) a) a) (a) (b)

Figura 02: ( a ) circuito com chaves para lgica E ( b ) TV A seguir os smbolos da porta E (AND) e a sua TV A B L 0 0 0 0 1 0 1 0 0 1 1 1 (a) (b) Figura 03: ( a ) Porta E, smbolo ( b ) TV 3.2. Funo OU (OR) - Porta OU (OR ) A funo OU (OR ) tem a seguinte lgica se pensarmos em termos de

chaves (no esquea chave aberta, existente :

0 , fechada, 1 ). A lgica

Expresso Booleana: L = A+B (Lemos A ou B, mas por analogia com a operao soma dizemos A mais B). A figura04b mostra o smbolo e a figura04c a tabela verdade. A 0 0 1 1 B 0 1 0 1 L 0 1 1 1

(a)

(b)

(c)

Figura 04: Funo OU ( a ) circuito com chaves ( b ) Porta OU smbolo ( c ) Tabela verdade 3.3. Funo Inverso No (NOT) - Porta Inversora A funo No (NOT) ou funo Inversora d uma sada que o complemento (inverso) da entrada. Expresso Booleana :

A 0 1

L 1 0

(a) (b) (c) Figura 05: Funo inversora - Circuito com chave ( a ) - Porta inversora ( b ) Tabela verdade ( c ) 3.4. Mais Propriedades da lgebra Booleana A partir do especificado acima (funo E, OU e Inversora) resultam algumas relaes importantes: A.A=A A. =0 A+A=A A+ =1 A+1=1 A+0=A 0+0=0 0+1=1 1+1=1

A.1=A A.0=0 0.0=0 1.1=1 0.1=0

Alm disso podemos usar algumas propriedades da lgebra ordinria. Comutativa A.B = B.A A+B = B+A Distributiva A.(B+C)=A.B+A.C Associativa (A.B).C = A.(B.C) (A+B)+C=A+(B+C)

3.5. Funo NE (NAND) - Porta NE (NAND) A lgica desta funo corresponde negao da funo E (AND ). A Fig06 d o smbolo da porta lgica e a sua Tabela Verdade . Expresso Booleana :

(a) (b) Figura 6: ( a ) Porta NE - Smbolo ( b ) Tabela verdade 3.6. Funo NOU (NOR) - Porta NOU (NOR) A lgica desta funo corresponde negao da funo OU ( NOR ). A Fig07 d o smbolo da porta lgica e a sua tabela verdade . Expresso Booleana: A 0 0 1 1 B 0 1 0 1 L 1 0 0 0

(a) (b) Figura 07: Porta NOU - ( a ) Smbolo ( b ) Tabela verdade

4. Teorema de De Morgan
O Teorema de De Morgan uma ferramenta poderosa usada para simplificar circuitos lgicos e tem como objetivo transformar um produto em uma operao de soma e vice-versa.

A 0 0 1 1

B 0 1 0 1

A.B 0 0 0 1 1 1 1 0 1+1 = 1 1+0= 1 0+1= 1 0+0= 0

Verifique a outra igualdade voc preenchendo a tabela a seguir

A 0 0 1 1 .

B 0 1 0 1

A+B

5. Experincia01 - Portas Lgicas com Chaves

5.1. Abra o arquivo ExpTDC01a (Multisim) ou Exp01.CIR (MicroCap). Inicie a simulao, no caso do Multisim ligue a chave de simulao. Para o MicroCap execute uma analise Dynamic DC. 5.2. Repita o mesmo para ExpTDC01b Ateno !! Para mudar a posio da chave teclar no teclado a chave correspondente letra da chave, para o Multisim. Para o MicroCap clique na chave.

ExpTDC01a: Monte o circuito em seguida preencha a sua TV Chave A Aberta(0 ) Aberta (0) Fechada (1) Fechada (1)
(a)

Chave B Aberta (0) Fechada (1) Aberta (0) Fechada (1)

Lmpa da L

(b) Fig08: ( a ) Funo E executada com chaves ( b ) Tabela verdade

ExpTDC01b: Monte o circuito em seguida preencha a sua TV

Chave A Aberta (0) Aberta (0) Fechada (1) Fechada (1)

Chave B Aberta (0) Fechada (1) Aberta (0) Fechada (1)

Lmpada L

(a) (b) Fig09: ( a ) Funo OU executada com chaves ( b ) Tabela verdade

ExpTDC01c: Monte o circuito em seguida preencha a sua TV Chave A Aberta (0) Fechada (1) L

(a)

(b)

Fig10: ( a ) Funo NO executada com chave ( b ) Tabela verdade 5.1. Concluses

6. Experincia02 - Portas Lgicas Bsicas

6.1. Abra o arquivo ExpTDC02a (Multisim) Ou Exp02.CIR (MicroCap) . Inicie a simulao, no caso do Multisim ligue a chave de simulao. Para o MicroCap execute uma analise Dynamic DC.. Obs: para sinalizar o estado lgico das entradas e da sada existem lmpadas (Probes) sinalizadoras. 6.2. Repita o mesmo para ExpTDC02b, ExpTDC02c, ExpTDC02d e ExpTDC02e (Multisim) ou Exp02b.CIR (MicroCap)

ExpTDC02a: Monte o circuito em seguida preencha a sua TV

A 0 0 1 1

B 0 1 0 1

ExpTDC02b: Monte o circuito em seguida preencha a sua TV A 0 0 1 1 B 0 1 0 1 L

ExpTDC02c: Monte o circuito em seguida preencha a sua TV

A 0 0 1 1

B 0 1 0 1

ExpTDC02d: Monte o circuito em seguida preencha a sua TV

A 0 0 1 1

B 0 1 0 1

ExpTDC02e: Monte o circuito em seguida preencha a sua TV

A 0 1

6.3. Concluses: Aula02 ndice de Aulas Aula02

Aula01

ndice de Aulas Aula03

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS AULA02: Funes Lgicas - Portas Lgica - Obtendo a Expresso Lgica
BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Circuito Lgico Combinacional - Tabela Verdade

Correspondem associao de duas ou mais portas lgicas bsicas, executando uma determinada funo. Consideremos um circuito lgico com trs variveis de entrada (ABC) e uma de sada (Y), cuja tabela verdade (TV) conhecida. Exemplo1: Linh a 1 2 3 4 5 6 7 8 A B C Y

xx0x xx0x xx0x xx0x x x x x 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 1

Figura 01: Circuito lgico e Tabela Verdade Observe que a tabela verdade mostra o comportamento do circuito para todas as 8 combinaes possveis das 3 variveis de entrada. Assim que na primeira linha temos A=0 B=0 e C=0 a sada responde com Y=0. Na quarta linha temos A=0 B=1 e C=1 para as entradas e Y=1 para a sada e assim por diante. Como implementar (construir) com portas lgicas esse circuito? Qual o circuito? Quantas portas sero necessrias? Quantos Circuito Integrados sero usados? Para construir um circuito usaremos portas lgicas as quais se encontram em CI's. No existe um nico circuito que tenha a mesma TV (portanto que execute a mesma funo). Um dos objetivos de se estudar circuito digitais podermos construir um sistema com o menor custo possvel. Para o exemplo acima, por exemplo uma possvel implementao do mesmo seria o circuito a seguir:

Figura 02: Circuito Lgico cuja TV dada na figura1 Arquivo MicroCap Ateno!! Observe que sero necessrios dois CI's (7432 e 7409), visto que um CI contem somente um tipo de porta lgica.

2. Obtendo a Expresso Lgica a Partir da Tabela Verdade - Soma de Produtos

O circuito da figura02 tem a seguinte expresso lgica: Y=(A+B).C Essa a expresso simplificada (mnima).

A expresso mxima (soma de produtos) obtida atravs de uma regra bem simples: Onde a funo for "1", podemos escrever um produto das variveis de tal forma que esse produto deva ser igual a "1". Por exemplo a linha 4 vale "1", portanto para essa linha escrevemos:

Isto , para que o produto seja igual a 1 onde a varivel for 0 deveremos complementar a varivel. Na linha 6 da mesma forma: E na linha 8: A.B.C Como a funo deve valer 1 para a linha 4 OU linha 6 OU linha 8 ento fazemos uma operao OU com todos os produtos: Caso fossemos implementar o circuito a partir dessa expresso resultaria:

Figura 03: Outra possibilidade para implementar o circuito lgico cuja TV dada na figura1 Arquivo MicroCap8 Ateno!! Observe que neste caso sero necessrios 3 CIs diferentes A expresso acima a mxima e pode ser minimizada usando algumas das propriedades vistas anteriormente. Por exemplo podemos por em evidncia C.A nas duas ltimas parcelas:

O que resulta outro circuito. A expresso mnima (circuito da figura2) pode ser obtida usando uma tcnica que usa um mapeamento chamado de Mapa de Karnaugh

3. Obtendo a Expresso do Circuito

Podemos ter um problema inverso, isto , o circuito pode ser especificado e precisamos obter a TV e a expresso Booleana (Expresso lgica). Exemplo2: Seja o circuito a seguir:

Figura 04: Circuito do exemplo2 Para obter a expresso da sada em funo das entradas (expresso lgica ou Booleana), a partir das entradas devemos escrever a expresso da sada de cada porta lgica bsica encontrada at chegarmos na sada. No exemplo, na

sada da porta E de duas entradas temos A.B = X. Na sada da porta OU temos A+C =Z. X e Z so as entradas da porta NOU, cuja sada a sada do circuito. Portanto ou

Figura 05: Circuito da figura4 mostrando as expresses parciais e a expresso da sada. Para obter a TV deveremos obter a sada (Y) para todas as combinaes de entrada. Por exemplo se A=B=C=0 qual ser o valor da sada ? Veja figura a seguir para compreender isso:

O que acontece se A=B=C=1 ? Veja figura a seguir para compreender isso:

Figura 06: Circuito da figura4 mostrando as sadas parciais e a sada final para uma dada combinao de entrada. A primeira e a ltima linha da TV voc j tem. Complete as outras !! xxCxx xxBxx xxAxx xxYxx

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 xx xx xx xx xx xx 0

Clique aqui para ver a resposta Faa o download do arquivo de simulao (MultiSIM) do circuito. Faa Download do arquivo MicroCap8 Exemplo3: Dada a expresso Booleana obtenha o circuito e a TV.

Primeiramente vamos obter o circuito. e ento

Seja

Precisamos de duas portas E, duas inversoras e uma OU, portanto 3 CI's diferentes. Resultando o circuito:

Figura 07: Implementao do circuito do Exemplo3 O processo para obter a TV j foi visto colocaremos apenas as respostas. B A Y

xx0xx xx0xx xx0xx

0 1 1

1 0 1

1 1 0

4. Exerccios Propostos
1) Dada a funo 2) Idem 1 para a funo 3) 4) Dada a expresso Booleana S=(A+B).C.(B+D) obter a o circuito. Obs: Estes exerccios esto no livro Elementos de Eletrnica Digital Capuano/Idoeta - Editora rica 5) Dada a TV de um circuito obter a expresso no minimizada (soma de produtos). Em seguida implemente a funo com quaisquer porta lgica. xxCxx xxBxx xxAxx xxYxx 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 0 0 0 0 1 .Pede-se: a) Obter a sua TV b) Implementa-la usando portas lgicas. S= +B+

Aula01

ndice de Aulas Aula03

Aula02

ndice de Aulas Aula04

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS AULA03: Portas Lgicas em Circuitos Integrados

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Portas Lgicas em Circuitos Integrados

Na prtica as portas lgicas so circuitos com transistores, diodos e resistncias, no importando por enquanto como so esses circuitos. Esses circuitos so implementados em circuitos integrados usando basicamente a tecnologia TTL e CMOS (a maioria dos circuitos atuais so CMOS). A seguir apresentaremos alguns exemplos de CI que contm portas lgicas.

1.1. CIRCUITOS INTEGRADOS TTL

CI : 7400 /7410/7420/7404 O CI 7400: Este CI cujo cdigo 7400 tem um encapsulamento DUAL IN LINE de 14 pinos.Tem 4 portas NAND de duas entradas (as entradas so sempre especificadas pelas letras A, B, C, D, E , etc. Enquanto as sadas so especificadas por Y. Assim que a primeira porta tem as entradas 1A e 1B e a sada 1Y. O CI necessita de tenso de alimentao entre os pinos 14 (VCC) e 7 (GND). Outras portas: Porta E: 7410 (3 NAND de 3 Entradas ), 7420( 2 NAND de 4 entradas ) Porta Inversora: 7404( HEX Inverter). importante lembrar que a tenso de alimentao para a famlia TTL deve ser rigorosamente igual a 5V.

As figuras a seguir mostram a pinagem de alguns destes CI's.

1.2. CIRCUITOS INTEGRADOS CMOS

Os circuitos integrados CMOS permitem usar uma faixa de tenso de alimentao maior, de 3V a 15V, e em um CI ocupam uma rea menor do que o correspondente usando tecnologia TTL, alm disso consomem menos potencia. A seguir alguns exemplos. CI : 4011 /4000 /4009 4011 (Quad 2-In NAND): 4000 (Dual 3-In NOR and 4009 (Hex INVERTER) tem quatro portas NAND INVERTER). de duas entradas .entradas: I1 e I2 sada: O1 , Vss=GND

Aula02

ndice de Aulas Aula04

Aula03

ndice de Aulas Aula05

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS Aula04: Funo OU Exclusivo - Funo Coincidncia Equivalncia entre Portas Lgicas
BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

Equivalencia Entre Portas Logicas 1. Funo OU Exclusivo - Porta OU Exclusivo

Essa funo e a porta lgica correspondente formam juntamente com a coincidncia outros circuitos bsicos de sistemas digitais. Tabela Verdade A 0 0 1 1 B 0 1 0 1 Y 0 1 1 0 Arquivo MicroCap8 Smbolo Expresso Lgica

(a) (b) Fig01: Funo OU EXCLUSIVO ( a ) Tabela Verdade ( b ) Smbolo da Porta OU EXCLUSIVO e Expresso Lgica

Funo COINCIDNCIA - Porta COINCIDNCIA

Tabela Verdade A 0 0 1 1 B 0 1 0 1 (a) Y 1 0 0 1 (b) (c) Arquivo MicroCap8 Smbolo Expresso Lgica

Fig02: Funo COINCIDNCIA ( a ) Tabela Verdade ( b ) Smbolo da Porta COINCIDNCIA ( c ) Expresso Lgica Observar que a relao entre a funo OU Exclusivo e a COINCIDNCIA :

2. Equivalncia Entre Blocos Lgicos Topo

Quando desejamos construir na prtica um circuito lgico deveremos minimizar ao mximo possvel os custos, por exemplo diminuindo ao mximo o nmero de CI's usados. Por outro lado muitas vezes no dispomos de uma determinada porta lgica e mas podemos usar outra porta fazendo a equivalncia.

2.1. Obtendo um Inversor a Partir de NE

Para obter uma porta inversora usando porta NE temos as duas possibilidades:

= (a)

(b) Fig03: Equivalncia entre portas - Inversor obtido a partir de NE

2.2. Obtendo um Inversor a Partir de NOU

Para obter uma porta inversora usando portas NOU temos as duas possibilidades:

= (a)

(b) Fig04: Equivalncia entre portas - Inversor obtido a partir de NOU

Clique aqui para obter o arquivo MicroCap8

2.3. Obtendo NOU e OU Partir de NE, E e Inversores Topo

Essas equivalncias so obtidas considerando o Teorema de De Morgan: e

(a)

(b) Fig05: Equivalncia entre portas ( a ) obtendo NOU e ( b ) OU a partir de Inversor e NE e E

2.4. Obtendo NE e E Partir de OU, NOU e Inversores

(a)

(b) Fig06: Equivalncia entre portas ( a ) obtendo NE e ( b ) E a partir de Inversor NOU e OU

Clique aqui para obter o arquivo MicroCap8

3. Experincia0 3: Equivalncia Entre Portas - Obtendo o Inversor a Partir de NE ou NOU

3.1. Abra o arquivo ExpTDC03a e identifique os circuitos da figura6. Ative o circuito em seguida verifique a equivalncia entre os circuitos levantando a TV dos trs circuitos. Arquivo MicroCap

Fig07: Circuitos para experincia03

Inversor A 0 1 L

Inversor porta NE caso a A 0 1 L

Inversor porta NE caso b A 0 1 L

Inversor xInversor porta NOU caso a A L 0 1 A 0 1 3.2. Concluses: L

Inversor porta NOU caso b A 0 1 L

4. Experincia04 :Equivalncia de Portas - Obtendo NOU e OU Partir de NE, E e Inversores

4.1. Abra o arquivo ExpTDC03b (Multisim) ou ExpTD04.CIR (MicroCap) e identifique os circuitos da figura a seguir. Ative o circuito em seguida verifique a equivalncia entre os circuitos levantando a TV dos quatro circuitos.

Fig08: Circuitos para experincia04 xxPorta NOUxx A 0 0 1 1 B 0 1 0 1 L A 0 0 1 1

Topo
Circuito Equivalente B 0 1 0 1 Circuito Equivalente A 0 0 1 1 B 0 1 0 1 L

xxPorta OUxx A 0 0 1 1 4.2. Concluses: B 0 1 0 1 L

5. Experincia05: Equivalncia Entre Portas - Obtendo NE e E Partir de OU, NOU e Inversores

5.1. Abra o arquivo ExpTDC03c (Multisim) ou ExpTD05.CIR (MicroCap) identifique os circuitos da figura a seguir. Ative o circuito em seguida verifique a equivalncia entre os circuitos levantando a TV dos quatro circuitos.

Fig09: Circuitos para experincia05 Porta NE A 0 0 1 1 B 0 1 0 1 Porta E A 0 0 1 1 5.2. Concluses: Aula03 ndice de Aulas Aula05 B 0 1 0 1 L A 0 0 1 1 L A 0 0 1 1 Circuito Equivalente B 0 1 0 1 Circuito Equivalente B 0 1 0 1 L

Aula04

ndice de Aulas Aula06

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS Aula05: Aplicaes de Circuitos Combinacionais

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Somador Binrio
O corao de um computador digital a sua unidade lgica e aritmtica (ULA) que realizar na prtica duas operaes matemticas: Soma e Subtrao (a diviso e a multiplicao so derivadas dessas operaes). Operaes lgicas tais como comparaes, operaes OU, E e outras tambm so realizadas na ULA. O elemento bsico das duas o somador. Para somar dois nmeros A e B de 1 bit temos as combinaes possveis.

1.1. O Meio Somador

A + B 0 + 0 0 + 1 1 + 0 1 + 1 Soma(S) 0 1 1 0 Transporte de sada (Vai Um) (TS) 0 0 0 1

O bloco lgico que efetua essa operao pode ento ser construdo considerando a tabela verdade acima: A seguir o circuito do meio somador implementado com portas lgicas.

Fig01: Circuito do Meio Somador implementado com portas lgicas Arquivo MicroCap

Esse circuito chamado de Meio Somador (Half Adder) pois no permite a soma de dois nmeros de mais de um bit pois no tem transporte de entrada (vai um da coluna anterior). Faa download da macro meio_somador_macro e instale esse arquivo na pasta Library que se encontra na MC8DEMO no disco C.

Fig02: Bloco meio somador

1.2. O Somador Completo arquivo MEIO_SOMADOR_BLOCO

Para somar dois nmeros de mais de um bit (A=0101=5 e B = 0011 =3) usamos a tabela a seguir, observe que temos 3 entradas agora (os nmeros A e B e o transporte da coluna anterior) e duas sadas ( a soma e o transporte de saida): A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 TE 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 TS 0 0 0 1 0 1 1 1

Fig03: tabela Verdade do Somador Completo Desta forma a soma de dois nmeros binrios de mais de um bit como por exemplo A=A3A2A1A0=0101 e B = B3B2B1B0= 0011

Por exemplo para somar os bits A1 (0) +B1(1) temos como entradas alm dos bits, o transporte de entrada resultado da soma da coluna anterior. Desta forma o bloco chamado de Somador Completo (Full Adder) precisa de trs entradas e duas sadas. A partir da TV da figura 3 obtemos as equaes lgicas das sadas TS e S.

e o circuito lgico

Fig04: Bloco somador Completo

2. Circuito Somador Completo com Portas

A seguir o circuito do somador completo

Fig05: Circuito do Somador Completo implementado com portas lgicas Arquivo MicroCap

Usamos um bloco somador completo para somar cada parcela. Desta forma para construir um somador de 4 bits precisaremos de 4 blocos somadores completos (observe que para somar os bits A0 e B0 bastaria usar um meio somador visto que no existe transporte de entrada para esse caso). A figura6 a seguir mostra o diagrama de blocos de um circuito para somar nmeros de 4 bits, exemplificando. Faa download da macro SOMADOR_COMPLETO e salve esse arquivo na pasta Library que se encontra na MC8DEMO no disco C, em seguida faa download do arquivo Somador Completo Bloco

Fig06: Circuito somador binrio de 4 bits.

3. Experincia06: Somadores Binrios - Meio Somador

3.1. Abra o arquivo ExpTDC04a e identifique o circuito a seguir. Ative o circuito, em seguida verifique a sua operao preenchendo a sua TV.

xxAxx + xx Bxx 0 0 + + 0 1

Soma(S) s s

Transporte de sada (Vai Um) (TS) s s

1 1

+ +

0 1

s s

s s

3.2. Concluses

4. Experincia7: Somadores Binrios - Somador Completo

4.1. Abra o arquivo ExpTDC04b e identifique o circuito a seguir. Ative o circuito, em seguida verifique a sua operao preenchendo a sua TV.

A 0 0 0 0 1 1 1 1 4.2. Concluses

B 0 0 1 1 0 0 1 1

TE 0 1 0 1 0 1 0 1

S a a a a a a a a

TS a a a aa a a a a

5.Circuito Somador Binrio para Soma de Dois Nmeros de 4 Bits

A seguir, na figura7 um circuito completo de um somador binrio que efetua a soma de dois nmeros de 4 Bits. Obs: o primeiro nmero DCBA obtido portanto teclando as teclas D, C, B ou A. O segundo obtido usando as teclas 4, 3, 2 ou 1

Faa download do arquivo SOMADOR EM BLOCOS DE 4 BITS (MicroCap)

Fig07: Circuito somador Binrio de 4 Bits

6. Experincia08: Somador Binrio de 4 Bits

6.1. Abra o arquivo ExpTDC04c ou o Arquivo MicroCap e identifique o circuito da figura7. Ative o circuito, em seguida verifique a sua operao preenchendo a tabela a seguir para algumas entradas (DCBA e 4321). Entradas DCBA 0 0 0 1 1 0 4321 1 0 0 1 0 1 0 1 0 1 D C B A 4 3 2 1 Indicao Display(numero) Sadas dos Somadores

6.2. Concluses

Aula04

ndice de Aulas Aula06

Aula05

ndice de Aulas Aula07

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS Aula06:Aplicaes de Circuitos Combinacionais

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Comparador Binrio
um circuito que compara dois nmeros binrios tomando a deciso.

Fig01: Comparador binrio de 1bit A figura1 mostra o caso mais simples, mas possvel comparadores de mais de um bit.

Fig02: Circuito de um comparador de 1 bit Para mais bits, existem CIs especficos como por exemplo o 7485 que um comparador de 4 bits (A3A2A1A0 e B3B2B1B0). A figura a seguir mostra o CI 7485, comparador de 4 bits.

Fig03: Comparador de 4 bits com 7485 Arquivo MicroCap

2.Experincia09: Comparador de 1 Bit com portas

2.1. Abra o arquivo ExpTDC05 (Multism) e identifique os circuitos da figura2. Ative o circuito em seguida verifique o seu funcionamento levantando a TV.
Tabela I : Comparador de 2 bits com portas

xxAxx xxBxx xxS1xx xxS2xx xxS3xx 0 0 1 1 0 1 0 1

2.2. Concluses:

3. Converso de Cdigos Binrios

Os cdigos mais comuns so o BCD(8421), octal, hexadecimal e o binrio (ver bibliografia para maiores detalhes). Os computadores e circuitos lgicos em geral manipulam bits na forma de 1's e 0's, os seres humanos entendem as informaes na base 10, desta forma os circuitos codificadores e decodificadores so necessrios para que possam traduzir de maquina para ser humano e vice versa as informaes resultantes de entradas e sadas. . A seguir o diagrama de blocos bsico de uma calculadora que mostra a necessidade de usarmos os codificadores e decodificadores.

Fig04: Diagrama de blocos de uma calculadora De uma forma geral todo circuito digital tem um diagrama semelhante ao da figura04. A seguir daremos alguns exemplos de codificadores e decodificadores.

4. Codificador de Decimal para BCD

O CI 74147 tem como entrada um bit que representa um numero decimal de 1 a 9 e como sada um numero representado em BCD (Binary Coded Decimal Decimal Codificado em Binrio). Entradas Sadas

1 2 3 4 5 6 7 8 9 D C B A H H H H H H H H H H H H H X X X X X X X H L L H H L X X X X X X X L H L H H H X X X X X X L H H H L L L X X X X X L H H H H L L H X X X X L H H H H H L H L X X X L H H H H H H L H H X X L H H H H H H H H L L X L H H H H H H H H H L H L H H H H H H H H H H H L (a) (b) Fig05: ( a ) CI74147 codificador de prioridade de decimal para BCD ( b ) TV Obs: H (Hight)=1 e L (low)=0

5.Experincia10: Codificador de Prioridade de Decimal para BCD

5.1. Abra o arquivo ExpTDC06 e identifique o circuito da figura 6 a seguir. Ative o circuito em seguida verifique o seu funcionamento para cada situao da TV.

Fig06: CI74147 codificador de prioridade de decimal para BCD Tabela II Entradas xx1xx xx2xx xx3xx xx4xx xx5xx xx6xx xx7xx xx8xx xx9xx H X X X X X X X X L H X X X X X X X L H H X X X X X X L H H H X X X X X L H H H H X X X X L H H H H H X X X L H H H H H H X X L H H H H H H H H L H H H H H H H H L H H H H H H H H Display - Numero

Observe a necessidade de inverter as sadas para obter o valor correto. 5.2. Concluses

6. Decodificador de BCD para Decimal

Esse circuito faz o contrario do anterior, isto , para uma dada entrada em BCD somente uma das sadas ser ativada. Linha N Entradas BCD D C Linha1 Linha2 Linha3 Linha4 Linha5 Linha6 Linha7 Linha8 Linha9 Linha1 0 Linha1 1 Linha1 2 Linha1 3 Linha1 4 Linha1 5 Linha1 6 0 1 2 3 4 5 6 7 8 9 L L L L L L L L L H H H B Sada Decimal A 0 1 2 3 4 5 6 7 8 9

L L L L H H H H H H H H H L L H H L H H H H H H H H L H L H H L H H H H H H H L H H H H H L H H H H H H H L L H H H H L H H H H H H L H H H H H H L H H H H H H L H H H H H H L H H H H H H H H H H H H H L H H L L L H H H H H H H H L H L L H H H H H H H H H H L L H L H H H H H H H H H H L H H H H H H H H H H H H

H H L L H H H H H H H H H H H H L H H H H H H H H H H H H H H L H H H H H H H H H H H H H H H H H H H H H H H H

(a) (b) Fig07: ( a ) CI7442 Decodificador de BCD para Decimal ( b ) TV

7.Experincia11: Decodificador de BCD para Decimal

7.1. Abra o arquivo ExpTDC07 ou ExpTD07_MicroCap e identifique o circuito da figura 8 a seguir. No caso do Multisim ligue a chave de simulao, para o MicroCap execute uma analise Dynamic DC Ative o circuito em seguida verifique o seu funcionamento para cada situao da TV.

Fig08: Circuito decodificador de BCD para decimal Tabela II Linha N Entradas BCD L L L L L L L L L H H H L L L L L H L H L L H H H L L H L H H H L H H H L L L L L H L H L L H H Sada Decimal

D C B A 0 1 2 3 4 5 6 7 8 9 Linha1 Linha2 Linha3 Linha4 Linha5 Linha6 Linha7 Linha8 Linha9 Linha10 Linha11 Linha12 Linha13 Linha14 Linha15 0 1 2 3 4 5 6 7 8 9

H H L L H H L H H H H L

Linha16

H H HH

Observe a necessidade de inverter as sadas para acender o indicador correspondente entrada. 7.2. Concluses

8. Decodificador de BCD Para Sete Segmentos

Um decodificador de BCD para sete segmentos usado quando queremos visualizar resultados em decimal. O indicador mais usado o display de sete segmentos. Esse indicador pode ser s para decimal (0 a 9) ou pode ser tambm para hexadecimal (indica alem dos nmeros de 0a 9, tambm as letras A,B,C, D, E e F). No caso mais comum constitudo de LED's sendo que o segmento (LED) pode acender com nvel alto (display catodo comum) ou nvel baixo (display anodo comum). A figura a seguir mostra a disposio dos LED's na construo de displays catodo comum e anodo comum.

(a) (b) Fig09 ( a ) Display tipo catodo comum Arquivo MicroCap ( b ) anodo comum importante observar que para cada tipo de display teremos um decodificador adequado a ele. Por exemplo para anodo comum pode ser usado o 7447.

9. Experincia12: Decodificador de BCD para 7 Segmentos

9.1. Abra o arquivo ExpTDC08 ou ExpTD08 MicroCap e identifique o circuito da figura 10 a seguir. Ative o circuito em seguida verifique o seu funcionamento para cada situao da TV.

Fig10: Decodificador de BCD para 7 segmentos Arquivo Microcap Tabela III xxDxx xxCxx xxBxx xxAxx DISPLAY 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0 0 1 1 0 1 0 0 1 0 1

1 1 1 1 1 1 1 1 9.2. Concluses:

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Aula05

ndice de Aulas Aula07

Aula06

ndice de Aulas Aula08

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS Aula07:Aplicaes de Circuitos Combinacionais - Gerao de Produtos Cannicos
BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Produto Cannico - Soma de Produtos

Como sabemos, com n variveis Booleanas podemos obter 2n combinaes possveis. Por exemplo com 3 variveis podemos gerar 8 combinaes possveis. Ao produto das variveis de forma que resulte em 1 chamamos de produto cannico. A tabela a seguir mostra toda as combinaes possveis para 3 variveis. xxCxx xxBxx xxAxx xxxxxxxxProduto Cannicoxxvvvvvvvvvvvvvvv 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 C.B.A

A seguir um circuito que pode gerar esses produtos cannicos.

Figura1: Circuito gerador de produtos cannicos

Observe que somente uma das sadas ser alta para uma dada combinao das entradas. Para especificar os valores de entrada mudamos a posio das chaves C, B ou A.

2. Experincia13: Gerador de Produtos Cannicos

2.1. Abra o arquivo ExpTDC09 (Multisim) e identifique os circuitos da figura1. Ative o circuito em seguida verifique as sadas do circuito para todas as combinaes de entrada da tabela a seguir. xxCx xxBx xxAx xxS0x xxS1x xxS2x xxS3x xxS4x xxS5x xxS6x xxS7x x x x x x x x x x x x 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

2.2. Concluses

3. Multiplex Digital (MUX)

Um MUX um circuito combinacional usado para enviar vrias informaes usando uma nica linha fsica. O diagrama da figura2 mostra como isso feito. Na figura2 o exemplo de um MUX de 4 canais (entradas) e equivalente mecnico atravs de uma chave rotativa. Observe que as informaes (E0,E1,E2,E3) so transmitidas uma aps a outra por isso mesmo esse circuito muitas vezes pode ser chamado de conversor Paralelo-serie.

(a)

(b)

Figura2: ( a )MUX de 4 entradas ( b ) Equivalente mecnico (chave rotativa)

Como podemos verificar da figura2, somente uma entrada conectada sada num determinado instante. A seleo de qual entrada se conecta com a sada feita eletronicamente atravs das variveis B e A. A entrada EN (Enable=Habilita) permite habilitar ou no o funcionamento do circuito. Se EN=0 o circuito funcionar de acordo com o explicado. Se EN=1 a sada permanecer sempre em 0 (por exemplo) independentemente de B e A. A figura 3 mostra a TV do circuito. xxENxx xxBxx xxAxx xxSxx 1 0 0 0 0 X 0 0 1 1 X 0 1 0 1 1 E0 E1 E2 E3

A seguir na figura3 um circuito MUX de 4 entradas implementado com portas lgicas.

Figura3: MUX de 4 entradas

4. Experincia14: MUX Implementado com Portas Lgicas

4.1. Abra o arquivo ExpTDC10 (Multisim) ou ExpTD10 (MicroCap) identifique os circuitos da figura3. Ative o circuito em seguida preencha a TV do mesmo

xxENxx xxBxx xxAxx xxSxx 1 1 1 1 0 0 0 0 4.2. Concluses 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

5. MUX de 4 Entradas Construdo com CI

A figura4 a seguir mostra um bloco multiplex de 4 entradas construdo em CI. So exemplos de CI multiplex: 74150,74151, 74152, 74153, 74154.

Figura4: CI MUX de 4 entradas

Experincia15: MUX Implementado com CI

5.1. Abra o arquivo ExpTDC11 (Multisim) e identifique os circuitos da figura4. Ative o circuito em seguida preencha a TV do mesmo considerando diversos valores de entradas. xxENTRADASxx xxBxx xxAxx xxSADA (Y)xx D0=0 D0=1 D1=0 D1=0 D2=0 D2=0 0 0 1 0 1 0

D3=0 D3=0

5.2. Concluses:

Aula06

ndice de Aulas Aula08

Aula07

ndice de Aulas Aula09

ELETRNICA DIGITAL - CIRCUITOS COMBINACIONAIS Aula08: Aplicaes de Circuitos Combinacionais - MUX e DEMUX
BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Demultiplex (DEMUX)
O circuito Demultiplex, DEMUX ou distribuidor converte uma informao serial em uma informao paralela. A sua operao inversa do MUX, portanto ele tem varias sadas e uma nica entrada.

E: Entrada de dados S3,S2,S1,S0: sadas de dados EN: entrada de habilitar B, A : Variveis de seleo (selecionam qual das sadas ser conectada entrada)

Fig1: Demultiplex de 4 canais

Tabela Verdade do DEMUX de 4 canais xxENxx xxBxx xxAxx xxS3xx xxS2xx xxS1xx xxS0xx 1 0 0 0 0 x 0 0 1 1 x 0 1 0 1 0 0 0 0 E 0 0 0 E 0 0 0 E 0 0 0 E 0 0 0

Observe que o DEMUX estar habilitado se EN=0, a seguir no circuito com portas voc entender porque.

2.Demux Construdo com Portas Lgicas

A seguir um exemplo de DEMUX construdo com portas lgicas.

Fig02: DEMUX de 4 canais

3. Experincia16: DEMUX Implementado com Portas

3.1. Abra o arquivo ExpTDC12 ou ExpTD12_Demux_portas e identifique os circuitos da figura2. Ative o circuito em seguida preencha a TV do mesmo. Obs: X na tabela significa que voc pode colocar qualquer valor (0 ou 1). xxENxx xxExx xxBxx xxAxx xxS3xx xxS2xx xxS1xx xxS0xx 1 0 0 0 1 0 1 0 1 x 0 0 x 0 1

0 0

0 1 0 1

1 1

0 1

3.2. Concluses

4.DEMUX com CI - 74155

A seguir na figura3 um CI comercial (74155) contendo dois DEMUX de 4 canais. Observar que as sadas esto invertidas

Fig03: CI 74155 contendo dois DEMUX de dois canais

5. Experincia17: DEMUX Implementado com CI (74155)

5.1. Abra o arquivo ExpTDC13 e identifique os circuitos da figura3. Ative o circuito em seguida preencha a TV do mesmo, isto , para cada valor de entrada (1G) xx1Gxx xxExx xxBxx xxAxx xxY3xx xxY2xx xxY1xx xxY0xx

xx1 0 0 0 0 5.2. Concluses

0 1 0 1 0 1 0 1 0 1

x 0 0 1 1

x 0 1 0 1

Aula07

ndice de Aulas Aula09

Aula08

ndice de Aulas Aula10

ELETRNICA DIGITAL - CIRCUITOS SEQUENCIAIS AULA09: FLIP FLOP RS

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Introduo
Em um circuito seqencial o estado seguinte depende das condies do estado anterior, isto , o circuito tem memria. O elemento bsico de memria o Flip Flop. Um Flip Flop tem duas sadas complementares (quando uma est em nvel alto a outra estar em nvel baixo e vice-versa). Os estados designados pelos nmeros 0 e 1.

1.1. Flip-Flop ou Biestvel

Nos circuitos combinacionais as sadas so uma funo das entradas no mesmo instante, isto , esses circuitos no so capazes de lembrar dos estados anteriores das entradas (dizemos que no tem memria). Os circuitos seqenciais so circuitos que tem memria, isto , so capazes de lembrar dos estados anteriores. O elemento bsico de um circuito seqencial um flip-flop. Um flip-flop um dispositivo biestvel com dois estados: Em um deles a sada (Q) ser 0 e no outro estado a sada ser "1".Para mudar de estado os valores das entradas deve mudar de acordo com uma tabela (tabela verdade).

1.2.FF RS Assncrono
A seguir na figura 1 o bloco representativo de um FF RS e a sua TV com as 4 possibilidade. Observe que tem duas entradas R(Reset) e S(Set) e duas sadas ditas complementares: Q e desta forma se Q=0 =1 se Q=1 ento
RX SX 0 0 1 1 0 1 0 Q mantm impe 1 impe 0 mantm impe 0 impe 1

=0

1 no permitido no permitido

(a) (b) Figura 01: ( a ) FF RS ( b ) Tabela Verdade

Esse FF tem duas desvantagens:

a) A sadas mudam imediatamente aps as entradas mudarem b) Quando as entradas esto em nvel alto as sadas sero indefinidas . O primeiro caso um problema lgico, pois as mudanas de dados nas clulas sero casuais, no sendo possvel controlar a operao. A soluo para esse problema o FF RS sncrono. Neste elemento as mudanas de estado acontecero somente com o aparecimento de um pulso de relgio. O segundo caso ser resolvido com o FF JK.

1.3.FF RS com Portas Assncrono

Existem vrias formas de se construir um FF RS. Mostraremos uma delas, com portas NAND. O FF chamado de assncrono se o seu funcionamento no controlado por pulsos peridicos chamados de relgio ou clock.

Figura 02: Circuito do FF RS construdo com portas NAND

Na figura02 os nveis lgicos so modificados atravs das chaves S e R (no MultiSIM para mudar a posio da chave pressione a tecla correspondente no teclado). Esse FF tem a seguinte TV:

Estado

0 0 1 1

0 1 0 1

no muda 0 1 1

no muda 1 0 1

o estado do FF no se altera impes 0 (reseta) impe 1 (seta) leva a uma indeterminao quando as entradas voltarem a ser iguais a 0

Da TV podemos concluir que no permitido que as entradas sejam iguais a 1 ao mesmo tempo. Consulte a bibliografia acima para obter mais informaes.

1.4. FF RS com Relgio (Clock)

Muitas vezes necessrio sincronizar a operao de um FF com o resto do circuito. Para isso usamos um pulso de freqncia conhecida. A figura 03 mostra como construir o FF RS adicionando um clock (C) ou relgio. A chave C estando em nvel 1 habilita o circuito de acordo com a TV j vista. quando C=0 ento a sada ficar no mesmo estado mesmo que as entradas Re S variem.

Figura 03: FF RS com clock

2. Experincia18: FF RS com Portas

2.1. Abra o arquivo TDS01 (Multisim) e identifique o circuito da figura02. Levante a sua TV pra todas as combinaes possveis.

RX SX QX 0 0 1 1 0 1 0 1

2.2. Concluses:

3. Experincia19: FF RS com Relgio

3.1. Abra o arquivo ExpTDS02 (Multisim) e identifique o circuito da figura03. Preencha a tabela a seguir.

Clock(C)X RX SX QX 1 1 1 1 0 0 0 0 3.2. Concluses: Aula08 ndice de Aulas Aula10 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Aula09

ndice de Aulas Aula11

ELETRNICA DIGITAL - CIRCUITOS SEQUENCIAIS AULA010: FLIP FLOP JK - FLIP FLOP D - FLIP FLOP T
BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. O Flip Flop Tipo JK

obtido usando um FF RS com realimentao como mostrado na figura 01 a seguir.

Figura 01: FF JK obtido pela realimentao entre um FF RS e portas E

Para o circuito da figura 01 a TV Jx Kx Qax 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 Sx Rx 0 0 0 0 1 0 1 0 0 0 1 0 0 1 Qf mantm mantm impe 0 impe 1 Impe 1 Impe 0 Concluso Mantm Impe 0 Impe 1 Complementa Qf Qa 0 1

0 mantm (Qa=0)

0 mantm (Qa=1)

Ateno que, para J=K=1 para obter a ultima linha da TV necessrio que os atrasos das portas sejam convenientes,caso contrrio pode haver oscilao das sadas. O problema totalmente resolvido com o FF JK mestre escravo.

2. O Flip Flop Tipo JK Mestre Escravo

Esse FF elimina a indeterminao da ultima linha da TV do FF RS. construdo a partir de dois FF RS um chamado de mestre (Master) e outro de escravo (Slave). A figura02 a seguir mostra a sua construo.

Figura 02: FF Mestre Escravo (Master Slave)

Observem que, quando o Clock=1 o FF mestre estar habilitado e portanto o que estiver na sua entrada passar para a sua sada (QM) de acordo com a TV de um FF JK, enquanto isso o FF escravo estar desabilitado pois o seu Clock=0. Quando o clock passar para 0, o contedo das entradas do escravo passar para a sada Q. Como a sada s mudar quando o clock passar de 0 para 1 dizemos que este tipo de FF sensvel borda de descida. A figura03 mostra o smbolo dos FF sensvel borda de descida e subida.

(a)

(b)

Figura 03: FF sensveis borda simbologia ( a ) FF JK sensvel borda de descida ( b ) FF JK sensvel borda de subida

Obs: A entrada de Set muitas vezes chamada de Preset e a de Reset de Clear.Para os FF da figura 03 vale a TV

SETx RESETx Jx Kx Qax 0 0 1 1 1 1 1 0 1 0 1 1 1 1 X X X X X X 0 0 1 0 1 0

0 0 Qa 0 1 1 0 1 1 0 1 1 0 Qa

Observar que para funcionamento normal as entradas assncronas (SET e RESET) devem estar em nvel alto. Para impor 1 de forma assncrona deveremos ter SET=1 e RESET=0. Para impor 0 de forma assncrona deveremos ter SET=0 e RESET=1.

3. Flip Flop Tipo D (Data FF)

Um FF Tipo D tem uma nica entrada de dados e a sua finalidade transferir os dados para a sada quando o pulso de relgio for aplicado. A figura04 a seguir mostra um FF tipo D construdo a partir de um FF RS. Observe que, como as entradas so complementares no existe a possibilidade de S=R=1.

(a)

(b)

Figura 04: FF tipo D ( a )smbolo ( b ) FF D implementado com portas NAND

Como o FF tipo D no modifica o sinal ele usado principalmente como Buffer, transferindo um Bit (ou um Byte quando houver mais de um FF) quando o clock variar. No exemplo da figura04a temos um FF que responde quando o clock passar de baixo para alto, dizemos que o FF sensvel borda de subida do pulso de clock.

4. Flip Flop Tipo T (Toggle FF)

obtido a partir de um FF JK Mestre Escravo curto circuitando as entradas J e K. Desta forma teremos somente duas condies para a entrada T (T=0 e T=1). A figura05 mostra os smbolos e a TV.

T 0 1

Q 1 0

(a) (b) Figura 05: FF Tipo T ( a ) smbolo dos FF sensvel borda de subida e descida ( b ) TV

5. Experincia20: Flip Flop JK

5.1. Abra o arquivo TDS03 (Multisim) e identifique o circuito da figura01. Para todas as combinaes de entradas preencha a TV do circuito.

SETX RESETX 0 0 1 1 1 1 0 1 0 1 1 1

S 0 0 1 1 1 1

R 0 1 0 1 1 1

J x x x 0 0 1

K x x x 0 1 0

Obs: X na TV significa qualquer valor (irrelevante) 5.2. Concluses

6. Experincia21: Flip Flop JK Mestre Escravo - Portas

61. Abra o arquivo TDS04 (Multisim) e identifique o circuito da figura02. Para todas as combinaes de entradas preencha a TV do circuito. Tabela I PRESETX CLEARX JX KX QaX 0 0 1 1 1 1 1 0 1 0 1 1 1 1 X X X 0 0 1 1 X X X 0 1 0 1

OBS: X na TV significa irrelevante (Tanto faz, qualquer valor) 6.2. Concluses

7. Experincia22: Flip Flop JK Mestre Escravo - Bloco

7.1. Abra o arquivo TDS05 (Multisim) (FF sensvel borda de subida). Identifique o circuito a seguir e para todas as combinaes de entradas preencha a TV do circuito.

Figura 06: FF JK para experincia 22

SETX RESETX JX KX QaX 0 0 1 1 1 1 1 7.2. Concluses 0 1 0 1 1 1 1 X X X 0 0 1 1 X X X 0 1 0 1

8. Experincia23: Flip Flop JK Mestre Escravo - Bloco

8.1. Abra o arquivo TDS06 (Multisim) (FF sensvel borda de descida). Identifique o circuito a seguir e para todas as combinaes de entradas preencha a TV do circuito.

Figura 07: Circuito do FF JK para experincia 23

PRESET (PR)XX CLEAR(CLR)X JX KX QaX 0 0 1 1 1 1 1 8.2. Concluses 0 1 0 1 1 1 1 X X X 0 0 1 1 X X X 0 1 0 1

9.Experincia24: Flip Flop Tipo D

9.1. Abra o arquivo ExpTDS07 (Multisim) e identifique o circuito da figura a seguir. Para cada valor de entrada (D) e Clock(C) da tabela, especificar o valor da sada.

Figura 08: Circuito do FF Tipo D construdo com portas e o Bloco FF tipo D

FF Tipo D com Portas Clock (C)XX 0 0 0 para 1 0 para 1 Entrada de Dados(D)X 0 1 0 1

FF Tipo D - Bloco QXX Clock (C) Entrada de Dados (D) QXX x x x x 0 0 0 para 1 0 para 1 0 1 0 0 xx x x x

9.2. Observar a diferena de comportamento entre os dois circuitos, o com portas e o em Bloco. 9.3. Concluses

10. Experincia25: Flip Flop Tipo T

10.1. abra o arquivo ExpTDS08 (Multisim) e identifique o circuito da figura a seguir. Para cada valor de entrada(T) e Clock(C) da tabela, especificar o valor da sada.

Figura 09: Circuito do FF Tipo T para experiencia 25

FF Tipo T em Bloco Clock (C)X Entrada T QX 0 0 0 para 1 0 para 1 1 para 0 1 para 0 10.2. Concluses 0 1 0 1 0 1 . . . .

Aula09

ndice de Aulas Aula11

Aula10

ndice de Aulas Aula12

ELETRNICA DIGITAL - CIRCUITOS SEQUENCIAIS AULA11: Contadores Crescente Assncronos

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Contadores
Contadores so chamados de assncronos quando o pulso de relgio aplicado somente na entrada do primeiro FF ( Menos Significativo). O clock dos outros obtido da sada Q (ou da sada complementar).

1.1. Contadores Crescente Assncronos de 0 a 3

Para obter uma contagem de 0 (00) a 3 (11) necessitamos de pelo menos 2 FF. Existem diversas formas de se obter esse contador aqui consideraremos somente uma. Antes de mostrar um contador vejamos o comportamento de um FF JK que tem as suas entradas ligadas em nvel alto (o FF est se comportando com um FF T). Sabemos que um FF JK se J=K=1 a sada ser complementada quando o pulso for aplicado. No caso o FF da figura 01 sensivel ao bordo de descida, isto , a mudana de estado ocorrer quando o pulso de clock descer, isto , quando o pulso de relgio (CK) mudar de 1 para 0. Observando as formas de onda de entrada (ck) e sada, notamos que a sada ter freqncia a metade da de entrada. Dizemos ento que o circuito um divisor por 2.

(a) (b) Figura 01: ( a ) Circuito divisor por 2 ( b ) formas de onda de sada (Q) e entrada (CK)

Vamos adicionar mais um FF ao circuito da figura 01, como na figura02. Observe que o pulso de relgio externo aplicado somente no primeiro FF. O relgio do segundo FF obtido da sada Q0.

(a) (b) Figura 02:( a ) Circuito contador de 0 a 3 ( b ) Formas de onda de entrada (Clock) e sadas (Q0 e Q1)

Observe que a sada Q0 em relao ao pulso de relgio (CK) tem metade da freqncia enquanto a sada Q1 em relao ao mesmo pulso tem 1/4 da freqncia. Alm disso o circuito permite obter uma seqncia de contagem de 0 (00) a 3 (11). De uma forma geral com n FF possvel contar at 2n-1 .

1.2. Contadores Decrescente Assncronos de 3 a 0

Para obter uma contagem decrescente basta conectar a sada complementada ao clock do FF seguinte como na figura a seguir.

(a) (b) Figura 03:( a ) Circuito contador de 3 a 0 ( b ) Formas de onda de entrada (Clock) e sadas (Q0 e Q1)

2. Experincia26: Contador de 0 a 3
2.1. Abra o arquivo ExpTDS09 (Multisim) e identifique os circuitos da figura 04 a seguir. Verifique o seu funcionamento atravs da chave C.

Figura 04: Contador de 0 a 3 para experincia 26

2.2. Concluses

3. Experincia27: Contador de 3 a 0
3.1. Abra o arquivo ExpTDS10 (Multisim) e identifique os circuitos da figura05 a seguir. Verifique o seu funcionamento atravs da chave C.

Figura 05:Contador de 3 a 0 - experiencia 27

3.2. Concluses: Aula10 ndice de Aulas Aula12

Aula11

ndice de Aulas Aula13

ELETRNICA DIGITAL - CIRCUITOS SEQUENCIAIS AULA12: Contador de 0 a 5 - Contador de 0 a 9 - Contador de 00 a 59 - Contador de 00 a 99

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1.Contador de 0 a 5
Esses contadores so importantes na construo de cronmetros e relgios digitais. Desejamos obter a seqncia de contagem: 000 > 001 > 010 > 011 >100 >101 > 000 So necessrios no mnimo 3 FF, e como j vimos, com trs FF contamos at 7 desta forma precisamos fazer o contador voltar a zero quando atingir a contagem 6 (110) e para isso necessrio incluir uma lgica externa para fazer o contador resetar. A figura 01 mostra como isso feito.

(a) (b) Figura 01: ( a ) Contador de 0 a 5 ( b ) Formas de onda de sada e clock

Observar que:

a mudana de estado do FF acontece quando o seu clock passar de 1 para 0.

a sada da porta NAND alta de 0 a 5 e quando a contagem atinge 6 a sada vai a 0 o que reseta todos os 3 FF.

2. Contador de 0 a 9
obtido da mesma forma que o contador de 0 a 5, a diferena que precisa de 4 FF. O que desejamos obter a seqncia de contagem: 0000 > 0001 > 0010 > 0011 > 0100 > 0101 > 0110 > 0111 > 1000 > 1001 > 0000 Da mesma forma que no contador de 0 a 5 necessrio uma lgica externa que zere o contador em 10 (1010). O circuito da figura02 mostra como isso feito.

(a) (b) Figura 02: ( a ) Contador de 0 a 9 ( b ) Formas de onda de sada e clock

3. Contador de 00 a 99
Para obter esse contador conectamos dois contadores de 0 a 9 como no esquema a seguir.

Figura 03: Diagrama de blocos de um contador de 00 a 99

Se os pulsos de clock de entrada tiverem perodo de 1s o circuito ser um cronmetro de 00 a 99s. Observe tambm que os pulsos de sada tero freqncia 100 vezes menor que os de entrada, ento temos um divisor por 100.

4. Contador de 00 a 59
Um contador de 00 a 59 obtido conectando-se um contador de 0 a 9 a um contador de 0 a 5 resultando em um circuito que pode ser usado como relgio de segundos e minutos.

Figura 04: Diagrama de blocos de um contador de 00 a 59

Se os pulsos de clock de entrada tiverem perodo de 1s o circuito ser um cronmetro de 00 a 59s (1min). Observe tambm que os pulsos de sada tero freqncia 60 vezes menor que os de entrada, ento temos um divisor por 60.

5. Experincia28: Contador de 0 a 5
5.1. Abra o arquivo ExpTDS11 (Multisim) e identifique os circuitos da figura03 a seguir. Verifique o seu funcionamento atravs da chave C.

Figura 05: Contador de 0 a 5

5.2. Concluses

6. Experincia29: Contador de 0 a 9
6.1. Abra o arquivo ExpTDS12 (Multisim) e identifique os circuitos da figura04 a seguir. Verifique o seu funcionamento atravs da chave C.

Figura 06: Contador de 0 a 9 para experincia25

4.2. Concluses

6. Experincia30: Contador de 00 a 99
6.1. Abra o arquivo ExpTDS13 e identifique o circuito da figura a seguir. Verifique o seu funcionamento atravs da chave Space. Observe que os blocos so subcircuitos nos quais temos um contador de 0 a 9. Para ver o circuito interno d duplo clique no mesmo.

Figura 07: Contador de 00 a 99

6.2. Concluses

7. Experincia31: Contador de 00 a 59
7.1. Abra o arquivo ExpTDS14 (Multisim) e identifique o circuito da figura a seguir. Verifique o seu funcionamento atravs da chave C.

Figura 08: Contador de 00 a 95

2) Concluses Aula11 ndice de Aulas Aula13

ELETRNICA DIGITAL - CIRCUITOS SEQUENCIAIS AULA13: Registradores de Deslocamento

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica

1. Registradores de Deslocamento
So circuitos que permitem armazenar uma informao binria com mais de um Bit, alm disso podem realizar modificaes nos dados armazenados deslocando-os para esquerda ou direita. A forma como os dados do entrada e como eles saem do registrador caracterizar o registrador. Podemos ter registradores com:

Entrada Srie / Sada Paralelo Entrada Paralelo / Sada Srie Entrada Srie/ Sada Srie Entrada Paralelo / Sada Paralelo

A figura a seguir mostra um registrador de 4 bits com entrada paralelo/srie e sada paralelo/srie.

Figura 01: Registrador de deslocamento

A seqncia de passos para entrar com os dados em paralelo :

Limpar o registrador fazendo Enable(E) = 0 o que faz com que a entrada de Preset seja 1 (PR=1) e Clear (CLR)=0 o que impe 0 em todos os FF. Em seguida deveremos colocar Clear (CLR)=1 e Enable (E)=1. As entradas (3,2,1,0) que tiverem com valor 0 faz com que a entrada correspondente de PR seja 1, o que mantm o zero inicialmente colocado quando o registrador foi limpo. As entradas que tiverem 1 faz com que a entrada correspondente de PR seja 0, o que impe 1 no FF. Para entrar com os dados em srie voc deve usar a entrada Entrada de Dados Srie (entrada D do FF0). A sada de dados em srie obtida em Q3 e em paralelo em Q3, Q2, Q1, Q0. Observe que a entrada de dados em paralelo requer um tempo menor do que em srie. Da mesma forma a sada de dados em paralelo mais rpida do que a srie que requer 4 pulsos de relgio.2.

2. Registradores de Deslocamento Universal - 74194

Esse um registrador em CI de 4 bits que permite as seguintes operaes:

Entrada serie com deslocamento direita (SR) com os bits sendo introduzidos na posio A (QA). S1=1 e S0=0. Entrada serie com deslocamento esquerda (SL) com os bits sendo introduzidos na posio D (QD). S1=0 S0=1. Entrada em paralelo dos 4 bits ao mesmo tempo. S1=1 e S0=1. Limpar o registrador. CLR=0

Figura 02: Registrador de deslocamento universal de 4 bits

A seguir a tabela verdade do Registrador de deslocamento universal de 4 bits 74194. MODO ENTRADA SERIE PARALELO SADAS PARALELAS

CLEAR S1 S2 Clock LEFT 0 1 1 1 1 1 1 1 X X X X 1 0 0 1 1 0 1 1 1 0 0 0 X 0 X X X X X 1 0 X

RIGHT X X X 1 0 X X X

A B C D X X X X a b c d X X X X X X X X

A 0 a 1 0

B 0 b

C 0 c

D 0 d

X X X X QA0 QB0 QC0 QD0

. . . . . .

QAn QBn QCn QAn QBn QCn 1 0

X X X X QBn QCn QDn X X X X QBn QCn QDn

X X X X QA0 QB0 QC0 QD0

. = transio do clock de

baixo para alto a, b, c, d = o nvel das entradas A, B, C, e D respectivamente, no estado estacionrio. QA0, QB0, QC0, QD0 = o nvel de QA, QB, QC, e QD, respectivamente, antes das condies de estado etacionario das entradas sejam estabelecidas. QAn, QBn, QCn, QDn = O nvel de QA, QB, QC, e QD antes da mais recente transio negativa do clock. A carga do registrador feita na subida do pulso de clock (transio do clock de baixo para alto).12

3. Experincia32: Registrador de Deslocamento

3.1. Abra o arquivo ExpTDS15 (Multisim) e identifique os circuitos da figura 03 a seguir.

Figura 03: Registrador de deslocamento Universal 74194

3.2. Carregue o seguinte dado em paralelo: D=1 C=0 B=1 A=0 fazendo S1=S0=1 em seguida mude o clock para 1. O que acontece com a sada do registrado? 3.3. Com a informao de 1010 (102=AH) no registrador faa S1=1 e S0=0 e SR=1. Aplique 4 pulsos de clock. O que acontece? Em seguida faa S1=0 e S0=1 e SL=0. O que acontece ? Experimente outras combinaes. 3.4. Zere o registrador usando a entrada de CLR 3.5. Concluses: Aula12 ndice de Aulas Aula14

Simulador de Matriz de Pontos para Circuito Integrados Digitais O objetivo montar circuitos digitais como se voce os estivesse colocando em uma matriz de pontos. Apos dezipar (faa download ) e clicar no executvel aparecer a tela, Figura01. Nesta figura voce identifica a matriz de pontos bem como chaves, LEDs, Displays, fonte de alimentao (Vcc/GND), gerador de onda quadrada de 1Hz e 10Hz, chave geral e um menu. Para inserir um componente voce deve deve ir em Circuitos e escolher o CI que deseja (Importante! voce deve ter a pinagem do CI para saber onde entrada, saida, etc). A figura 2 mostra um CI Selecionado). Em seguida voce arrasta o CI para a Matriz de Pontos (MP), conforme Figura 3. O passo seguinte alimentar o circuito. Os fios so colocados clicando no ponto inicial em seguida arrastando at o ponto final (voce deve saber quais pinos so entradas e quais so saidas!!!). A Figura 4 mostra o circuito alimentado e com as entradas ligadas nas chaves e a saida em um LED. Por fim voce usa a chave de liga/desliga para iniciar a simulao. A Figura 5 mostra uma combinao de entrada e a respectiva sada. Figura 01 Tela inicial Figura 02 CI selecionado Figura 03 CI na MP Figura 04 Figura 05 Conexes feitas Simulando

TECNOLOGIA TTL

1. SRIES DA FAMILIA TTL:

Os circuitos integrados da famlia TTL so encontrados em duas series denominadas 74 (para uso comercial) e 54 (para uso militar). Originalmente, os circuitos integrados foram destinados para uso militar onde tamanho, consumo e potencia e confiabilidade era preponderante. Porm em 1964, surgiu a verso comercial de custo inferior. Respeitando-se algumas especificaes, os dispositivos da srie 54 so compatveis com os da srie 74. A tecnologia TTL se apresenta em duas sries: 74XX srie comercial 54XX srie militar Caractersticas: Srie 74XX Temperatura: 0 a 70C 125C Alimentao: 4,75 a 5,25V Srie 54XX Temperatura: Alimentao: 4,5 a 5,5V

-55

2. CLASSIFICAO DO PROCESSO DE INTEGRAO:

At 1964, os dispositivos semicondutores eram encapsulados individualmente. Assim sendo, a montagem de portas lgicas e sistemas digitais era feita atravs de componentes discretos (resistores, diodos, transistores etc..). O primeiro passo no desenvolvimento dos circuitos integrados foi a fabricao de uma porta lgica em uma nica pastilha de silcio e seu encapsulamento num embalagem prpria. Verificou-se, ento, que muitas portas lgicas poderiam ser fabricadas em uma nica pastilha e encapsuladas em um nico invlucro. Assim sendo, em um circuito integrado, so encontrados muitos transistores, diodos e resistores sobre a mesma pastilha de silcio, formando portas lgicas ou circuitos lgicos mais complexos, objetivando um menor custo, menor tamanho e maior confiabilidade. O processo de integrao pode ser classificado como: SSI Small Scale Integration .............(Integrao de at 12 portas). MSI Mdium Scale Integration..........(Integrao de 13 at 99 portas) LSI Large Scale Integration...............(Integrao de 100 a 1000 portas) VLSI - Very Large Scale Integration....(Integrao de mais de 1000 portas)

3. NUMERAO DOS PINOS DE CONEXO DOS CI:

feita no sentido anti-horrio em relao a marca de referencia existente no CI. Alguns integrados possuem terminais NC (No Internal Connection)

4. TIPOS DE FAMLIAS TTL :

Desde a introduo da primeira famlia (Standart) de circuitos integrados lgicos TTL, surgiram novas tcnicas de projetos, bem como novos processos e tecnologias de fabricao de circuitos. Isto permitiu o surgimento de novas famlias que apresentam vantagens e desvantagens entre si.

Os principais tipos de famlias existentes no mercado e suas respectivas identificaes esto mostrados na tabela abaixo: FAMLIA Standart Low Power High Speed Schottky Low Power Schottky Advanced Schottky Advanced Low Power Schottky IDENTIFICAO 54/74 54L / 74L 54H / 74H 54S / 74S 54LS / 74LS 54AS / 74AS 54ALS / 74ALS

Num CI o tempo de atraso de propagao o tempo necessrio para que uma mudana nas entradas de um circuito lgico altere as suas sadas. Quanto menos tempo de atraso de propagao, maior velocidade de operao de um circuito lgico.

5. COMPARAO ENTRE AS FAMILIAS LGICAS:

Esta comparao pode ser resumida na tabela abaixo: Famlia Atraso de Propagao ns 10 33 6 3 10 1,5 4 Consumo de Potencia mW 10 1 22 20 2 7 1 Atraso X Consumo 100 33 132 60 20 10,5 4 Freqncia Mxima de Operao MHz 35 3 50 125 45 200 70

Standart L H S LS AS ALS

6. TIPOS DE CIRCUITOS DE ENTRADAS E SAIDAS:

Uma caracterstica dos circuitos integrados TTL entender como nvel lgico alto as entradas em aberto. Embora o funcionamento do circuito integrado seja semelhante quando se tem um nvel lgico alto aplicado as suas entradas, ou quando estas esto em aberto, esta ltima condio no deve ser considerada em projetos, pois um terminal em aberto aumenta a possibilidade de inteferencia de rudos externos. Alm disso, quando as entradas dos dispositivos lgicos mudam de estado lentamente, vrios problemas podem ser encontrados e, por isso, foram desenvolvidas outras tecnologias para os circuitos de entrada. 6.1) TIPOS DE ENTRADAS Convencional: Do jeito que o sinal chega, ele aplicado no terminal do CI, sem nenhum tratamento e isso pode causar vrios problemas durante o chaveamento dos dipositivos. Schimitt Trigger: O sinal sofre um tratamento antes de chegar ao terminal do CI. No importando o tipo de forma do sinal, ao passar pelo circuito Schimitt Trigger o sinal sai retangular.

Simbologia de um CI Schimitt Trigger: 6.2) TIPOS DE SADAS: Sada Totem Polem: Sada Open Collector: Sada Tri-State:

SADA TOTEM POLEM: Esta configurao de sada possui normalmente em sua estrutura interna, um transistor conectado ao +Vcc, permitindo alimentao de cargas altamente capacitivas. SADA OPEN COLLECTOR (COLETOR ABERTO): Configurao de sada que no possui internamente um resistor ligando o coletor de sada ao +Vcc. Este resistor, chamado de PULL UP (Rp) deve ser conectado externamente para que o dispositivo funcione corretamente. SAIDA TRI-STATE (TRES ESTADOS): Configurao de sada que pode fazer com que ele apresente uma alta impedncia (terceiro estado) em relao linha na qual esta conectada. Neste caso, como se o dispositivo estivesse desligado da linha. Isto permite conectar vrias sadas em uma mesma linha de dados, possibilitando que apenas uma fornea nvel lgico alto ou baixo, sem danificar os outros dispositivos. Este tipo de sada fundamental, pois permite interligar numa nica via de dados, diversos circuitos integrados, facilitando o projeto de sistemas digitais mais complexos. Os estados que esta configurao apresenta so: Estado 0 nvel lgico baixo Estado 1 nvel lgico alto Tri State Alta impedncia

7. COMPARAO ENTRE AS FAMILIAS TTL:

Para o desenvolvimento de projetos de sistemas digitais, vrios fatores devem ser considerados na escolha da famlia e da tecnologia de fabricao de circuitos integrados a serem utilizados.

8. COMPATIBILIDADE:
Velocidade (tempo de atraso de propagao); Consumo de potencia; Freqncia de operao; fan-in e fan-out; Parmetros de tenso e corrente de entrada e sada e tipos de circuitos de entrada e sada.

9. EFICIENCIA:
A eficincia dos projetos que envolvem circuitos integrados digitais medida considerando-se principalmente a relao entre: Velocidade; Consumo de potencia e, Freqncia de operao

Quanto maior a velocidade (menor tempo de atraso de propagao) e menor o consumo (dissipao de potencia), mais eficiente o sistema. A freqncia mxima de operao, embora relacionada velocidade, um fator importante, principalmente nos sistemas digitais que processam informaes sincronizadas com pulsos de clock.

10. RELAO VELOCIDADE X CONSUMO X FREQUENCIA MXIMA.

A tabela abaixo, mostra, para efeito de comparao, valores tpicos de tempo de atraso de propagao, consumo de potencia e freqncia mxima de operao para os circuitos integrados de diversas famlias. A coluna atraso x consumo serve como referencia para mostras a eficincia das diversas famlias de circuitos integrados. Desta forma, considerando-se apenas estes aspectos, pode-se observar que famlia ALS mais eficiente (atraso x consumo = 4) enquanto que a famlia H a menos eficiente (Atraso x consumo = 132).

11. COMPATIBILIDADE:
As famlias de circuitos integrados TTL, so compatveis entre si. Entretando, para evitar falhas operacionais, necessria a verificao de algumas especificaes como: Fan-in: Corresponde carga que a entrada de um bloco lgico representa para o conjunto de sadas que est conectado a ela. Fan-out: o nmero de blocos lgicos que pode ser conectado sada de outro bloco lgico sem causar degradao do nvel lgico. Tipos de circuitos de entrada e sada;

Freqncia mxima de operao Compatibilidade entre as famlias TTL, pode ser resumida no quadro abaixo: Familia Standart L H S LS AS ALS Input Loading IiL = -1,6ma IiH = 40A IiL = -180A IiH = 10A IiL = -2 mA IiH = 50A IiL = -2 mA IiH = 50A IiL = -400A IiH = 20A IiL = -500A IiH = 20A IiL = -100A IiH = 20A Output Loading IoL = 16 mA IoH = - 400A IoL = 3,6 mA IoH = - 200A IoL = 20 mA IoH = - 500 A IoL = 20 mA IoH = - 1 mA IoL = 8 mA IoH = - 400A IoL = 20 mA IoH = - 2 mA IoL = 8 mA IoH = - 400A

NOTAS: IiL corrente de entrada (input) quando o nvel lgico for baixo. IiH corrente de entrada (input) quando o nvel lgico for alto. IoL corrente de sada (output) quando o nvel lgico for baixo.

IoH corrente de sada (output) quando o nvel lgico for alto. O fan-in uma especificao que deve ser levada em considerada principalmente quando se fizer conexo de vrias sadas OPEN COLLECTOR a uma nica entrada. Como o fan-out um nmero definido para portas lgicas de mesma famlia, a quantidade de portas lgicas que pode ser ligada numa sada diferente quando existe a mistura de famlias, sendo, por isso, necessrio o conhecimento dos parmetros de corrente de entrada e de sada das portas lgicas.

12. PARAMETROS EM CORRENTE CONTINUA:

Corrente Positiva: Corrente que entra num terminal de entrada ou sada de um dispositivo.

A corrente positiva de entrada de um dispositivo quando uma tenso em nvel alto igual a tenso mnima de sada em nvel alto especificada para a famlia, aplicada a esta entrada. Corrente Negativa: Corrente que sai por um terminal de entrada ou sada de um dispositivo.

13. CDIGOS DE FABRICANTES:

Existem diversos fabricantes de circuitos integrados. A identificao do fabricante possvel atravs do seu prefixo, como mostra a tabela abaixo:

PREFIXO SN DM F MC JF N FL HD MB M P TD

FABRICANTE TEXAS NATIONAL FAIRCHILD MOTOROLA PHILIPS SIGNETICS SIEMENS HITACHI FUJITSU MITSUBISHI NEC TOSHIBA

14. CDIGOS DE CIRCUITO INTEGRADOS

Cada circuito integrado recebe um cdigo de identificao atravs do qual possvel conhecer, alm do fabricante, vrias caractersticas tcnicas como: Srie; Tipo de famlia; Funo lgica; Tipo de encapsulamento; A tabela abaixo, mostra vrios cdigos de identificao de circuitos integrados e seus respectivos fabricantes.

Cdigo do Fabricante SN 74 LS 195 A J DM 74 L 165 A N F 9300 D C MC 74 91 A P FJ H 13 1 N 74 S 00 F FL H 29 I U HD 25 48 P MB 400 M M 5 32 90 P P B 2000 D TD 34 00 A P

Fabricante TEXAS NATIONAL FAIRCHILD MOTOROLA PHILIPS SIGNETICS SIEMENS HITACHI FUJITSU MITSUBISHI NEC TOSHIBA

15. SIGNIFICADO DOS CDIGOS:

Os significado dos cdigos de todos os componentes dos diversos cdigos de identificao dos circuitos integrados so encontrados nos manuais de seus respectivos fabricantes. Apenas para efeito de exemplificao, abaixo esto apresentados dois cdigos de identificao com o significado de todos o seus componentes. Cdigo SN 74 Significado 1 2 LS 3 08 4 A 5 N 6 3 7

1 Prefixo do Fabricante 2 Srie 3 Famlia 4 Funo Lgica 5 Tecnologia 6 Encapsulamento 7 Instrues

Texas Comercial Low Power Schottky Quad 2 Input AND Gates Srie Melhorada Em linha dupla plstico Processamento PEP nvel 3

16. NORMAS TCNICAS

A maioria do manuais de circuitos integrados digitais utiliza a simbologia de acordo com norma tcnica ANSI. Entretanto, existem outras normas para a apresentao dos dispositivos digitais utilizadas em projetos de empresas brasileiras (ABNT) e europias (IEEE). O nome de uma norma tcnica refere-se a sigla do rgo que a criou e possui vrios cdigos que diferenciam as diversas reas de aplicao. A tabela abaixo, apresenta quatro destas normas e seus respectivos rgos, bem como, as principais caractersticas relativas simbologia adotada na rea de eletrnica digital. Norma ANSI IEEE rgo American National Standards Institute Institute of Engineers Electrical and Electronic Caractersticas Indica apenas a funo lgica do dispositivo. Indica a funo lgica e faz referencias a outras funes e

IEC ABNT

International Electrotechinical Commission Associao Tcnicas. Brasileira de Normas

caractersticas do dispositivo. Segue o mesmo principio da norma IEEE. (IEC-617-12) Segue o mesmo princpio da norma IEC. (NBR 08767 Smbolos Grficos para Diagramas Lgicos)

Apesar da ABNT , tanto no Brasil como na maioria dos pases do mundo, a norma mais utilizada a ANSI, tanto por questes culturais (padro americano) e comerciais como, tambm, devido a sua grande simplicidade.

Aula13

ndice de Aulas Aula15

ELETRNICA DIGITAL - CIRCUITOS SEQUENCIAIS AULA14: Contadores Sncronos

BIBLIOGRAFIA: Elementos de Eletrnica Digital - Capuano/Idoeta Editora rica Os contadores sncronos so mais rpidos que os contadores assincronos pois os seus relgios so interligados fazendo os FF mudarem de estado todos ao mesmo tempo.

A finalizar