Boolsk Algebra

Gates og boolsk algebra
Kompendium
Gates og Boolsk algebra
Rettelser og tilfjelser modtages gerne / Valle ( rev. Aug 2008 )
Generelt: I digital elektronik er kredslb opbygget af gates. Gates kan godt opfattes som porte, hvis blot 1 af en AND-gates indgange er bnet ( hj ) bliver udgangen hj. Digitale gates bruges meget i elektronik. Fx til at afgre, om flere betingelser er opfyldt, og i s fald skal et signal g hj. Gates er bygget ind i IC-huse. Gatene er levende komponenter. De skal have powersupply! Fx 5 eller 12 Volt. Hvis det drejer sig om CMOS, kan de klare op til max 15 Volt, eller 5 Volt hvis det er TTL-familien, man arbejder med!
Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc
Side 1 af 26

Ben-nummerering:
ICer vendes med markeringen mod venstre. Det er enten det lille hul i nederste venstre nederste hjrne, eller halv-hullet i midten af venstre ende. Benene er nummereret med ben 1 i nederste venstre hjrne, og med fortlbende numre mod uret!
Lg mrke til markeringen p ICen, der angiver, hvordan den skal vendes mht. bennummereringen.
Her ses en IC-Chip, fastgjort p en bund, der tillige brer alle benene. De tynde guld eller alutrde, der forbinder chippen til benene.
Side 2 af 26
Her ses de tynde Bonding Wire tttere p.
Lngst til venstre ses hvordan benforbindelserne ligger inde i pakken. Til hjre hvordan benene ser ud fr der kommer plast p, og benene bjes.
Side 3 af 26
http://www.ee.hacettepe.edu.tr/~alkar/ELE710/Analog%20Layout.ppt#299,49,Advanced Metallization
P billedet ses de sm tynde guld-trde, eller aluminium-trde, der bruges til at forbinde de fysiske ben med sm firkantede kontaktflader p selve chippen. Grunde til strrelsen af selve IC-pakken, er, at der skal vre plads til alle benene. Og til forbindelserne fra selve benene hen til tt p chippen. Afstanden mellem de enkelte ben er 1/10 amerikansk tomme, som er lig 2,54 mm.
Side 4 af 26
SMD-Chip: Surface Mounted Device. Nyere chips er houset i meget mindre pakker med meget mindre benafstand. Til hjre ses et eksempel. Der findes mange forskellige typer af IC-huse. Det gr det svrt for os, at lege med dem p fumlebrdt. De placeres og loddes direkte p forsiden af print.
Andre eksempler p IC-huse. De er ikke srlig store !
Side 5 af 26
Gate-indgangene Gatene mler p indgangene. - Der lber ingen strm ind ( eller ud ) af indgangene. Der er 1012 Ohms modstand ind i indgangen, i hvert fald ved CMOS. S det er i hvert fald en meget lille strm, der under normale omstndigheder lber ind i, eller ud af indgangen. Men afhngig af den spnding, gaten mler p indgangene, vil elektronikken inden i kredsen koble udgangen til plus eller nul, til Hj eller lav, til 1 eller 0 !!!! Man belaster sledes ikke indgangene. Overhovedet ikke, hvis spndingerne her da er mellem forsyningsspndingen og nul !!! Er en Gates udgang hj, kan der lbe strm fra plus forsyningsspnding, ud til udgangen, og ud til en belastning p udgangen. Det kan fx vre en modstand i serie med en LED. Eller er det en indgang p den nste gate i et kredslb, der er forbundet til udgangen, kan den fle, at udgangen p den forrige Gate er hj. Er en Gate-udgang lav, kan udgangen synke strm fra plus fx gennem en LED i serie med en modstand. Det er dog begrnset, hvor stor en strm, en gate kan levere ud af udgangen, eller synke ind i udgangen. Det er kun nogle f mA. Under 10 mA.
Side 6 af 26

Plus Input Output
For at illustrere forholdene, kan man forestille sig flgende tegning. I gaten vil manden mle p indgangene, og afhngig af mlingen, tnde den verste eller nederste kontakt. Enten er udgangen koblet til plus, eller til nul. Kontakten er dog ikke uendelig god. Iout kan max blive ca. 10 mA. Dvs. der er en udgangsmodstand !
Input
Der findes flere grundlggende gate-typer. Disse gennemgs her:
Side 7 af 26

OR-gate:
Ved en OR-gate er udgangen hj hvis blot 1 af indgangene er hj. Kaldes to indgange for A og B og udgangen for F fs p Boolsk form: F = A + B. ( + er et logisk OR eller et ELLER ) Det skal forsts sledes: F er sand, dvs. hj hvis enten A eller B eller begge er sande ( hje ) Dette fremgr ogs af flg. sandhedstabel el. sandhedsskema. A 0 0 1 1 B 0 1 0 1 F 0 1 1 1
Der kan vre flere end 2 indgange. Til hjre ses frst diagramsymbolet for en OR-gate, og til hjre herfor er funktionen illustreret med kontakter. Bemrk, der er ikke i virkeligheden forbindelse fra indgangen til udgangen. Skitsen med kontakterne skal blot illustrere, at hvis en eller den anden eller begge kontakter er tndt, s lyser lampen. Ganske som sandhedstabellen for en orgate !! Nederst vises en wired ORgate Europisk OR-symbol
SW1 1 A B 2 1 3 OR2 1 2 F Plus SW2 1k LED 2
0
Or 1k
Wired Or-gate
>=1
B
IEC OR
NOR-gate En NORGATE er en Orgate, hvor udgangen er det modsatte af en ORGATE. N kunne st for NOT Sandhedstabel:
Side 8 af 26

A 0 0 1 1 B 0 1 0 1 F 1 0 0 0
Der kan vre flere end 2 indgange. P boolsk form: F = A + B Gatesymbolet ses her, og til hjre ses en wired Nor-gate.
Q1 A A B 2 1 3 NOR2 B 1k Q2 F 1k Plus 1k F
Wired Nor-gate
0
Europisk NOR-symbol
>=1
B
IEC NOR
Hvis A er sand ( hj eller 1 ) eller B er sand eller begge er sande, er F ikke sand = falsk.
ANDGATE En ANDGATE`s udgang er hj hvis, og kun hvis alle dens indgange er hje. A 0 0 1 1 B 0 1 0 1
F = A B
0 0 0 1
Tegnet der i Boolsk algebra angiver en AND-funktion er en prik.

F = Ai B = AB
Side 9 af 26

Frst symbolet for en ANDgate. Dernst funktionen vist med kontakter, og nederst er vist en wired AND-gate.
A B 2

SW1 AND2 3 1 F Plus 1 2 1 SW2 2 1k LED Plus 1k
0
And
Wired And-gate
A B
Europisk symbol er:
&
B
IEC AND
NANDGATE En nandgate er egentlig en AND-gate, der er inverteret i udgangen. Inverteret vil sige, er det modsatte. A 0 0 1 1 B 0 1 0 1
F = A B
F = A B
0 0 0 1
1 1 1 0
P Boolsk udtryk fs:
F = A B
Plus 1k Q1 A A B 2 1 3 NAND2 B 1k Q2 F 1k F
Wired Nand-gate
0
Europisk symbol er:
&
B
IEC NAND
Side 10 af 26
Inverter: En inverter er p udgangen det modsatte af indgangen. P boolsk: Sandhedsskemaet ser ud som flg: A 0 1 F 1 0
Plus 1k NOT A 2 1 F A 1k Q1 F
F=A
Invertersymbolet, og til hjre en wired inverter.
Wired inverter
0
Inverter
Det europiske invertersymbol.

A
=1
IEC Inverter
Nandgate med hysterese: Normalt er grnsen mellem hvornr en CMOS-gate registrerer en indgang til at vre hj eller lav omkring halv forsyningsspnding. I Nandgagen 4093 er der i indgangene indbygget Smith Trigger. Dette betyder, at indgangsspndingen skal over ca. 0,7 gange forsyningsspndingen fr indgangen bliver mlt hj, og tilsvarende falde til under 0,5 gange forsyningsspndingen, fr den igen bliver dmt lav. Der er alts en slags ingenmandsland imellem de to niveauer. Begrebet kaldes hysterese. De to niveauer kaldes hhv. Upper Trigger Level ( UTL ) og Lower Trigger Level ( LTL ). Hysteresebegrebet kendes ( formodentlig ) fra oliefyr. Nr vandets temperatur er faldet til fx 60 grader, starter termostaten oliefyret. Og nr temperaturen er net fx 70 grader stoppes oliefyret igen. Hysteresebndet er fra 60 til 70 grader i dette tilflde! Samme funktion er indbygget i en fryser. og i et kleskab. rsagen er, at man ikke kan have oliefyret / fryseren / kleskabet til at kre hele tiden.
Side 11 af 26
Og idet, oliefyret starter, er der ikke optimal forbrnding, - s det er bedst at lade det kre noget, nr det frst er kommet i gang. Ligeledes er startstrmmen i en kompressor strre end under drift. Et andet eksempel er tnd og sluk for gadelyset. Nr gadelyset tndes, vil der i omgivelserne vre et genskin fra skyerne, s det bliver lidt lysere, og gadelyset vil slukke igen. Dette forhindres ved, at indbygge hysterese i styringen! Nand-gaten med hysterese, 4093, kan udmrket bruges som en almindelig Nandgate. Fres en analog spnding til en CMOS gate-indgang, er det en betingelse, at gaten har indbygget hysterese. Normale gates bruger for megen strm fra forsyningsspndingen, hvis indgangsspndingen er ca. halv forsyningsspnding.
Side 12 af 26

Boolsk Algebra
Boolsk algebra er et matematisk vrktj eller en regne-art - der omkring 1850 blev udviklet af den engelske matematiker George Boole ( 1815 1864 ). Boolsk algebra eller logisk algebra blev oprindeligt brugt til at drage logiske korrekte konklusioner, der enten er SAND eller FALSK. Boolsk algebra kan inden for digitalteknikken benyttes til: Analyse Beskrivelse Konstruktion Reduktion Omskrivning af logiske funktioner. Som i digitalteknik anvendes de to tal 0 og 1 for hhv. FALSK og SAND. Der anvendes variable strrelser, som angives med bogstaverne A, B, C osv., og disse kan flgelig have vrdierne 0 eller 1. Forbindelsen mellem de enkelte variable i boolske ligninger beskrives ved de logiske grundfunktioner og deres formeltegn: AND OR NOT () (+) ( )
Tillige bruges lig med, = , og parenteser. And er kraftigere end or-tegnet, lige som det er med gange og plus i matematik. fx skal 3 + 4 5 skal opfattes som 3 + ( 20 ) = 23 og ikke 7 5. Inverteringsbjlke binder led sammen som en parentes. Ud fra disse grundfunktioner kan der udledes andre mere komplekse funktioner, ssom NAND, NOR, EXCLUSIVE OR osv. Boolske regneregler har intet med almindelig aritmetik at gre, men der er visse ligheder. Eksempel med lys / tndingsadvarsel til Kadetten.
Side 13 af 26
Med flgende skema er det forsgt, at give en forstelse af forhold omkring gates: Konstanter:
ANDgate 2 1 3
ORgate
00=0
0
0+0=0
0
2 1 3
01=0
0
2 1 3
0+1=1
0
2 1 3
10=0 11=1
0 =1
Som ovenfor
1 1 2 1 3 1
1+0=1 1+1=1
Inverter
Som ovenfor
1 1 2 1 3 1
1= 0
Inverter
1
2 1
1 variabel:
ANDgate
A 0=0 A1=A
1
2 1 3
AA=A
A
2 3
ANDgate
0
ANDgate
2 1 3
A A = 0
ANDgate
A
Inverter 2 1 2 1 3
ORgate
A+0=A A+1=1
A
0
A+A=A
1
A A
2 1 3
2 3
1 A
2 1 3
A+ A =1
Inverter
ORgate
A
Inverter 2 1 2 1 3
A= A
A
2 1
/A
2 1
Side 14 af 26

Ledenes orden er underordnet. And-tegnet er underforstet.
ORgate
2 eller flere variable. 1 A+B=B+A 2 A B = B A = AB = BA

3 A+B+C=A+(B+C)
A B C
2 1 3 3 2 1
ANDgate
ABC=(AB)C
A B C
2 1 3 3 2 1
5 6 7 7.1 8 9 10 11
AB + AC = A ( B + C ) ( A + B ) ( A + C ) = A + BC A + AB = A AB + ABC = AB A ( A + B ) = AA + AB = A (A + B) A + B = A
Man kan stte en operator, der findes i flere led, uden for en parentes. Og modsat kan man gange ind ! Der ganges ind, hvilket giver 4 led, og der reducers. Nr en variable optrder alene kan alle andre led, hvor pgldende variable indgr slettes. Led, hvori andre, kortere led indgr, kan slettes
A + AB = A + B A + B = A B
12
A B= A + B
)
)
13 14 15 16
B + C = (B + C ) A BC = A + B + C A + (BC ) = ( A + B ) ( A + C )
Nr en variable optrder alene og or-es med et andet led hvor dens inverterede optrder, kan man slette dens inverterede. Man kan bryde en invertering hvis man samtidigt ndrer tegnet hvor man har brudt og evt. stter parentes. Man kan bryde en invertering, hvis man samtidigt ndrer tegnet hvor man har brudt. Her er det ndvendigt at stte parentes, da or-tegnet ikke selv binder de to variable s tt sammen som andtegnet p venstre side. Husk parentes !! Husk parentes !! ?? A kan ores ind i. Meget speciel regel.
AB + BC + CA = AB + CA
Variablerne A, B, C osv. skal opfattes sledes, at de reprsenterer et signal fra fx en produktionsmaskine. Fx kunne A vre olietryk OK eller manglende olietryk, B kunne vre lufttryk, C kunne vre klevand osv. Husk, generelt, at nr en bjlke brydes, sttes en parentes, der p samme mde som bjlken holder leddet sammen !
Boolske regneregler:
Side 15 af 26

1. Man m bryde en bjlke, nr man samtidig ndrer tegnet under det sted, der brydes, og der samtidig sttes parentes. ( Der kan ikke sttes forskellige tegn, hvis der fx brydes 2 A + B + C = A B C steder! ) Eks.: A + B = A B , A B = A + B , 2. Man kan samle en bjlke, nr man samtidig ndrer tegnet under det sted, der samles. 3. Har man en variabel optrdende alene blandt flere led, kan man slette andre led hvori variablen indgr. Eks: A + AB = A , C + AC = C B + AB + AC = B + AC 4. Har man en variabel OR dens inverterede and noget mere, kan man fjerne dens inverterede. Eks: A + AB = A + B
Sandhedsskema:
Reduktion af ligninger kan kontrolleres vha. sandhedsskemaer !
Eksempel:
A B= A + B
)
A 0 0 1 1 B A B AB AB 0 1 0 1
Frst tegnes et skema for de forskellige variable og de mellemregninger, der udfres.
(A + B)
Frst udfyldes sjlen for A-inverteret, der er modsat af A. Derefter B-inverteret, osv. A 0 0 1 1 B 0 1 0 1 A 1 1 0 0 B AB AB 1 0 1 0 0 1 1 0 1 0 1 0
(A + B)
1 1 1 0
Det ses at de to sidste sjler er ens, alts m ligningen vre korrekt. Flere eksempler: A + B = ,
Fra Diagram til ligning
Side 16 af 26

A B C B

AND2 OR2 NAND2 2 1 3 U1 3 3 2 U2 1 2 U3 1
Opskriv ligningen for ovenstende: Udgangen af frste andgate U1 m hedde: AB Efter U2 er ligningen ( AB + C ) Der er underforstet en parentes om AB !!! Fr inverteren i U3 er ligningen : ( AB + C ) B Det betyder, at B skal ANDes med hele parentesen ! Efter inverteren, alts p udgangen bliver ligningen: (AB + C) B
Reducering af ligningen
Frst kan B Andes ind i parentesen eller ganges ind ! ABB + CB ABB bliver lig AB, idet 2 indgange p en 3 input andgate er ens ! Der fs: AB + BC Dette kan realiceres med flg. diagram:
A B
2 AND2 3 2 3 U4 AND2 1 1 2 3 U1 1 NOR2
C
A og B andes, og B og C andes, og de to mellemvariable fres til en NOR-gate. Udtrykket er jo ikke mindre end det oprindelige, men kan dog klares af to forskellige typer gates, dvs. to IC-pakker.
Side 17 af 26
Man kan forsge med at bryde bjlken og ndre tegnet, hvor man har brudt:
AB BC
Hver led skal nu NANDes, og derefter ANDes. Vi kan forsge med at stte to inverteringsbjlker over. De ophver jo hinanden, og ndrer derfor ikke udtrykket. AB BC Nu kan frst det ene led laves af en NAND-gate, derefter det andet. Disse kan s Nandes og inverteres:
A B
2 1 3 2 1 3 2 1 3 3 2 1
C
Der er nu opnet, at man kan realicere kredslbet med kun 1 IC-pakke med 4 NAND-gates. !! Opgaver: Reducer flgende udtryk:
F = ( AB + C ) A F = ( A + B ) BC
F 3 = A + BC
F8 = A + C + C
F 4 = A + B C
F 5 = AB + AB
F 6 = ABC + B
Fra ligning til diagram
Side 18 af 26
Givet flgende ligning: F = A + B + C B skal inverteres og NORes med A. Dette skal s NORes med C
B A C
2 NOT
2 NOR2 3 3 1 2 NOR2 1
Konvertering til 2-input NAND-gates eller 2-input NOR-gates.

Alle kredslb kan vha. boolsk algebra omskrives til kun at best af NAND-gates eller NOR-gates. Det kan fx vre interessant at omskrive et udtryk, hvis man derved kan spare 1 eller flere IC-pakker p sit print ! Eksempel: Dette kredslb producerer en frekvens p udgangen afhngig af hvilken switch, der trykkes. I udgangen er der NOT gates, eller invertere, og en ORgate. Konverter disse kredse til 2-input NAND-gates!
VCC
SW2 U3 2 NAND2 R7 1k 3 1 2 NOT 1 U6
0
C2 VCC SW1 100n
1k
R5
2 3
U9 1 OR2 Uout
0
U4 2 1 3 NAND2 2 NOT U7 1
R8 1k C1 220n
1k
R6
Side 19 af 26
Reducering af ligninger vha. karnaughkort.

Optakt: Ls flg. Opgaver:
F1 = ABC + ABC + A B C + ABC + A B C

F2: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 1 1 0 0 1 1
Hvis der fx haves ligninger p formen F = ABC + A BC + ABC + hvor der ikke er tale om, at der er inverteringsbjlke over flere end een variabel, kan der med fordel bruges karnaughkort til reducering. Formen kaldes sum af normalprodukter Eller hvis man har et kredslb udtrykt med et sandhedsskema som fx flgende: C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 F 1 1 1 1
er det praktisk og let at anvende et karnaugh-kort til at reducere udtrykket. Et karnoughkort er en grafisk metode til at reducere ligninger, i stedet for med boolsk algebra. Et karnaugh-kort er et skema, der fx ser ud som flgende: C \ B A 00 01 11 10 0
Side 20 af 26

1
Hver variable kan vre 0 eller 1. Der er her 3 variable, dvs. i alt 23 = 8 kombinationer. I viste skema er der netop 8 felter, der hver isr refererer til n af de mulige 8 kombinationer. For skemaet glder, at man altid bevger sig lodret, eller vandret. Og for hver gang, man bevger sig til et andet felt, er der n og kun n variabel, der ndrer sig. Derfor rkkeflgen 00, 01, 11, 10 . Dette glder ogs hvis man bevger sig fra et felt lngst til hjre til det felt der ligger lngst til venstre. De ligger ved siden af hinanden . Man kan forestille sig, at skemaet er tegnet p en bold !! I verste venstre felt er angivet placeringen af de forskellige variable. Variabelen C er sledes lodret, hvor verste rkke er for C = 0, og anden rkke for C = 1 For BA er der en sjle for 00, 01, 11 og 10, svarende til de 4 forskellige kombinationer af de to variable. Bruges sandhedsskemaet som grund, udfyldes karnaugh-kortet som flgende: C \ B A 00 01 11 10 0 1 1 1 1 1 Et 1-tal i en celle betyder, at hele udtrykket, dvs. F skal vre hj i den kombination af variablernes tilstand. Man ser, at fx de to 1-taller ved siden af hinanden i nederste rkke reprsenterer de to led CBA + CBA Sttes CB udenfor en parentes fs CB A + A = CB 1 = CB Er der sledes 1-taller placeret ved siden af hinanden, kan udtrykket reduceres. P skemaet vises dette ved at stte cirkler eller ellipser om de, der kan sljfes sammen . I skemaet ses, at indenfor sljfen glder, at udtrykket skal vre sandt, eller = 1, og den eneste variabel, der ndrer sig er A. Dvs. at uanset hvad A er, lav eller hj, skal udtrykket stadig vre hj, forudsat at B er lav, og C er hj. Dvs. at hvis B er lav og C er hj, skal hele udtrykket vre sandt. F er alts lig : F = BC + I verste rkke er der ogs to 1-taller ved siden af hinanden. !! De giver ogs et bidrag til F.
Side 21 af 26
Her er det B der ndrer sig inden for sljfen. B skal ikke med, og der fs fra dette led: CA Samlet findes at F = BC + AC Er karnaugh kortet brugt rigtigt, kan man ikke vha. boolsk algebra reducere et udtryk mere.
De regler der glder ved brug af karnaugh-kort ( K-MAPS ) ::

Der kan laves sljfer om 1, 2, 4, 8 1-taller Sljferne skal vre kvadrater eller rektangler Frst laves de strste sljfer Der laves s f sljfer som muligt Samme 1-tal m gerne medtages i flere sljfer Alle 1-taller skal sljfes mindst 1 gang.
( Bruges dont care m de medtages, men det behves ikke )
For 4 variable ser karnaugh-kortet ud som flg. DC\BA 00 01 11 10 00 01 11 10 Variablerne DC og BA, som er vist i kortet herover, kan med fordel ombyttes, hvis udgangs-punktet til at udfylde kortet, er ligninger, der er ordnet alfabetisk, ABCD. Der kan p nettet findes elektroniske udgaver af karnaugh-kortet, bla. p min hjemmeside. Opgaver mangler her:
Side 22 af 26
Hvis ikke alle variabler findes i alle led.

Hvis et udtryk som fx ABC + BC skal reduceres med karnoughkort, ses, at A ikke optrder i det andet led. Dvs. der faktisk er 2 felter i kortet, hvor det glder, at B er 1, og C er 0. Alts felterne med vrdierne 010 og 110. Hvis man indsatte udtrykket BC i et karnoughkort, og reducerede og fik resultatet ud igen som BC , er man ndt til at stte 1-taller i to felter. I de felter, der opfylder *10. Stjerne kaldes en Dont Care Opgave: Reducer flgende med karnoughkort:
F = ABC + AB + ABC + AC
F = AB + BC + AC + A B C
Karnaughkort med 5 variable

E AB\CD 00 01 11 10 00 01 1 1 11 1 1 10 1 E 00 01 11 10 00 01 11 10 1 1
Et karnaughkort med 5 variable er lidt speciel. Der skal bruges 2 kort, og de skal opfattes som liggende oven p hinanden, dvs. en fodbold inden i en anden fodbold. Det skal stadig vre sledes, at kvis man bevger sig fra et felt til et andet ( ikke p skr ) m n og kun n varabel ndre sig. Resultatet af ovenstende reducering bliver: BDE + ACD
Hazard:
Der haves fx et kredslb med flgende ligning:
F = AB + BC
Side 23 af 26

2 1 3 AND2 AB 2 1 3 2 NOT 1 OR2 AB + /BC
B /B
2 1 3 AND2 /BC
Kredslbet passer med flgende karnaughkort: C \ B A 00 01 11 10 0 1 1 1 1 1 Umiddelbart ser en tidsmssig pulsdiagram ud som flgende:
A
Men det er desvrre sledes, at der ikke er uendelig hurtig reaktionstid i gatene. Der er en reaktionstid fra indgangen skifter, til udgangen er skiftet. Kaldes Propagation-delay. Regnes med dette fs flgende pulsplan:
Side 24 af 26
/B
/B er forsinket 1 x Propagationdelay
AB /BC
AB er forsinket 1 x Propagationdelay /BC er forsinket 1 x Propagationdelay efter /B F er forsinket 1 x Propagationdelay efter /BC
Den korte spike er lang nok til at fx en tller kan reagere p det. Test ovenstende med WinLogiLab og ORCAD Problemet kan lses ved at lave en ekstra sljfe mellem 2 sljfer, der ligger ved siden af hinanden !!
C \ B A 00 01 11 10 0 1 1 1 1 1
Resultatet ser nu sledes ud: F = BC + AB + AC Dette kan om-ordnes :
F = BC + CA + AB
I princippet kan en ligning p denne form reduceres efter de boolske regneregler, men hvis der skal forhindres Hazard eller glitches skal det midterste led AC med. Kredslbet der ikke giver Hazard ser nu sledes ud:
Side 25 af 26

2 1 3 AND2 AB
B
2 NOT 1
/B
2 1 3 AND2 /BC
2 3 4
OR3
AB + /BC + AC
C
2 1 3 AND2 AC
Test igen med ORCAD. I ORCAD kan diagrammet se sledes ud !!
DigClock
OFFTIME = .5uSDSTM1 ONTIME = .5uS CLK DELAY = 0 STARTVAL = 0 OPPVAL = 1
HI
$D_Hi
U2A A 1 3 2
V
D
V
7408
U5A 1 2 13 7427 U1A 1 2 E 7404 1 3 2

V
U7A 12 G 1 2 7404
V
U3A F
V
7408
HI
C U6A 1 3 2
$D_Lo
7408
Husk at vlge Worst Case i Simulating settings / Options / Gate Level simulations.
Tekstopgave:
Eks.: Der nskes bygget et kredslb der kan give alarm, hvis lyset er tndt i Kadetten og der ikke er tnding p, eller hvis der er tnding p, og ingen lys !!!
Side 26 af 26

Boolsk Algebra

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Boolsk Algebra

Uploaded by

Copyright:

Available Formats

Gates og boolsk algebra

Gates og Boolsk algebra

Rettelser og tilfjelser modtages gerne / Valle ( rev. Aug 2008 )

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Her ses de tynde Bonding Wire tttere p.

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Andre eksempler p IC-huse. De er ikke srlig store !

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Der findes flere grundlggende gate-typer. Disse gennemgs her:

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Gates og boolsk algebra

Tegnet der i Boolsk algebra angiver en AND-funktion er en prik.

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Europisk symbol er:

P Boolsk udtryk fs:

Europisk symbol er:

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Invertersymbolet, og til hjre en wired inverter.

Det europiske invertersymbol.

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

2 eller flere variable. 1 A+B=B+A 2 A B = B A = AB = BA

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Frst tegnes et skema for de forskellige variable og de mellemregninger, der udfres.

Fra Diagram til ligning

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

2 AND2 3 2 3 U4 AND2 1 1 2 3 U1 1 NOR2

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Fra ligning til diagram

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Konvertering til 2-input NAND-gates eller 2-input NOR-gates.

SW2 U3 2 NAND2 R7 1k 3 1 2 NOT 1 U6

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Reducering af ligninger vha. karnaughkort.

F1 = ABC + ABC + A B C + ABC + A B C

Gates og boolsk algebra

Gates og boolsk algebra

De regler der glder ved brug af karnaugh-kort ( K-MAPS ) ::

Af: Valle Thor Udskr. 31-08-10 Fil:Boolsk algebra.doc

Gates og boolsk algebra

Hvis ikke alle variabler findes i alle led.