Professional Documents
Culture Documents
=
N
k
k
I (2.2)
dengan I
k
arus ke-k dari N arus yang memasuki permukaan tertutup tersebut.
I
1
I
2
I
3
I
N
I
4
I
5
Gambar 2.1: Distribusi arus pada suatu simpul
Modul-2 Hal-2
PSEA 2- Analisis Rangkaian Listrik DC
Hukum tegangan kirchoff (Kirchoff Voltage Law / KVL) mengatakan: jumlah
aljabar dari semua penurunan tegangan (voltage drops) sepanjang lintasan tertutup
(loop) menuruti satu arah yang ditentukan adalah nol.
0 ...
3 2 1
= + + + +
N
V V V V (2.3)
V
k
k
N
=
=
1
0 (2.4)
V
k
adalah penurunan tegangan pada segmen ke k dari N segmen pada lintasan
tertutup. Sewaktu menggunakan KVL, ikuti arah lintasan tertutup tersebut, V
k
ditandai
positif bila terminal (+) dicapai terlebih dahulu, dan sebaliknya.
R
2
E
a
E
b
R
1
R
3
A B C
D E
I
Gambar 2.2: Penurunan tegangan pada KVL
Untuk kasus gambar 2.2 maka KVL nya dapat ditulis sebagai berikut:
(2.5)
atau
0 . . .
3 2 1
= + +
a b
E R I E R I R I
b a
E E R R R I + = + + ) (
3 2 1
Contoh
Tentukan tegangan pada R3 pada gambar 2.2 jika diketahui: Ea = 10 volt ; Eb = 20 volt ; R1 = 10 ohm ;
R2 = 5 ohm dan R3 = 15 ohm.
Jawab
b a
E E R R R I + = + + ) (
3 2 1
20 10 ) (
3 2 1
+ = + + R R R I
) (
volt 30
3 2 1
R R R
I
+ +
=
A 1
ohm) 15 ohm 5 ohm (10
volt 30
=
+ +
= I
Karena V3 = I.R3 maka V3 = 15 volt
Modul-2 Hal-3
PSEA 2- Analisis Rangkaian Listrik DC
2.2 PENYEDERHANAAN RANGKAIAN RESISTOR
Rangkaian Resistor Serial
Kombinasi seri dari dua resistor (tahanan) atau lebih dapat digantikan oleh
sebuah tahanan yang nilainya merupakan jumlah dari nilai tahanan -tahanan tersebut.
Perhatikan gambar 2.3 di bawah ini.
(a) (b)
Gambar 2.3 Kombinasi tahanan seri dan tahanan penggantinya
Pada gambar tersebut, menurut KVL
) (
) .(
. . . .
3 2 1 T
3 2 1
3 2 1 T
3 2 1
R R R R
R R R I
R I R I R I R I
V V V V
+ + =
+ + =
+ + =
+ + =
Dengan demikian rangkaian pada gambar 2.4a dapat disederhanakan menjadi
rangkaian pada gambar 2.4b, dimana harga tahanan penggantinya adalah:
3 2 1 T
R R R R R
s
+ + = =
(2.6)
Rangkaian Resistor Paralel
Kombinasi paralel dari dua tahanan atau lebih dapat digantikan dengan sebuah
tahanan ekivalen yang nilai konduktansinya sama dengan jumlah konduktansi
masing-masing tahanan. Kondukstansi bahan disimbulkan dengan G (satuan G
adalah mho atau siemen) dimana: G = 1/R
(a) (b)
Gambar 2.4 Kombinasi paralel dari rangkaian resistor dan penggantinya.
R
s
I
V
I
R
1
R
2
R
3
V
V
1
V
2
V
3
R
p
I
V
V
I
R
1
R
2
R
3
Modul-2 Hal-4
PSEA 2- Analisis Rangkaian Listrik DC
Pada gambar 2.4 tersebut, menurut KCL
) (
1 1 1
3 2 1
3 2 1
T
3 2 1 T
3 2 1 T
G G G V
R R R
V VG
R
V
R
V
R
V
R
V
I I I I
+ + =
|
|
.
|
\
|
+ + =
+ + =
+ + =
dimana
3 2 1
G G G G + + =
T
dan
3 2 1
1 1 1 1
R R R R
G
p
T
+ + = =
(2.7)
Dengan demikian rangkaian pada gambar 2.4a dapat disederhanakan menjadi
rangkaian pada gambar 2.4b, dimana harga tahanan penggantinya adalah seperti
pada persamaan (2.7).
Transformasi Jaringan Delta-Star (A-Y)
Adakalanya bentuk rangkaian tertentu yang tidak dapat disederhanakan
dengan hanya menggunakan kombinasi resistor seri-paralel. Konfigurasi semacam ini
sering dapat ditangani dengan menggunakan transformasi delta-star (A-Y) atau star-
delta (Y-A). Transformasi ini memungkinkan tiga resistor yang dihubungkan dalam
bentuk Y digantikan oleh tiga resistor laian dalam bentuk A dan sebaliknya.
Transformasi Jaringan Delta ke Star
Transformasi ini mengubah jaringan resistor formasi delta ke formasi star,
seperti dinyatakan pada gambar 2.5.
C
B A
1
2
3
P
Q R
1
2
3
Gambar 2.5: Transformasi jaringan Delta ke Star
Nilai resistansi antara terminal 1 dan 2 adalah: ) ( C B dengan paralel A Q P + = +
C B A
C B A
Q P
+ +
+
= +
) (
(2.8)
Modul-2 Hal-5
PSEA 2- Analisis Rangkaian Listrik DC
Nilai resistansi antara terminal 2 dan 3 adalah: ) ( B A dengan paralel C R Q + = +
C B A
B A C
R Q
+ +
+
= +
) (
(2.9)
Nilai resistansi antara terminal 3 dan 1 adalah: ) ( C A dengan paralel B P R + = +
C B A
C A B
P R
+ +
+
= +
) (
(2.10)
Dari persamaan (2.8)-(2.10) di atas, maka:
C B A
B A C
C B A
C A B
R Q P R
+ +
+
+ +
+
= + +
) ( ) (
) ( ) ( (2.11)
Sehingga
C B A
CA BA
Q P
+ +
= ) ( (2.12)
Jika persamaan (2.12) dijumlah dengan persamaan (2.8), maka akan memberikan:
C B A
CA BA
C B A
AC AB
Q P Q P
+ +
+
+ +
+
= + + ) ( ) (
C B A
AB
P
+ +
=
2
2
C B A
AB
P
+ +
= (2.13)
Dengan cara yang sama, maka akan didapatkan:
C B A
AC
Q
+ +
= (2.14)
C B A
BC
R
+ +
= (2.15)
Dari persamaan (2.13) sampai dengan (2.15) maka akan dapat ditentukan nilai-nilai
resistor jaringan star-nya.
Transformasi jaringan Star ke Delta
Transformasi ini mengubah jaringan resistor formasi star ke formasi delta,
seperti dinyatakan pada gambar 2.6. Dalam analisis ini, masih tetap menggunakan
persamaan (2.8) sampai dengan persamaan (2.10), yakni:
- Nilai resistansi antara terminal 1 dan 2 adalah: Q P C B A + = + ) ( //
- Nilai resistansi antara terminal 2 dan 3 adalah: R Q B A C + = + ) ( //
- Nilai resistansi antara terminal 3 dan 1 adalah: R P C A B + = + ) ( //
Modul-2 Hal-6
PSEA 2- Analisis Rangkaian Listrik DC
C
B A
1
2
3
P
Q R
1
2
3
Gambar 2.6: Transformasi jaringan Star ke Delta
Dengan cara yang sama dengan apa yang telah dilakukan pada transformasi delta ke
star, maka akan didapatkan nilai-nilai resistansi sebagai berikut:
P Q
R
PQ
R
RP QR PQ
A + + =
+ +
= (2.16)
R P
Q
RP
Q
RP QR PQ
B + + =
+ +
= (2.17)
R Q
R
QR
P
RP QR PQ
C + + =
+ +
= (2.18)
2.3 PENYEDERHANAAN RANGKAIAN KAPASITOR
Rangkaian Kapasitor Serial
Sama halnya dengan resistor, kombinasi seri dari dua kapasitor atau lebih
dapat digantikan oleh sebuah kapasitor. Perhatikan gambar 2.7.
(a) (b)
Gambar 2.7 Kombinasi kapasitor seri dan kapasitor penggantinya
V
C
s
V
C
2
C
1
C
3
Modul-2 Hal-7
PSEA 2- Analisis Rangkaian Listrik DC
Pada gambar tersebut, menurut KVL
|
|
.
|
\
|
=
|
|
.
|
\
|
+ + =
+ + =
+ + =
S
C
Q
C C C
Q
C
Q
C
Q
C
Q
V V V V
1
1 1 1
3 2 1
3 2 1
3 2 1
Dengan demikian rangkaian pada gambar 2.7a dapat disederhanakan menjadi
rangkaian pada gambar 2.7b, dimana harga kapasitor penggantinya adalah:
3 2 1
1 1 1 1
C C C C
S
+ + =
(2.19)
Rangkaian Kapasitor Paralel
Sama halnya dengan resistor, kombinasi paralel dari dua kapasitor atau lebih
dapat digantikan dengan sebuah kapasitor ekivalennya. Perhatikan gambar 2.7,
menurut KCL
dt
dV
C
dt
dV
C
dt
dV
C
dt
dV
C
I I I I
3
3
2
2
1
1
3 2 1
+ + =
+ + =
T
T
Karena
3 2 1
V V V V = = = , maka
dt
dV
C C C
dt
dV
C
dt
dV
C
dt
dV
C
dV
C ) (
dt
3 2 1 3 2 1 T
+ + = + + =
Sehingga
3 2 1
C C C C + + =
T
(2.20)
Dengan demikian rangkaian pada gambar 2.8a dapat disederhanakan menjadi
rangkaian pada gambar 2.8b, dimana harga tahanan penggantinya adalah seperti
pada persamaan (2.8).
(a) (b)
Gambar 2.8. Kombinasi paralel dari rangkaian resistor dan penggantinya.
V
C
p
V
C
2
C
1
C
3
Modul-2 Hal-8
PSEA 2- Analisis Rangkaian Listrik DC
2.4 PENGISIAN-PEMBUANGAN MUATAN PADA KAPASITOR
Kapasitor atau disebut juag kondensator adalah suatu piranti yang dapat
digunakan untuk menyimpan muatan listrik. Sebuah Kapasitor dengan kapasitansi C,
dihubungkan dengan sumber tegangan V, maka setelah beberapa waktu di dalam
kapasitor tersebut terkumpul muatan Q sebesar:
V C Q= (2.21)
Muatan Q ini merupakan muatan maksimum yang dapat disimpan oleh sebuah
kapasitor.
Gambar 2.9: Pengisian dan pembuangan muatan pada kapasitor
Banyaknya muatan listrik yang mengisi kapasitor selama t detik dapat
diturunkan dari definisi arus, yaitu:
dt
dQ
I = , atau dt I t Q
t
. ) (
0
}
= (2.22)
Tegangan pada ujung-ujung kapasitor adalah
dt I
C C
t Q
t V
t
C
.
1 ) (
) (
0
}
= =
(2.23)
Sedangkan tegangan pada ujung-ujung resistor adalah
dt I
C
V t V V t V
t
C R
.
1
) ( ) (
0
0 0
}
= =
(2.24)
dt I
C
V R I
t
.
1
.
0
0
}
=
Jika persamaan (2.13) kita deferensialkan maka diperoleh
( )
|
|
.
|
\
|
=
}
dt I
C
V
dt
d
R I
dt
d
t
.
1
.
0
0
C
I
dt
dI
R = . atau dt
RC I
dI 1
=
(2.25)
persamaan (2.14) kalau diintegralkan akan didapat
RC t
e I I
/
0
.
= (2.26)
R
V
0
C
S
R
V
0
C
S
V
R
V
C
Modul-2 Hal-9
PSEA 2- Analisis Rangkaian Listrik DC
Besaran t = RC, disebuat sebagai time constant (konstanta waktu) untuk pengisisan
maupun pembuangan muatan pada kapasitor. Nilai t ini dapat diturunkan secara
matematik, dan besarnya adalah 63% dari nilai maksimumnya untuk proses pengisian,
dan 37% dari nilai minimumnya untuk proses pembuangan.
Gambar 2.10 menunjukkan besarnya tegangan dan arus kapasitor pada saat
pengisian dilakukan. Beda potensial antara ujung-ujung kapasitor pada saat t=0
adalah 0 volt, pada saat ini kapasitor akan diisi oleh muatan dengan arus maksimum.
Seiring dengan pertambahan waktu, maka kapasitor mulai menyimpan muatan yang
diberikan oleh catu daya, sehingga beda potensial antara ujung-ujungnya mulai naik.
Bersamaan dengan ini, besarnya arus pengisian akan semakin menurun. Kondisi ini
berlangsung sampai dengan kapasitor terisi muatan secara penuh, yakni ketika
tegangan kapasitor sama dengan tegangan catu daya. Pada saat ini sudah tidak ada
lagi arus yang mengalir atau Ic=0A.
Gambar 2.10: Grafik V dan I pada proses pengisian muatan kapasitor
Pada proses pembuangan muatan pada kapasitor juga berlaku proses yang
sama. Bedanya disini adalah kondisi awal kapasitor terisi muatan penuh, sehingga
tegangan kapasitor sama dengan tegangan catu dayanya (Vc=Vs), dan arus kapasitor
Ic adalah nol. Gambar 2.11 merupakan grafik tegangan dan arus sebagai fungsi waktu
pada proses pembuangan muatan kapasitor.
Modul-2 Hal-10
PSEA 2- Analisis Rangkaian Listrik DC
Gambar 2.11: Grafik V dan I pada proses pembuangan muatan kapasitor
Selanjutnya gambar 2.12 memperlihatkan grafik lengkap pengusian dan
pembuangan muatan pada kapasitor. Pada grafik tersebut tampak bahwa kapasitor
akan terisi atau membuang matannya secara penuh pada waktu t=5t.
Gambar 2.12: Grafik Vc pada pengisian dan pembuangan muatan
Modul-2 Hal-11
PSEA 2- Analisis Rangkaian Listrik DC
2.5 RESPON FREKUENSI RANGKAIAN RC
Pada proses pengisian dan pembuangan muatan muatan pada kapasitor
didapatkan konstanta waktu t=RC, dan kapasitor akan melakukan proses pengisian
dan pembuangan muatan secara 100% pada waktu t=5t=5RC. Bagaimana jika t lebih
kecil dari 5t? Gambar 2.13 merupakan respon rangkaian RC untuk waktu t=2t. Pada
gambar ini, periode 0-2T, 4T-6T, 8T-10T, dst, adalah waktu pengisian dan periode 2T-
4T, 6T-8T, 10T-12T, dst, adalah waktu pembuangan muatan. Tampak bahwa
kapasitor akan membuang muatannya sebelum dia terisi secara penuh. Sehingga
output dari kapasitor yakni Vc merupakan sinyal yang tampak seperti gigi gergaji.
Gambar 2.13: Respon Vc untuk waktu t=2t.
Integrator RC
Integrator RC adalah rangkaian RC yang disusun seperti pada gambar 2.14.
Rangkaian ini sama dengan rangkaian yang digunakan pada proses pengisian dan
pembuangan muatan pada kapasitor.
Gambar 2.14: Rangkaian Integrator
Output dari rangkaian ini dapat ditulis kembali sebagai
in in in
C
C
out
V
RC j
V
R
C j
C j
V
R X
X
V
e
e
e
+
=
+
=
+
=
1
1
1
1
RC
V
V
dt
d
in
out
= atau
}
=
t
in out
dt V
RC
t V
0
1
) ( (2.27)
Modul-2 Hal-12
PSEA 2- Analisis Rangkaian Listrik DC
Deferensiator RC
Deferensiator RC adalah rangkaian RC yang disusun seperti pada gambar 2.15.
Rangkaian ini juga sama dengan rangkaian yang digunakan pada proses pengisian dan
pembuangan muatan pada kapasitor, namun penyadapan tegangan output dilakukan
pada ujung-ujung resistor.
Gambar 2.15: Rangkaian Deferensiator
Output dari rangkaian ini dapat ditulis kembali sebagai
in in in
C
out
RCV j V
R
C j
R
V
R X
R
t V e
e
=
+
=
+
=
1
) (
dt
t dV
RC t V
in
out
) (
) ( = (2.28)
2.6 METODE ANALISIS RANGKAIAN
Analisis rangkaian listrik dengan menggunakan Hukum Kirchoff pada
dasarnya dapat dilakukan dengan menggunakan dua metode yang berbeda,
yaitu Mesh Current Analysis dan Nodal Voltage Analysis. Mesh Current Analysis
dilakukan dengan berbasis pada hukum tegangan Kirchoff (KVL), sedangkan
Nodal Voltage Analysis dilakukan dengan berbasis pada hukum arus Kirchoff
(KCL).
Mesh Current Analysis
Mesh Current Analysis atau Loop Analysis dan juga dinamakan Maxwells
Circulating Currents method.
Loop-1
Loop-2
Gambar 2.16. Rangkaian untuk Mesh Current Analysis
Modul-2 Hal-13
PSEA 2- Analisis Rangkaian Listrik DC
Untuk membahas mtode ini perhatikan contoh rangkaian pada gambar 2.16.
Untuk Loop-1
10 ) ( 40 10
2 1 1
= + + I I I 10 40 50
2 1
= + I I
Untuk Loop-2
20 ) ( 40 20
1 2 2
= + + I I I 20 60 40
2 1
= + I I
Dari persamaan Loop-1 dan Loop-2 didapatkan
6 14
2
= I atau 429 , 0
2
= I Amper
1 7
1
= I atau 143 , 0
1
= I Amper
dan 286 , 0 429 , 0 143 , 0
2 1 3
= + = + = I I I Amper
Nilai I
1
negatif menunjukkan arah arus berkebalikan dari arah loop-1. Dan nilai
I
3
=0,286 Amper searah dengan aliran loop-2.
Nodal Voltage Analysis
Nodal Voltage Analysis berbasis pada KCL. Perhatikan contoh rangkaian
pada gambar 2.17 di bawah ini.
Gambar 2.17. Rangkaian untuk Nodal Voltage Analysis
Pada gambar tersebut:
3 2 1
I I I = +
40
0
20 10
=
b b c b a
V V V V V
40
0
20
20
10
10
=
b b b
V V V
40 40
2 40
40
4 40
b b b
V V V
=
80 7 =
b
V 429 , 11 =
b
V Volt
Modul-2 Hal-14
PSEA 2- Analisis Rangkaian Listrik DC
Sehingga
286 , 0
40
429 , 11
40
3
= = =
b
V
I Amper
429 , 0
20
429 , 11 20
20
2
=
=
b c
V V
I Amper
143 , 0
10
429 , 11 10
10
1
=
=
b a
V V
I Amper
Tampak bahwa hasil dari Mesh Current Analysis dan Nodal Voltage Analysis
memberikan hasil yang sama.
2.7 TEOREMA JARINGAN
Penggunaan teorema jaringan memungkinkan kita untuk menggunakan
metode yang lebih pendek dalam menyelesaikan permasalahan-permasalahan pada
suatu rangkaian. Dengan penggunaan teorema ini memungkinkan kita untuk
mengkonversikan sebuah jaringan ke dalam rangkaian yang lebih sederhana, yang
ekuivalen dengan aslinya. Dalam teorema jaringan akan diperkenalkan antara lain:
Prinsip Superposisi, Teorema Thevenin dan Teorema Norton.
2.7.1. Prinsip Superposisi
Prinsip superposisi menyatakan bahwa dalam sebuah jaringan dengan dua atau
lebih sumber, besarnya arus dan tegangan untuk semua komponen adalah
penjumlahan aljabar dari pengaruh-pengaruh yang dihasilkan oleh masing-masing
sumber yang beraksi secara terpisah. Dalam bahasa yang lebih umum dikatakan
akibat yang ditimbulkan oleh beberapa sebab, sama dengan akibat yang ditimbulkan
apabila si-sebab bekerja sendiri-sendiri. Yang mana sebab adalah sumber tegangan
atau arus yang memberikan daya pada suatu rangkaian, sedangkan akibat adalah
arus atau tegangan listrik yang ada pada suatu cabang rangkaian.
Contoh
Hitung besarnya arus I
3
pada rangkain gambar 2.18, dengan menggunakan dari Mesh
Current Analysis, Nodal Voltage Analysis dan Prinsip Superposisi.
Gambar 2.18
85 V
68 V
12 O
I
1
30 O
6 O
I
2
I
3
Modul-2 Hal-15
PSEA 2- Analisis Rangkaian Listrik DC
Dengan Mesh Current Analysis
Rangkaian tersebut dapat kita bagi menjadi dua loop, yaitu loop sebelah kiri dengan
sumber tegangan 85 V dan loop sebelah kanan dengan sumber tegangan 68 V.
Untuk Loop-1
85 ) ( 6 12
2 1 1
= + + I I I 85 6 18
2 1
= + I I
Untuk Loop-2
68 ) ( 6 30
1 2 2
= + + I I I 68 36 6
2 1
= + I I
Dari persamaan Loop-1 dan Loop-2 didapatkan
119 102
2
= I atau 167 , 1
2
= I Amper
442 102
1
= I atau 333 , 4
1
= I Amper
dan 5 , 5 167 , 1 333 , 4
2 1 3
= + = + = I I I Amper
Dengan Nodal Voltage Analysis
3 2 1
I I I = +
6 30
68
12
85
X X X
V V V
=
60
10
60
2 136
60
5 425
X X b
V V V
=
561 17 =
X
V 33 =
X
V Volt
Sehingga
5 , 5
6
33
6
3
= = =
X
V
I Amper
167 , 1
30
33 68
2
=
= I Amper
333 , 4
12
33 85
1
=
= I Amper
Dengan Prinsip Superposisi
Menurut prinsip superposisi, arus I
3
yang melalui tahanan 6 ohm adalah akibat
dari sumber tegangan 85 V dan sumber tegangan 58 V (perhatikan gambar 2.19).
Sehingga besarnya arus yang melewati I
3
merupakan penjumlahan dari
'
3
I dan
' '
3
I
atau
' '
3
'
3 3
I I I + =
Modul-2 Hal-16
PSEA 2- Analisis Rangkaian Listrik DC
85 V
12 O 30 O
6 O
I
3
'
68 V
12 O 30 O
6 O
I
3
''
Gambar 2.19
25 85
17
5
85
12 ) 30 // 6 (
30 // 6
'
3
= =
+
= V volt 167 , 4
6
25
'
3
= = I Amper
8 68
34
4
68
30 ) 12 // 6 (
12 // 6
' '
3
= =
+
= V volt 333 , 1
6
8
' '
3
= = I Amper
Sehingga
5 , 5 333 , 1 167 , 4
' '
3
'
3 3
= + = + = I I I Amper
Dengan cara yang sama untuk I
2
833 , 0
30
25
'
2
=