UNIVERSIDAD NACIONAL DE INGENIERA

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

Laboratorio de Circuitos Electrnicos II

[EE442 M]

AMPLIFICADOR MULTIETAPA

Tarazona Lvano Mauro Gonzalo

1 Laboratorio

INFORME PREVIO

11 de abril,

2013

Informe Previo 1

LABORATORIO N 1
[INFORME PREVIO]

AMPLIFICADOR MULTIETAPA
1. Detallar las condiciones para los que un BJT y/o FET opera en baja frecuencia.
La respuesta de frecuencia de un amplificar emisor comn est determinada en parte por Los capacitores de acoplamiento (entrada y salida) y el capacitor bypass en el emisor. El Circuito consiste bsicamente de una combinacin de tres filtros pasa-alta (high pass) que Permiten el paso de seales con frecuencias mayores a la frecuencia de filltro dominante. Las dems seales son atenuadas. La figura 2 muestra el circuito de un amplificador comn emisor divisor de voltaje. Esta Configuracin tiene un divisor de voltaje en la entrada que determina el voltaje VB. Los voltajes dc en la base y emisor estn representados por las ecuaciones 1 y 2, Respectivamente.

Conocidas las frecuencias de corte inferior ( ) y superior ( ) para una configuracin dada solo hay que ajustar la frecuencia de la seal que se va a amplificar a un valor menor a la frecuencia , es decir el transistor opera en una zona donde se encuentre linealidad entre las caractersticas de la seal de entrada y salida (Por lo general cuando la seal de entrada presenta una pequea

Lab. De Circuitos Electrnicos II

Informe Previo 1

Conocidas las frecuencias de corte inferior ( ) y superior ( ) para una configuracin dada solo hay que ajustar la frecuencia de la seal que se va a amplificar a un valor menor a la frecuencia , es decir el transistor opera en una zona donde se encuentre linealidad entre las caractersticas de la seal de entrada y salida (Por lo general cuando la seal de entrada presenta una pequea amplitud con baja frecuencia, comnmente menores a 25mV y valores contenidas en la banda de audiofrecuencia, 100Hz-100kHz, respectivamente). Cuando el transistor se encuentra trabajando en baja frecuencia se considerar el modelo de parmetros hbridos para su funcionamiento, pero cuando trabaja en alta frecuencia hay que considerar un nuevo modelo en el que juegan un papel importante las capacitancias parsitas del transistor. Es decir a estas frecuencias, entra en consideracin las capacidades internas del dispositivo como la capacidad de la juntura BE y BC, que con el efecto MILLER forman una dependencia con las altas frecuencias muy limitantes por los efectos sobre sintonizacin de seales, que en esos casos son moduladas.

2. Para la primera etapa Q1-Q2 del circuito en estudio, escriba la ecuacin , tal que ( ) y considerando que los BJT son de silicio.
Tenemos el siguiente circuito montado:

Lab. De Circuitos Electrnicos II

Informe Previo 1

V1 12 V R2 100k C6 1.8nF

R4 2.2k

R6 3.3k

R9 68k C7 1.2nF

R11 3.9k R13 3.3k Q3 C4 0.22F Q4 RL 10k

C1 0.22F

Q1

C3 0.15F

R1 10k V2

2N2222A R3 68k R5 3.9k

Q2

2N2222A

2N2222A R7 0.1k R10 22k

2N2222A

10mVrms 1kHz 0

R12 1.5k

R14 0.1k

R8 2.2k

C2 47F

R15 0.68k

C5 47F

De la primera etapa, se sabe que:

Dada la condicin que: ( )

Luego: ( )

De Q2 sabemos que: ( Derivando respecto a : ( ) )

Lab. De Circuitos Electrnicos II

Informe Previo 1

( )

En la malla que pasa por la base y el emisor de Q2 tenemos que:

)(

Derivando respecto a

y despejando se tendr:

)(

( )

Donde S y S representan los factores de estabilidad de respectivamente.

respecto a los parmetros

Finalmente, reemplazando (1) y (2) en (*) tendremos el ndice de variacin de T:

con respecto a

)(

3.

Fundamente las razones por los que se disea la ganancia y otros parmetros de un amplificador independientemente de hfe , hie, etc. del BJT por ejemplo.

Uno de los objetivos en el diseo, es lograr la mxima estabilidad posible de un sistema o red. Como en el siguiente experimento trabajaremos con BJT, la corriente que circula por el colector es sensible a los siguientes parmetros: : Se incrementa con el aumento de la temperatura |VBE|: Disminuye cerca de 7.5 mV por cada incremento de la temperatura de un grado Celsius (C). ICO(corriente de saturacin inversa): se duplica en su valor por cada incremento de 10C en la temperatura.

Lab. De Circuitos Electrnicos II

Informe Previo 1

Cualquiera de estos factores puede ocasionar que el punto de operacin se desve del punto de operacin determinado. Haciendo as al sistema demasiado inestable e intil para utilizarlo, de esta manera se busca la manera de disear el sistema independiente de cualquiera de estos factores para que la ganancia no se vea afectada, o no vare llegue a ser muy inestable.

4. Disee el circuito amplificador ARGOS 1 bajo las siguientes premisas:

Fuente de Operacin DC Elementos Activos Seal de prueba 1 KHz Corrientes Frecuencia de Corte Ganancia a frecuencias medias

12V 2N2222A o similar 10 mV con resistencia 10 K mayor o igual a 1 mA fi = 100 Hz y fs = 5 KHz 350 (aprox.)

La ganancia total 896, nos excedemos del valor de 350 por que el valor de la fuente continua es muy cercano al valor pico - pico de nuestra seal de salida, optamos por: =32 y Adoptamos Adoptamos: =28

para todos los transistores dado que este es su valor sugerido por el manual

Entonces:

Adems: = Con un: ( Como y para este valor tendremos Asumimos: Adems , pero como sabemos que ) entonces sea ( )

Lab. De Circuitos Electrnicos II

Informe Previo 1

Dado que O:

Asumimos Vce1=6.5V Adems: ; Como Y adoptamos ( )

Dado que

Adems

Dado que

Entonces

Adems

Tenemos entonces el circuito equivalente para la primera etapa Nuevamente sabemos ( Tomamos Y y )

Lab. De Circuitos Electrnicos II

Informe Previo 1

Como y y En consecuencia al valor de

Dado que y Como Sea y y y

, tambin Dado que

y( Asumimos Tendremos entonces y

Para que l ultimo transistor se mantenga operando elegimos Por tanto y

5. Simular el circuito y grafique los principales parmetros del amplificador.

Lab. De Circuitos Electrnicos II

Informe Previo 1

4 V1 12 V R2 100k C6 1.8nF Q1 C3 0.15F R1 10k V2 10mVrms 1kHz 0 0.22F 2N2222A 6 R3 68k R5 3.9k Q2 1.2nF Q3 14 C4 0.22F Q4 RL 10k 0 17 R4 2.2k R6 3.3k R9 68k C7 R11 3.9k R13 3.3k

C1

2N2222A

2N2222A R7 0.1k R10 22k

2N2222A

R12 1.5k

R14 0.1k

R8 2.2k 0

C2 47F

R15 0.68k

C5 47F

Obtenemos las respectivas impedancias de entada y salida.

Tambin tenemos el diagrama de bode, tanto de magnitud como de fase:

Lab. De Circuitos Electrnicos II

Informe Previo 1

Para encontrar la ganancia, tenemos:

Lab. De Circuitos Electrnicos II

Informe Previo 1

Vemos que en las frecuencias medias, y en el intervalo de 460 Hz y 820Hz se obtiene una mxima ganancia de cerca los 368

Ahora en toda la gama de medias frecuencias, se obtiene una ganancia aproximada de 350.

6. Comprobar que las junturas Base-Emisor trabajan en el rgimen lineal y de mnima distorsin armnica, basado en los diagramas de bode del circuito ARGOS 1 obtenidos de la simulacin.
Aqu en el diagrama de magnitud vemos que desde 640Hz constante.

hasta 820Hz la magnitud es casi

Lab. De Circuitos Electrnicos II

Informe Previo 1

En el diagrama de fase, se nota que en el intervalo de verificando su comportamiento lineal.

640Hz a 820Hz

es casi una recta,

7. Presente los diagramas de bode obtenidos de la simulacin.

Lab. De Circuitos Electrnicos II

Informe Previo 1

4 V1 12 V 0 R2 100k C6 1.8nF 3 R4 2.2k 5 Q1 R6 3.3k R9 68k C7 7 C3 0.15F 2N2222A 6 R3 68k R5 3.9k Q2 1.2nF 10 R11 3.9k 11 Q3 R13 3.3k 14 C4 0.22F Q4 RL 10k 0

C1 2 R1 10k 1 V2 10mVrms 1kHz 0 0.22F

17

2N2222A 12

2N2222A 8 R7 0.1k 9 R8 2.2k 0 C2 47F R10 22k R12 1.5k

2N2222A 15 R14 0.1k 16 R15 0.68k 0 C5 47F

Diagrama de Bode en general:

Lab. De Circuitos Electrnicos II

Informe Previo 1

Diagrama de bode de V2/V1

Diagrama de V6/V1

Lab. De Circuitos Electrnicos II

Informe Previo 1

Diagrama de V7/V6

Diagrama de V9/V1

Lab. De Circuitos Electrnicos II

Informe Previo 1

Diagrama de V12/V9

Diagrama de V15/V12

Lab. De Circuitos Electrnicos II

Informe Previo 1

Diagrama de V16/V12

Diagrama de V16/V12

Lab. De Circuitos Electrnicos II