Professional Documents
Culture Documents
Considere o perodo de relgio, comeando logo aps a primeira queda borda do relgio do sistema. A
trava fechada quando o relgio baixo e fica transparente quando o relgio alto, como indicado pela
regio sombreada do sinal "SYNC trava". O valor do sinal fechado quando o relgio do sistema for baixo.
Isso cronometrado para o registo de PINxn na borda positiva do clock sucedendo. Como indicado por
duas setas t ATmega16A sistema CLK instrues SYNC trava PINxn r17 T pd, XXXXXX max , uma transio
de nico sinal no pino ser adiada entre e 1 sistema relgio perodo dependendo do momento da
declarao. PD, min, quando volta a ler um software atribudo o valor de pin, uma instruo nop deve ser
inserida como indicado na Figura 12-4. O out instruo define o sinal de "SYNC trava" na borda positiva do
relgio. Neste caso, o atraso tpd atravs do sincronizador um perodo de relgio do sistema.
O seguinte cdigo exemplo mostra como definir a porta B pinos 0 e 1 alta, 2 e 3 de baixa e definir
os porta pinos de 4 a 7 como entrada com pull-ups atribudos porta pinos 6 e 7. Os valores
resultantes do pino so ler de volta novamente, mas como j discutidos, uma instruo nop
includa para ser capaz de ler de volta o valor recentemente atribudo a alguns dos pinos.
Nota: 1. para o programa de montagem, dois registros temporrios so usados para minimizar o
tempo de pullups so definidas em pinos 0, 1, 6 e 7, at que os bits de direo esto definidos
corretamente, definindo o bit e 3As baixa e redefinindo os bits 0 e 1 como drivers de altos fortes
Como mostrado na Figura 12-2, o sinal digital de entrada pode ser fixado ao solo na entrada do
schmitt-gatilho. O sinal indicado sono na figura, definida pelo controlador de dormir de MCU
em modo Power-down, Power save mode, modo de espera e modo Standby prolongado para
evitar o consumo de alta potncia, se alguns sinais de entrada so deixadas flutuando, ou tem
um nvel de sinal analgico perto V/2. SONO substitudo por porta pinos habilitados como
pinos de interrupo externa. Se o externo interromper CC (1)
:.
; Define pull-ups e set outputs high
; Define directions for port pins
ldi r16,(1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0)
ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0)
out PORTB,r16
out DDRB,r17
; Insert nop for synchronization
nop
; Read port pins
in r16,PINB
:.
C Code Example
(1)
unsigned char i;
:.
/* Define pull-ups and set outputs high */
/* Define directions for port pins */
PORTB = (1<<PB7)|(1<<PB6)|(1<<PB1)|(1<<PB0);
DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0);
/* Insert nop for synchronization*/
_NOP();
/* Read port pins */
i = PINB;
:.
Pedido no estiver habilitado, o sono ativo tambm para estes pinos. SONO tambm
substitudo por vrias outras funes alternativas, conforme descrito em
Alternate Port Functions on page 54.
Se um nvel elevado de lgica ("um") est presente em um pino de interrupo externa
assncrono configurado como "Interrupo na Rising borda, borda de queda ou qualquer
mudana de lgica no pino", enquanto a interrupo externa no estiver habilitado, a bandeira de
interrupo externa correspondente ser definida quando continuando a partir do acima
mencionado os modos de repouso, como o aperto nestes modos de sono produz a alterao
solicitada lgica..
12.2.4 Sem ligao de pinos
Se alguns pinos so utilizados, recomendvel para assegurar que estes pinos tm um nvel
definido. Mesmo que a maioria das entradas digitais est desabilitada nos modos de sono
profundo, como descrito acima, flutuar entradas deve ser evitado para reduzir o consumo de
corrente em todos os outros modos onde as entradas digitais esto habilitadas (Reset, ativas e
Idle mode). O mtodo mais simples para assegurar um nvel definido de um pino no utilizado,
permitir que o pull-up interno.Neste caso, o pull-up ser desativado durante a reinicializao. Se
o baixo consumo de energia durante a reinicializao importante, recomendvel usar um
pull-up externo ou pull-down. Conectar os pinos no usados diretamente ao V ou GND no
recomendado, pois pode causar excessivas correntes se acidentalmente, o pino configurado
como uma sada.
Nota: 1. WPx, WDx, RRx, RPx e RDx so comuns a todos os pinos dentro a mesma porta.
clkI/O, sono e DPU so comuns a todas as portas. Todos os outros sinais so exclusivos para
cada pino.
Tabela 21summarizes a funo do substituir os sinais. Os ndices de pin e portos da Figura 26
no so mostrados nas tabelas seguintes. Os sinais de substituio so gerados internamente
nos mdulos tendo a funo alternativa. As subsees a seguir logo descrevem as funes
alternativas para cada porta e os sinais de substituio se relacionar a funo alternativa.
Consulte a descrio de funo alternativa para obter mais detalhes.
Signal
Name Full
Name Description
PUOE
Pull-up Override
Enable
PUOV
Pull-up Override
Value
DDOE
Data Direction
Override Enable
DDOV
Data Direction
Override Value
PVOE
Port Value
Override
Enable
PVOV
Port Value
Override
Value
Digital Input Enable Se este bit for definido, a entrada Digital permitem controlada
Override Enable
pelo sinal DIEOV. Se este sinal estiver desmarcado, a entrada
Digital permitem determinado estado de MCU (modo Normal,
os modos de repouso).
Digital Input Enable Se DIEOE for definida, a entrada Digital ativada/desativada
Override Value
quando DIEOV conjunto/desmarcada, independentemente do
estado MCU (modo Normal, os modos de repouso).
Digital Input
Esta a entrada Digital para funes alternativas. Na figura, o
sinal conectado sada do disparador schmitt, mas antes o
sincronizador. A menos que a entrada Digital usada como uma
fonte de relgio, o mdulo com a funo alternativa usar seu
prprio sincronizador.
Analog Input/
Esta a entrada/sada analgica de/para funes alternativas. O
output
sinal est ligado diretamente almofada e pode ser usado
bidirecionalmente.
DIEOE
DIEOV
DI
AIO
As subsees a seguir logo descrevem as funes alternativas para cada porta e os sinais de
substituio se relacionar a funo alternativa. Consulte a descrio de funo alternativo para
obter mais detalhes.
Special Function I/O
Register SFIOR
Tabela 23and tabela 24relate as funes alternativas de PortA para os sinais de substituio
mostradas na Figura 26 na pgina 55.
T1 Port B, Bit 1
T1, Timer/Counter1 Fonte do contador.
T0/XCK Port B, Bit 0
T0, Timer/Counter0 Counter Source.
XCK, USART relgio externo. A direo de dados registrar (DDB0) controla se o relgio sada
(conjunto DDB0) ou entrada (DDB0 desmarcada). O pino XCK est ativo somente quando a
USART opera no modo sncrono. Tabela 26and tabela 27relate as funes de suplentes de
PortB a sinais de substituio mostradas na Figura 26 na pgina 55. SPI MSTR de entrada e
sada de escravo SPI constituem o sinal MISO, enquanto MOSI dividido em SPI MSTR sada e
entrada de escravo SPI.
Nota: 1. quando habilitado, a Interface de srie Dois fios permite que os controles de taxa de
pntano em pinos de sada PC0 e PC1. Isso no mostrado na figura. Alm disso, os filtros de
spike so conectados entre as sadas AIO, mostradas na figura a porta e a lgica digital do
mdulo TWI. Pinos de funes de Porto D o porto D alternativos com funes alternativos so
mostrados na tabela 31