Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.
PORI LOGICE
1. Generaliti

Sistemele logice combinaionale, orict de complicate ar fi, se realizeaz cu pori logice

elementare. O poart logic elementar implementeaz o funcie logic cu cel mult 2 intrri.
Astfel, funciile elementare sunt I, SAU, NU, SAU-Exclusiv, sau negrile lor: INU, SAU-NU. In practic, porile logice sunt implementate sub forma de circuite
integrate. Pe un circuit integrat se gsesc 1, 2, 3, 4, 6 pori logice, n funcie de numrul de
intrri.
1.1. Poarta I, AND
Funcia I logic are urmtoarea interpretare:
- dac cel puin una din intrri se afl n 0 logic, atunci ieirea va fi n 0 logic
- dac ambele intrri sunt n 1 logic atunci ieirea va fi n 1 logic.
Simbolul porii I:

x
y

Tabela de adevr:
x
0
0
1
1

y
0
1
0
1

Ecuaia boolean:

f
0
0
0
1

f=xy

1.2. Poarta SAU, OR

Funcia SAU logic are urmtoarea interpretare:
- ieirea sa este adevrat (1 logic) dac cel puin una din intrri este adevrat (1 logic)
- ieirea sa este fals (0 logic) dac ambele intrri sunt false (0 logic).
Simbolul porii SAU:

x
y

Tabela de adevr:
x
0
0
1
1

y
0
1
0
1

Ecuaia boolean:

f
0
1
1
1

f=x+y

Pori logice

Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.
1.3. Poarta NU, NOT

Funcia NU logic are urmtoarea interpretare:

- ieirea sa este adevrat (1 logic) dac intrarea sa este fals (0 logic)
- ieirea sa este fals (0 logic) dac intrarea sa este adevrat (1 logic).
Simbolul porii NU:

Tabela de adevr:
x
0
1

Ecuaia boolean:

f
1
0
f= x

1.4. Poarta I-NU, NAND

Funcia I-NU logic are urmtoarea interpretare:
- ieirea sa este fals (0 logic) dac ambele intrri sunt adevrate (1 logic)
- ieirea sa este adevrat (1 logic) dac cel puin una din intrri este fals (0 logic).
Simbolul porii I-NU:

x
y

Tabela de adevr:
x
0
0
1
1

y
0
1
0
1

Ecuaia boolean:

f
1
1
1
0

f= x y

1.5. Poarta SAU-NU, NOR

Funcia SAU-NU logic are urmtoarea interpretare:
- ieirea sa este fals (1 logic) dac cel puin una din intrri este adevrat (1 logic)
- ieirea sa este adevrat (0 logic) dac ambele intrri sunt false (0 logic).
Simbolul porii SAU:

x
y

Tabela de adevr:
x
0
0
1
1

y
0
1
0
1

Ecuaia boolean:

f
1
0
0
0

Pori logice

Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.
f= x y

1.6. Poarta SAU-EXCLUSIV, XOR

Funcia SAU EXCLUSIV logic are urmtoarea interpretare:
- semnalizeaz coincidena intrrilor prin ieire fals (0 logic)
- realizeaz sumarea modulo-2, .
Simbolul porii SAU-EXCLUSIV:

x
y

Tabela de adevr:
x
0
0
1
1

y
0
1
0
1

Ecuaia boolean:

f
0
1
1
0

f=xy

2. Implementarea unor funcii logice elementare folosind alte funcii

elementare
Oricare din funciile logice elementare prezentate mai sus poate fi realizat utiliznd
alte funcii elementare. Acest lucru este util pentru a minimiza numrul de capsule de circuite
integrate folosite. n acest sens se pot folosi pori libere, disponibile pe capsulele deja
existente. De exemplu pentru un inversor, este impropriu introducerea unui integrat care
conine 6 inversoare. Se poate nlocui foarte simplu cu o poart I-NU sau SAU-NU cu
intrrile legate mpreun. n final se obine i reducerea preului circuitului realizat.
2.1. Implementarea funciei NU

f= x

sau

f= x

a) f x (x x) (x x)

f= x

Pori logice

Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.
b)

f x 1 x 1 x 1 x

2.2. Implementarea funciei I

f = xy

y
x

sau
f = xy

y
x

sau
f = xy

a)

f x y (x y)

f x y
y

b) f x y (x y)

2.3. Implementarea funciei SAU

Pori logice

Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.
x

f xy

y
sau

f xy

y
sau

f xy

a)

f x y ( x + y)

f xy
y

b) f x y (x y)
2.4. Implementarea funciei I-NU
x

f xy
y

f xy x y

Pori logice

Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.
2.5. Implementarea funciei SAU-NU
x

f xy
y

b)

f x y xy

2.6. Implementarea funciei SAU-EXCLUSIV

x

f x y
y

f x y x y xy

3. Lucrri de efectuat n laborator

Pori logice

Laborator Circuite Numerice

ETh - III - Metrologie

LUCRAREA nr. 2.

3.1. Se va verifica funcionarea porilor logice elementare disponibile n laborator folosind

macheta din laborator. Se vor nota n tabelul urmtor att strile logice indicate de LED-uri
(LED aprins nseamn 1 logic, iar LED stins nseamn 0 logic) ct i nivelele logice ce vor fi
msurate cu un voltmetru.
VCC
VCC
VCC

K1

1K
1K

470
POART

K2

470 VCC
470 VCC

IN1

IN2

OUT
Starea Tensiunea

3.2. Se vor implementa porile logice elementare cu alte pori elementare ca la paragraful 2. Se
vor nota rezultatele n tabelul urmtor i se va verifica corectitudinea implementrii.
IN1
IN2
OUT

Pori logice