LABORATORIO N 01

ALGEBRA BOOLEANA
a) Planteamiento del problema:
F=A.B.C+A.B.C+A.B.C+A.B.C
b) Esquematizacin del circuito a partir de la funcin lgica:
XLC1
AB

U1
NOT
U2
NOT
U3

U7

AND3

NOT
U4
NOT
U5

U8

NOT

AND3

U11

OR4
U6
NOT

U9

AND3

U10

AND3

c) Minimizacin del circuito lgico:

F=A.B.C+A.B.C+A.B.C+A.B.C
F=A.B.(C+C)+A.B.(C+C)
F=A.B+A.B
d) Esquematizacin del circuito minimizado:
XLC1
AB

U1
NOT
U2

U3
AND2

U5

NOT
U4
AND2

e) Implementacin prctica, correccin:

e.1) Trabajando con full NAND

OR2

XLC1
AB

11

U1
3

U3

NAND2
U2

NAND2

U4

U5

NAND2

10
NAND2

U9

NAND2
U7

NAND2

U8

U6

NAND2

NAND2

NAND2

NOTA: Para hacer este circuito con FULL NAND reemplazaremos

cada funcin de acuerdo a como indica el ANEXO 01; si el usuario
desea trabajar con FULL NOR deber acudir al ANEXO 02. Los
anexos se encuentran al final del informe.
e.2) Corrigiendo el esquema:
XLC1
AB

7
1
4

U1
2
U4

NAND2
U2

6
3

NAND2

NAND2
U3

NAND2
5

NAND2

U5

f) Pruebas:

g) Circuito final, esquema final:

F=A.B+A.B
XLC1
AB

7
1
4

U1
2
U4

NAND2
U2

6
3

NAND2

NAND2
U3

U5
NAND2

5
NAND2

Nota: El cuadro de resultados se ve en el dibujo anterior (f), con su

respectiva funcin reducida.

ANEXO 01:

FUNCIN:

FULL NAND
U6

U1
NOT

NAND2

U7
U2

NAND2
U8

U9
NAND2

OR2
NAND2

U3

U11

U10

AND2

NAND2

NAND2

U12
U4

NAND2
U13

NOR2
NAND2

ANEXO 02:

U5

U14

NAND2

NAND2

FUNCIN:
FULL NOR:

U1

U4

NOT

NOR2

U2

U6

U5

OR2

NOR2

NOR2

U7
U3

U9

NOR2
U8

AND2

NOR2

NOR2

U10
U14
NAND2

NOR2
U11
NOR2

U12

U13

NOR2

NOR2