412 = FP ROPS yDISROSITIVOS RH ACIONADON FIGURA 37 Retardox de Propagecién entre la entrada {le inicatisnesin la sala y entre la entrada de borrada y ta sald, FIGURA 8-38 Tiempo de vet-up -stablecimienio- (a FIGURA 5-39 Tiempo de kota id. 4. Fl retardo de propsgacidn fay, mevlide desde la entrada de bortado (cle Ade nivel alto a nivel bajo se entrada de boerado ) hasta ln transicién la salida, Este retard se ilusira en ta Figura 8-37(5), para ung tiva a nivel bajo, Tiempo de set-up (estableci Fl tiempo de setup (es nto) Hecimiento) (1,) es el intervalo mit eben mantener constantes en las entradas (I y K, dlisparo del impulso de reloj. de moxlo que diehos i Nop, Este intervalo, para ele nim que los niveles l6gicos Sy Ho D) antes de que egue el Manco de iveles sineronicen correctimente en el flip- 0 de un flip-flop D, se muestra en la | P é ‘Time bun feathliien) Tiempo de hold (mantenimiento) El tiempo de hold (mantenimiento) (4) es el intervalo minimo en que los niveles Idgicas deben mantenerse constantes en las entradas después Ue que haya pasado el flanco de disparo del imputso de reloj, de modo que dichos nivetes sincronicen correctamente el flip-flop. Esto se ilusta, para el caso de un lip-flop D, en la Figura 8-39, > uno et so [Puno det 50% de fence de aapare ck a Tiempo de hold (manenimieno} t,) Frecuencia maxima del reloj {a frecuencia méxima de relo} Va.) es Ia mayor velocidad a la que se puede disparar el flip- flop de manera flable. Para frecuencias del rcloj por encima de la méxima, el flip-flop puede Ser incapaz dc responder lo suficientemente répido y su funcionamiento se veria detenovado, ICARACTIRISFICAS DE OPERATION DE IOS FLIRHLOPS #413, Anchura de los impulsos U almente. los Fabricantes expeeifican la anchura ménima de Jos impulsos (fy) part ua fan fonamiento adecuado para ls entradas de rel}, inicializacion y horrado. Tipicamente, el relo} ‘se especifica mediante sus intervtlos de Liempa ininim para fos niveles alto y bajo, Disipacién de potencia 1a poteneia disipada de e alquier circuits digital se define como la potencia total eonsumide por ¢l dispositive, Por ejemplo, si el Mip-flop funciona con una fuente de continua de +5 Vy tircula por ef una corriente de $0 m1. la potencia disipada es: Pe Vie tee = SVX Sand = 250 mW Esta disipacién de potencia es muy importante en ta mayoria de ‘gue fa eapucidad de 1a fuente de eavntinus (le) ju vans supaner que ead uno de aplicaciones en kay e un papel importante. Conia ejenipe. tenemos un sisicna digital yue requiere un total ke 10 flip-lops. y que ks divipa uns potencia de 250 mW, E] requerimiento de poteneia ttl ex Py = 10-7 250 mW = 2500 mW = 2.5, W Esto nov dice cul la poteneia de salida necesaria dle Jos flip-flops tuneio esta fuente de alimentacisn. Si an can +5 V de continua, entonces fa corriente total que tiene jue semi Ls Siguiente: nist fa fuente 25W SV 05. Tenens que uilizar uns fueme de +5 V que sea capa de proporcionar al menos 05 A de corriente Comparacién de flip-flops especificos ‘La Tabla 8-6 proporciona una camparacién de varios dispositives TTL asi como CMOS, en TunciGn de los distin 9: ardmetres de funcionamiento disculidos en esta seccidn TABLA 8-6 RET Comparacin de | eto: los prdmetros de IBuassih 8 Suncionamiento se ACL Peete ete deere ice) 40 30 9 20 20 24 Sip flops. ‘nus (CLK a 0) 25 23 ° 20 20 21 ‘nn (CER 3 0) 40 BOE es 20 20 6 ‘nu PRE & 0) 25 25 8 20 20 8 feMtiempo deset.upy| 20 20 3 20 20 20 ‘iftiempo dehota) |S ° 2 ° ° © ty (CLK HIGH) 30 18 6 20 20 6 ‘ty (CLK LOW) 3 as = 5 = ‘ty CLRIPRE) 30 5 7 28 20 = Sp (2 15 25 75 45 30 30 Folenciamwir-r) | 60 4 105 to 4 ould | REVISION DELA 1. Definir los siguientes pardmetos SECCION 8-4 (a) tiempo de set-up (establecimiento) _(b) tiempo de hold (mantenimiento) {.Cual de todos tos Mlip-flops de la Tabla 8-6 puede funcionar a mayor frecuen414+ TuPHOrs y oensinvins RELACIONADOS 8-5 m APLICACIONES DE LOS FLIP-FLOPS FIGURA 1-40 Hjemplo de izaein de Slncfleps en un registra senillo ‘lmacenamienta paralelo de datos ‘sta scccidn, se describen varias aplicaciones de cardcter general de los Jlip-lops que tos ran a proporcionar una idea bésica de cémo pueden wiiliarse, En as captulas 9» 10 se ratarén en més detalle las aplicaciones de los flip-flops en contadores y registros. ALfinalizar esta seccién, el lector deherd ser capaz de: | © Explicar la aplicacién de los flip-flops en cl almaccnamiento de datos. 0 Describit cémo} s¢ emplean 0s Drops para la dvisién de freevencia 2 Explicarcémo se usa los flips Poca ass naiad ol Almacenamiento de datos paralelo Uno de los requerimientos mis comunes de los sis Forma simuttdnes una serie de bits le datos, peacedk de Hlip-ops. Este proceso se iste, de las eure li nats digitales consiste en ulticenar de n un grupo ta Figura 8-40(a), utiizando cuatro flip-flops, Cada una ts paralelas de datos se conecta a ft enttad D de un Mlip-lop. Lis entradas de rele] de los Hip-flops se canectan juntas, ve forma que los flip-flops son disparades mediante el misma impulso del rej, En este ejemplo se ullizan flip-flops dispuradlox por Manco post Live or lo que ls datos de ls entradas se amacenan simulténeainenteen los lip. lope eon 1 Manco postive de reo, com se indica en el diagrama de iempun de In Figura 8-40(b) Ade, 0 asineronas (R) se conectan a una linea CLR comin, que ini =e, Sima | TPE | alias ue r Sedat Nie mato) {td parle if a f % + . [> 0 ee Qt thes a { 0 Boraéo Dawn Geto alnaceraes ipsFIGURA Hat EI lip flog 1-8 come disposition divisor por FIGURA 8-42 Bjemplo de utiiacisn de dos Blip-lops F-K ara divi a Frecuencia de eloj por 4 ne MEJEMPLO 8-11 APLICACIONES DE LOS FLIPFLOPS #415 ¢ grupo de ewstro flip-flops es un ejemplo de un Sencillo registro util o para alma. ‘cenamiento de datos. Fn los sistemas digi ales, los datos se almaicenaa normalmente en grupos dle bits (usuatmente eho « miltiptos de ocho}, que representan nimeros, céigos u otras infor- maciones, Los registro se tratardn en detalle en el Capituto 10 Di sién de frecuencia Ota de las aplicaciones de un Nip-flop es 1a divisi6n (reduccidn) de frecuencia de una sei periddica, Cuando se aptica un ten de impulsos ala entrada de reloj de un Mip-flap J-K conee: tudo en modo de baseulacién (J = K = 1), la salida Q es una sefial euadrada que tiene una fre Ratt de pppoe a oe iece de 0 ewes 0 ty igi be STE Sa eee ol) | 1 Retard de prapaaciin oy) cerca & w Después de CLKI. Qy = | y Q; =0 (que comresponde al estado binario 1). Cuando se pro- duce el flanco anterior de CLK2, FFO bascula y Qq se pone a nivel bajo. Puesto que FFI tiene tun nivel alto (Qq = 1) en sus entradas J, y K, durante el flanco de disparo del impulso de reo} el fliplop bascula y Q, pasa nivel alto, Por consiguiente, después de CLK2, Qy=0y Qi = ! {que coresponde al estado binario 2). En Ia Figura 9-12(b) se muestra en delle esta parte de} ddiagrama de tiempos para esia condicion. ‘Cuando se produce el flanco anterior del CLK3, FFO bascula de nuevo al estado SET (Qy= 1) FFI permanece en estado SET (Q, = 1), ya que sus entradas J, y Ky estin ambas a nivel bajo (Qy = 0). Tras este flanco de disparo, p= 1 y Q, = | (que coresponde al estado bina- Tio 3). En la Figura 9-12(¢) se muestra en detalleel diagrama de tempos para esta condicicn Finalmente, durante el lanco anterior de CLK4, Qo y 0 se ponen a nivel bajo, dado que ambos flip-flops estén en modo de basculacin debido al valor presente en sus entradas Jy K. En la Figura 9-12(d) se muestra en detalle cl diagrama de tiempos para esta condici6n, El con- tador acaba de iniciar un quevo ciclo a partir de su estado original, 0 binario. El ciagrama de tiempos completo del contador de la Figura 9-11 se muestra en fa Figura 9-13. Observe que todas las transciones de ls seiales son coincidentes; es deci, no se indian fos retar~ dos de propagacin. Aunque los retardos son un facto importante en el funcionamiento de un con- tador sfcrono, se suelen omir para simpliicar los diagramas de tiempos generals. Sino se mues- tran los pequeris retardos y ls diferencias de temporizacién, se puede conseguir relacionar mejor tas sefales resultant de un ciruito logo.456 « CONTADORES, FIGURA S15 Diagram de tiempos del omar de ta Figura 911, FIGURA 9-14 Gondor binario sinerany de} bis FIGURA 9-15 Diagrama de tiempos del ‘contador de ta Figura 9-14, Co oa aral a | cies Contador sincrono binario de 3 bits Ena Figura 9-14 se mwestra un contador sinctono binario de 3 bitsy en la Figuea 9-15 audi feama de tempos, Para entender el Tuncionamiento de exe tipo dle contador debe examinane otenidamente su seeuencia de estados, fa eal se muestra en la Tabla 9-3 Qo a es ax En primer lugar, vamos a Rjamos en Qy- Observe que, Qy eambia en cada impulso de ‘elo] a medida que et contador avanza desde st estado orginal asta su estado fina, para luego inicir un nuevo ciclo a partir del estado original. Para conseguir este funcionamiento, FED tiene que mantenerse en modo de basculacidn, aplicando constantemente niveles altos en sa entradas Joy Ky Téngase en cuenta que Qj pasa al estado contrat cada vex que Q, etd 1, Este cambio se produce en CLK2, CLK, CLK6 y CLK8. El impulso CLKS hace qos el com. idrince un nuevo cel, Para conseguir este modo de opercién, se coneciaQy 3 las en das J, y K, de FEI. Cuando Qy esta | se produce un impulso de reloj, FEI se encuentra en modo de basculaciny, por lo tamo,cambia de estado. resto de las veces, cuando Qy es, FFI estd en modo no cambio, quedando en su estado actual “] at ‘A continuacién, vamos a ver e6mo se consigue que FF2 cambie de estado en los instan- tes adecuados de acuerdo a la secuencia binaria. Observe que las dos veces que'Q, cambia de estado, debe cumplirse la dnica condicién de que tanto Qq como Q, estén a nivel alto, Esta con- dicin se detecta mediante la puerta AND, cuya salida se apica alas entradas J, y Ky de FF. nkador Sactono lanorio de ss bile (censercente) A ay Digg agee isTABLA 9-3 Secuencia de estas del Sender bina dere bits. sin no debits ydiagrama de tempor. Los Instances em que las validate las pusras AND (an nivel alto {eindican con reas ombreadas. FLUNCIONAMIENTO DEL CONTADOR SINCRONO # 457 Siempre que Qy y Q, estén a nivel alto, ta salida de la puerta AND hace que las entradas Jy y XK, de FF2 se pongan a nivel alto, y FF2 hascula en el siguiente impulso de reloj. El resto de lay veces. las entradas J, y Ky de FF2 se mantienen a nivel bajo, al igual que la salida de la puerta AND, y FF2 no cambia de estado, Pulso de reo} Inicatizacidn Tee MEM ’ Nine ore 2 0 ot i 0 1 1 1 1 eo) 5 1 ‘eet | 6 1 ee 7 1 1 1 Ktowevocicon} WD Contador sincrono binario de 4 bits {La Figura 9-16(a presenta un contador binaro de4 bitsy la Figura 9-16(b) muestra su digraa ue tiempos. Este contador particular se implementa con flip-flops dsparados por Manco ncpli= ‘0, EL azonamiento para controlar la eniradas J y K de los res primeros Mip-lops ese] mismo ue el del contador de 3 bts, previamente estudio, La eusta etapa, FF3, vara solo dos veces, en lasecuencia. Observe que estas dos ansiciones veurren justo cuando QQ, y Qzestéin a nivel | Le a ef esar |e gaae458 « COMTADORES, 8 condicidn se decowliiea mediante la puerta AND Gs de ti ‘un impulse cele, FI caunbia de esta. En los ‘nivel bajo y se produce la conalicién de no cambio, nw gue, und 58 pradueg sentry.) y Ae FF3 estén Contador de décadas sincrono Como ya saben, un contador de deads BCD dinponie de una sevens binaria runeada que at desde 0000 hast ol estado 1041. Fn lugar de pasar al estilo 1010, inicia un nucvo ei Pamir del estado 0900. En Ia Figura 9-17 se presenta un coma de décadas ICD sincrone, FIGURA 9-17 Contador de sro deeadas HCD so de este condor se pe entender examinand la sceucnLia de estas de "a Tabla 9-4, y siguendo la implemeniacion de a Figura 917. En primer lan sbserve que EPO (,) bss en ead impulso del, por lo qu la ceuacin lic paras entradas Jy Ke Esta eevacidn se implementa conectando Jy y Kz a un nivel at constante A continvacisn, observe en la Tabla 9-4 que PFI ( 9) cambia en el siguiente impulso de reloj cada vez. que Qy 4 y Q)=0. por lo que a ecuaci6tligiea para las entradas J, Kye K,= 0,0, TAB 94 Buados det Pulso de elo} aoe ‘contador de a écadas BCD. Iicializacin 0 ri ri i o o 1 2 ° 1 0 2 ° 1 1 4 1 o 0 pI 1 0 1 ie ' 1 0 7 ' 1 1 a 0 o 0 9 0 0 1 10 (vevo ciclo) 0 o ° Esta eeuacidn se implementa splicando la operacion AND aa salidasQyy Jy yconee- tando la said de a puerta alas entradas, de FP : ee ae)FIGURA 9-105 Cromgrama det ‘antudor de tecadas HCD {Qev el 18M, FIGURA 9-19 El contador binario sinerono ded bite P4LSI63A. (CTR DIV 16 indica un contador con ‘decisis extades.) SUNCIONAMIENTO DEL CONTADOR SINCRONO # 459 EI fiip-fop 24Q, ccambia de estado en el siguiente impulso de reloj cada vez que Qy y Qyestin a 1 Luego ta ecuscién Iigica de entrada es 212) sta ccuacidn se implementa aplicando Qy y Qy a las entradas de una puerta AND, y ‘comectand fa sada de ta puerta a fas entradas Jy y Ky de FI Finalmente, FES (()) Jo en el siguiente impuiso de reloj eada ver que 1= 1 Qu I testado 7), 0 cuando Q,= Fy Qy = 1 (estado 9). La eeuacién que sige esto eb sigitien =k, Q,Q,0 + Or funeidn se implementa mediante li Kigica ANIVOR conectad a las emteulas Jy y Ky le FF, come se mwestra en ef di la Figura 9:17, Observe que la tinea dite ene entre este contador de déeadas y el eontalor binaie de midulo 16 de ka Figura 9-16 es ta pueria AND com entradss Q4Qy y la puerta OR; esta disposicién detects ka ocurrencia del fetid 1001 hace que el contaor inieie un nuevo ciclo eoerectamente en el siguiente impul- se dle rela EI diagram de tiempos del contador de décadas se presenta en la Figura 9-13, 1 | LJ gle | euler Lobe erp de be eolotote itr ada te rao ue AE ot El contador binario sincrono de 4 bits 7415163A EI 74LS1634 es un sjmplo de un ciscuito integrado contador binario sinerono de 4 bits, El simbolo I6gicu se muestra en la Figura 9-19, con la numeracién de pines entre paréntesis, Este contador tiene varias caracteristicas adicionales con respecto a las caracteristicas bisicas del ‘contador binario sincrono general previamente tratado, Entrada de dat 2, 0, 0, i o> fey |iss |e, cre Divs as, Tens, RCO asjasfeafay Oy 2, 2; Sais Ue dios460 = Contanonts FiCURA 9-20 Diapromade vaste a En primer lugar, el contador puede rei : 10 binato de 4 bts, Su Secuencia de estads binris. Cuando al menos ura de las entradas esta nivel Bao ef contador se desactva. La sada de propagacin de eloj (Ripple Clock Output, RCO) se pone 4 nivel alto cuando el contador alcanza el valor de fin de cuenta (Terminal Count, 10) de quince (TC = 15). Esta salida, junto com las entradas de habilitacin permiten que eos on, tadores se puedan disponer en caseada para se verd mds adelante z. La Figura 9-20 muestra un cronograma de este contador, que se inicializa en el estado 12 5 (1100) y luego avanza hasta su valor de finde cuenta 15 (L111). La entrada Dy comesponde a bit de entrada menos significativo y Q, es el bit de sida menos significative ‘Vamos a examinar este cronograma en detalle. Esto nos ayudar ainterpretar los diag = imas de tiempos que encontraremos més adelante en este mismo capftulo 0 en las hojas de caracterfstcas de los fabricantes. Para comenzar, el impulso a nivel bajo en la entrada CLE hace que todas las salidas (Op, 21, 0; y Q,) se pongan a nivel bajo, de forma sinerona con el primer flanco positivo de CLK), ‘A continuacién, cl impulso a nivel bajo en la entrada LOAD introduce de forma sinerona {os datos en Ia entradas Dy, Dy, D, y Ds del contador. Estos aparecen en las salidas, Qcvando iE Brads el primer Hanco positvo de rel despues de que LOAD pasa nivel bao. Esa |e operacicn de inicializaciOn (PRESET). En este ejemplo particular, , yO, estin a nivel blo, mientras que Qs y Q, estin a nivel alto. Esto correspond al simero decimal 12 (Oy es bit ‘menos signifiativo) ‘conseguir secuencias de cuenta mayores, como.21 AGURA~ reser $ Eeesco Sqistaaa CTR Si 10 ndco un Beaton con dis sss) FiGuRa 9-22 Diagrama de fiempos de wn TALSI60A. FUNCIONAMIENTO DEL CONTADOR SINCRONO # 461 a ey i bE Ahors, el contador avanza por los estados 13, 14 y 15 en los tres siguientes Mlancos Positivos de feloj, y luego comienza un nuevo ciclo en 0, 1, 2 con los siguientes impulsos Ue reo), Observe «uc las dos entradas ENP y ENT estin a nivel alto durante la secuencia de estados. Cuando ENP o ENT pasan a nivel bajo, el contador se inhibe y permanece en cl esta do binario 2, El contador de décadas BCD sincrono 74LS160A Ext dspostvo tiene las mismas entradas y sade que el contador binario TALSIG3A estu- siado previament. Se puede iniialiar con eualqucr mimero BCD wtllzand lx easy do datos san la entada LOAD nivel bajo Un nivel bajo en CLR pone en estado RESET al eon, todo: La entradas de haiti ENP y ENT tienen que extarambas a nivel alto para que et contador avance através dela seevencia de ext, en respuesta una ransciOnpositva en la entrada de elo) CLK. Al igual que en el 74LS169A, las entradas de habilitacidn junto con la sada de propagavin de rele RCO (valor de finde cuenta = 1001) permitenconetar vaio [ean ax fL—pe @ See ean aes see rca | rm J —o fee a ax_fL—pe 0 pasa 1 0 cuando se produce el ws Manco de dispzo de CLG © ermanece a ya extaba en Ficho estado, La capacidad de slmacenamiento de un registro es el nimero de bits (1s y 0) de un dato digital que puede contener. Cada etapa (flip-flop) de un registro de desplazamiento representa un bit desu capacidad de almacenamiento; por consiguiente, el nimero de etapas de un reeis- tzo determina su capacidad de almacenamiento total. Los tegisros se implementan con fip- flops u otros dispositivos de almacenamiento. La capacidad de desplazamiento de un registro permite al movimiento de los datos de una etapa a otra dentro del registro, o la enada o sada del mismo, cn funcin de ls impul-FIGURA 10-2 isin ts feios ou vse de fesplecamiento fed bits en este sje REV. JNDELA SECCION 10-1 ECISTROS DE ISPLAZAMMIENTO CON ENTRADA Y SALIDA SERIE 511 sos de Felo} que se apliquen. Lt Figura 10.2 iustea la forma en que se pueden maver los datos en ths registroy de desphazamiento, E bloque representa un registro cualquiera de 4 bits y las Alechas indian ta direceién en que se mueven Ios dates Heras eon af fees essai or ESE | — titrate datos (2 Fa enero (hase ericon splat a deck Spicer tan ca twat at de dan — oe {ut is Jud z Salade dade | Ips its ink be at (nid pela ene) Entrada eid rahe nada paaelaih aro (Rosin a derechs——_(p) Retain a aad 1. Generalmente, jcudl es la diferencia entre un contador y un registro de desplazamiento? 2. ;Cusles son las dos principales funciones que realiza un registro de desplazarniento? 10-2 ™ REGISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA SERIE Los registros de desplazamiento con entrada y salida serie aceptan datos en serie, es decir, un bit.cada vez por una tinica linea. La informaciOn almacenada es entregada a la salida también en forma serie, Al finalzar esta seccin, el lector deberd ser capaz de © Explicar c6mo se introducen ct serie los bts de datos en un registro de desplazamiento, 1 Deseibie ebm se desplaan os bits de datos través dl registro. C Expicarcémo los ‘its de datos salen en serie del regio de desolazamiento. © Desarollar¥anaizar Jos: iagramas oe tcripos ete En primer lugar, vamos a ver la introduccin en serie de datos en un registro de desplazamiento tipico. La Figura 10-3 muestra un dispositivo de 4 bits implementado con flip-flops D. Con ‘cuatro etapas, este registro puede almacenar cuatro bits de datos, luego su capacidad de alma- ccenamiento es de cuatro bits512 = RFGSTROS DE PESPLAZAMENTOD FGURA 10-9 nas alien ie repre ae fh » ef, diptcamirnts SS satida serie. F | {a Figur 10-4 ilstra La introduccion en el reisteo de cuatro bits, 1010, comenzando pop clerecha. Inicialment, el registro se barra (CLEAR), Se splica un Oen lanes en el Mip-Nlop FFD, Cua el bit ms a de entrada de datos, fo que hace D Ue reloj, FO pasa il estado FIGURA 10-4 almacenanda el 0, lose upliea el primer impulse, Inuraduecin de etry bit en serie (1010) em et egies, ean @ Dor era CURD a sceermpti de Cl) cue SL oo, Depa eno impair) nem cenpa ct PL A continuacién se aplica ala entrada de datos el segundo bit que, en este caso, es 1, lo {ue hace que D = | en FF y D =O en FFI debido a que a entrada D de FFI estéconectada » ta salida Qp, Cuando se produce el segundo impulso de reo} el 1 de Ia entrada de datos de FFO s desplaza, pasando este flip-flop al estado SET, y el 0 que habia en FFO se desplazn a FF.SURA 10-5 Senate bis 0) 6 hare iplazada en ea ta soda y en placed por .REGISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA SERIE # 513, Et tercer bit, un 0, s¢ introduce por Ia linea de entrada dle datos y se aptica un impulso de reloj. E0 entra en FFO, el | almacenado en éste se desplaza a FFI y el 0 almacenado en FFI se despa a 1 Gltimo bit, que es un 1, se aplica ala entrada de datos y se aplica el siguiente impulso, dd reloj, Ahora el 1 entra en FFO, cf 1 almacenado en éste se desplaza a FFI. el | se despla a 2, y el 0 almacensdo en FF2 se desplaza a FF3, Eo completa la introduccidn en serie de los cuatro bits en el registro de desplazamiento, donde pueden quedar almacenados el tiempo {que se dese siempre que los flip-flops estén alimentados con la tensidn continua necesari. Si se desea extraer los datos del regisio, los bits deben desplazarse en serie hasta la sala (Qytal como muestra Ia Figura 10-5. Después el cuarioimpulso de reloj, et bit més ala derecha, (esti en ta sada Q,, Si se aplica un quinto impulso de reloj, ef segundo bit apareceré en Ia ‘misina sali. El sexto impulso de reloj (CLK6) desplaza el tereer bit 3 la sada y el séprimo imputso de reloj (CLK7) desplaza_ el euuno bit, Observe que, mientras que Hos cuatro Bits ini ciales se desplavan a lt said, se pueden intreducir otros bits de datos. En ta figuea se muestra «imo, durante estos impulsos de rele se ha desplavado wna serie cle Os uplicada a fa entrada Dove aan op tp Of | smi ecen ¢ ree | [| : ee aceLKs) Sasi ee aan |r| ou peal ece( eget 2 newt ton dey CLK) a ee (Cee a (See Seer aux SL, coe FL,514 # REGISTROS DE DESPLAZAMIENTOD eee BEIEMPLO 10.1 Cag cesta delenit ue Ia Figura 10-4 para ae eles de eral de dt yf SER de elo ticadas.Suponer qe, inicilmente, el regis se a barra (au comemude Can ero), FIGURA 10-6 & & 5 > 0 tO sedate seen @ cx cael n ees @ | » ene FI | Solucién | Sr ioduce el prime it de datos (1) ene registro con el primer impulso de ely lego se desplaza de inguerda a derecha, Del mismo modo se introduce y despacan os restates bis. Despae de inca | impolsos de rele resis conine los bits 11010. Ver Figura 10-0) Prezicio relaclonacdo. Otteer los estados del regis si se inverte la entrada de daton Inicialmente el registra se bora, ri Ea 1a Fgura 10-7 se muestra el simbolo \6gico tradicional de un registro de desplara- fRicte de 8 bits con entrada y sada sri. La designacién “SRG8” indica que es un egisto de desplacamiento (SRG, Shift Register) con una eapacidad de 8 bits. i eeREGISTROS DL DFSPLAZAMIENTO CON ENTRADA SERIE - SALIDA PARALELO # 515, FIGURA 10-7 rats SRG Casaotigce Gl © soe ae $e ann KPC oe a Tie ost arias | RenstGN DEA 1. Dibujret | SCHON 10-2” ha Mip-tops JK que remplacena fos plays, 2 Cus imputos de rela se raquicren para intmaluce un byte de datos en serie en un registro de desplavamiento de 8 bits? 10-3 ™ REGISTROS DE DESPLAZAMIENTO CON ENTRADA SERIE - SALIDA PARALELO. FIGURA 10-8 Registro de ‘kesplacamiento com entrada ‘eriesallda eralelo, I EIEMPLO 10-2 Determinar fs estos del registro de 4 bts para las sfiales de entrada de dats y de reloj dela Figu- 12 10-9(0). Incialmene el contenide del registro es todo unos. En este tipo de registro los bits de datos se introducen en serie del mismo modo que se ha visto en la seccidn 10-2, La diferencia esté en la forma en que dichos bits se extraen del ‘registro; en un registro con salida paralelo, se dispone de la salida de eada etapa. Una vez que los datos se han almacenado, cada bit se presenta en su respectiva linea de salida, estando disponibles todos los bits simultdéneamente, en lugar de bit a bit como en el caso de la salida sere. Alfinalizar esta seccién, el lector deberd ser capaz de: © Explicar c6mo salen los bts de datos en un registro de desplazamiento con salida Paralelo. C) Comparar la salida serie y Ia salida paralelo. 0 Utilizar el regisiro'de Aesplazamiento 74L.S164, 0 Desarrollary analiza los egistros Gon entrada serie-alida parallo=¥=:5 =f La Figura 10-8 muestra un registro de desplazamiento con entrada serie-salida paralelo, y su simbolo légico. feats — 4 | cux ® »516 = RECISTROS De OLSPRAZAMIENTO FIGURA 10-9 pec ae Ter [em bod oy 2 Le Despus de cuatro impulsos de rej el registro exié en cl esado 0110. Ver Figura 10-9(), Ejercicio relacionado, Sila entrada de datos despues de!'cuartaimpulso de ej se maniiene 40, sl serdel estado del regisro desputs Ue tes impusos de rele) ms? 7 El registro de desplazamiento de 8 bits con entrada serie-salida paralelo 7aLS164 E1 74L$164 es un ejemplo de registro de desplazamiento en format 10 de circuito integrado, que funciona con entrada seri FIGURA 10-10 El registro de desplazamiento de 8 bits com entrada sere-elda parole 74LS 64 axt (al ¢ E I] 3 eo] oo) ala) a, Ge ae ee eae 3a c 8] 6] 6) 6}aofanfaa} is] 1 % 2 Os OO 2 6 2, (©) SimbotliicoRIGISTROS DL DESPLAZAMIENTO CON ENTRADA SERIE - SALIDA PARALELO # 517 0 y en la parte (h) el yimbolo ldgico tipica, Observe que este dispositive dispone de dos entea- dss serie, y B, através de una puena yuna entrada de bormado activa a nivel bajo (CLR) Las saldas parlelo son Qp hasta Op, n Ta Figura 10-11 se muestra un sencillo diagrama de tiempos para este disposiivo. ‘Observe que Ios datos de entrada sent dela entrada A se desplazan al interior y través del regis después de que la entrada 8 pasa nivel ao. AURA 10-11 « Diggrama de CR peas UW H resare de i Gptconicei | Uma TALSI64. serie i sate HO cas ei Char che RIVSIONDELA 1. La seevencia de bits 101s introduce en sere (primero el bit mis aa derecha) en un SECCION 10:3 registro de desplazamiento de 4 bits con sada paralel, que inicislmente se a borra- | do, {Cuales son las salidas Q después de dos impulsos de reloj? 2. :Puede ullizarse un registro con cnlrada sri-slida pralelo como registro con enra- day salid sere?510) # REGISTRO BE RESPLAZANUI TOD 10-4 ™ REGISTROS DE DESPLAZAMIENTO CON ENTRADA PARALELO SALIDA SERIE FIGURA 10-12 Registra de desplansienta de 4 bis com entrada paralto-salda serie. sieve +P] | En un registro con entrada paratelo, los bits se introducen simultineamente en sua 4 respectivaselapas através de linea paraelo, a diferencia de las entradas de dais erg {tue se introducen por medio de una tnica tinea bt a bit. La salida serie xe hace det mismo modo que se ha descrito en la Seccién 10-2, una vez que todos los datos entén SE almacenados en el registro, ALfinalizar esta seccién, el lector deberd ser capaz de: 1 Explicar cémo se introducen los datos e fa Pagar) We12 idusira wn rexisro de despvamienia de 4 bits com ental pardelesalida “erie Er i pare th) se indica su simbole lgieo, Observe que tiene cua linens de enrada de Co ee eee (a Disgamstgeo Ena edtos Dy 0, D, OY surritons —f_ seca J Said 8 aon serie ux —pe (Simba gco ae, ee sl -RECISTROS DE DISPLVAMIENTO CON ENTRADA PARALLIO - SALIDA SERIE 19 «laos Dy, Dy. Day Duy uma entrada SHIPTIEZRD (lesplaramientofcarga), que pentiteeargar Patalelo los cuatro bils de datos en el rogistr, Cuando esta entrada ¢ puerta Gy (y se activa, permits ye 2 nivel bajo, has ads bit sex aplieado a la entrada D de su respec: tivo Mip-Hlop, Cuando se aplica un impulso de reloj, los flip-flops von D SET, ¥ los MlipsMops con 2) = 0 pasan al estatlo RESET tro buts stones pasa al estado macensindove de este ml los exs- Cando ta entrada SHE AD esti a nivet alto, tas puertas Gy a Gy se inhiben y tas puertay (i, a Gy e€ activin, permitiendo que Ins bits de datos se desplacen hacia fa derecha, pssindo de un claps a la siguiente, Las puertas OR permiten el desplazamiento normal «li inroduccisin de datos en parilelo, dependiend de qué puertas AND se h el nivel de ba entrada SHILOAD ae 1 EJEMPLO 10-3, n activade, Deterniar ta forma de onda de fa slid dle datos ew reisin de is para as tomas de a dhe entrada parafeln de datos, de eeloj y SHHETLZPAD se la Figura 10-1 May, Usilizar el di Ade fa Figura 1-120, aa hin FIGURA 10-15 aah ain sunenion of secs ox be ss ox 7LELBL ELS ty smevions ULI Solucién Enel impulso de rel]! Ios datos paralelo (D,D;D,D, = 1010) se cargan en el registro, poniendo la salida Q,a 0. En el impulso de reloj 2, el! de Q, se desplaza a Qs; en el impulso de rel 3 el Ose esplaza a Qs; en el impulso de reloj 4, el iltimo bit de datos (1) se desplaza a Q, y en el impulso de ‘oj 5 todos los bits se han desplazado slido del registro, y s6lo quedan Is en el mismo (supo- aiendo que la entrada Dy permanece 1). Ver Figura 10-136). Fjercicio_relacionado. Determinar la sefal de salida de datos para las sefales de reloj y SHIFTILAD Ae ta Figura 10-13(a), si las entradas de datos paralelo son D,D,0;D,~0101. Ml El registro de desplazamiento de 8 bits con carga paralelo 7418165 EI 74LS165 cs un ejemplo de registro de desplazamiento en formato de circuito integrado que ‘rabaja con entrada paraleto y salida serie (también puede funcionar con entrada y salida serie. La Figura 10-14 muestra ef diagrama légica intemo de este dispositivo y su simbolo légico,520 # RECISTROS OF DESIRAZAMENTO, FIGURA 10-14 El registro de desplacamiento deh Bat con carga parateln Pausies, 7! smi cu. s 5 ree |]rbe (a) Diaries gico M% DB, Ds Ds Dy Dy Dy vy sui see ol ser cuxina cx © ee (©) Simtoloigeo { eaaia SHUFTILOAD (SHI a nivel bajo activa todas as puertas NAND para ea- {2ar la carga parle, Cuando un bit de datos de entrada es un 1. el flip-flop pasa 1 xt SET de forma asincrona debido al nivel bajo en ta salda dela pucrta supers Por our Inde los datos se pueden introducir en serie através dela entrada SER. El eoy se puede inhibi ca cualquier instante splicando un nivel alto a la entrada CLK INH. Las salidas de dos tore del reels son Q) y su complemento Q;, Est implementacién es distinia de la que se he vato anteriommente, el método sincrono de carga paralelo, lo que demuestra que exitcy vane fe ‘mas de realizar la misma funcién, {at Figura 10-15 e5 un cronograma que muestra un ejemplo de funcionamicnto de un registro de desplazamicnto 74L S165 en2 RECISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA PARALELO 4 521 be cone pled LED eg a BY TET = gto ATLL fg es Dinerome de ‘ear de cox tw spicomieno | sites exo mlaAcay, it Sipioraeaa| | os aoa ae fos ati Dy ‘ |», i oui Dore [dee epee oer peso i 7 7b bf Lf o of lof lof 12 f Desphzamients fetiicia| Carga (Lo| REVISION DEA 1. Explicar Ia funcién de la entrada SHIFTILOAD. SECGON 10-4 2. Enun registro de desplavamiento 74LSI65, la operaién de carga paalelo es sincro- nao asincrona? 10-5 ™ REGISTROS DE DESPLAZAMIENTO CON ENTRADA Y SALIDA. PARALELO- En las secciones anteriores se han descrito la entrada en paralelo y la salida en paralelo de datos. £1 registro de entrada y salida paralelo aplica ambos métodos. Inmediatamente después de introducir simulténeamente todos los bits de datos, estos aparecen en paralelo en las salidas. : “Alf Abte area scl onel lector debe tr anes de: ar cl registra de desplazamienta de 4 bits ide acct pee plan is522 © REGISTROS LE OESTLAZA FIGURA 10-16 Retr de ‘entrada y sada paratelo FIGURA 10-17 Elregisiro de Aesplacamiento de bite con ‘acceso paraeto PHSI95A, La Figura 10-16 presenta un intro de entrada y valida paraleo. as et pala H registro de desplazamiento de 4 bits de acceso paralelo 741S195A FL CaLSI9SA puede uilizase para bajar con entrada y alla parte, Puesto que también tiene una entrada serie, se puede emplea y salida paralelo. Puede usase para fun omo salida, En ta Figura 10-17 se muestra su simboto légico pic Py Pe my AF para trabajar con entrada y salida serie, o entrada serie neionar con ena paralclo y sada serc uilizando Q, le: Is ie ly See skew ce f suit a aux be Jus fos fo» Jor % % % o Cuando la entrada SHIFTILDAD (SHED) esta nivel bajo, tos tos de as entradas pra lelo se introducen en forma sincrona SHICD esta nivel alto, 10s datos almacenatos se desplazan ala derccha, sineroniziog aon Sefial de elo. Las entradas Jy R son ‘rexistro (Q,). y Qs puede utilizarse como salida de datos serie. La entrada de borrado activa a nivel bajo (CLR) es asinerona. I diagrama de tiempos de la Figura 10.18 ilusta el funcionamiento de este registro en la transicién postiva de la seal de reloj. Cuando para las entradas de datos serie de Ia primera etapa del ehANI DE DIMAZANIENTO AIDIRECCIONALES #523 eae ieee Teg gl en as fo al egg nea un gees) =" aan oe a Fa eee mses. ia oes SERIE Tor 22 6 (ene SECCION 10-5 {cuales son las salidas de datos? 2. Para un 74.8 195A, S/T 10-6 = REGISTROS DE DESPLAZAMIENTO BIDIRECCIONALES, Un registro de desplazamiento bidireccional es aquél en el que los datos se pueden desplazar a izquierda » a derecha. Se puede implementar utilizando puertas ldgicas que permitan la transferencia de un bit de datos de una etapa a la siguiente de la izquierda 0 de la derecha dependiendo del nivel de una linea de control. io bidireccional de" bits 74 ersal de desplazaiiento bidiéccional We 4 6 eras de los ea oe despetinic En la Figura 10-19 se muestra un registro de desplazamiento bidireecional. Un nivel alto en la entrada de control RIGHT/LEFT (Derechalizquierda) permite a los bits de datos que estin dentro del registro desplazarse hacia la derecha, y un nivel bajo hace que se desplacen hacia la izquierda, Un examen de la logica de puertas hard evidente este funcionamiento. Cuando la entrada de control RIGHTILEFT esté a nivel alto, las puertas G, a G, se activan, y el estado de la salida Q de cada flip-flop pasa ala entrada D del siguiente flip-flop. Cuando se produce tun impulso de reloj los bits de datos se desplazan una posicién a la derecha, Cuando esta entra a de control estd a nivel bajo, las puertas Gi a Gy se activan, y la salida Q de cada flip-flop pasa a la entrada D del flip-flop precedente. Cuando se genera un impulso de reloj, los bits de datos se desplazan una posicién hacia la izquierda,