JERARQUIA DE BUSES MULTIPLES Jerarqua de buses mltiples Si se conectan un gran nmero de dispositivos a un bus, las prestaciones de ste pueden

disminuir al aumentar el retardo de propagacin debido al tiempo de coordinacin de los diferentes dispositivos para el uso del bus y, adems, se forma una congestin al estar los dispositivos continuamente esperando que sea su turno para usar el bus comn. Se puede intentar controlar este problema aumentado el ancho de banda del bus, pero la solucin ms efectiva consiste en utilizar varios buses, de diferentes velocidades, y organizarlos de forma jerrquica. Buses de tipo 0 Los buses de tipo 0 son los buses internos de las pastillas. La utilizacin de buses internos de gran ancho de palabra unido a la incorporacin de memoria cach interna facilita que se puedan conseguir microprocesadores de grandes prestaciones. Buses de tipo 1 El bus de tipo 1 es el bus de interconexin de componentes de una placa o circuito impreso. Buses de tipo 2 Estos buses sirven para interconectar las distintas placas de un modulo, formando lo que se llama el panel posterior. La prctica totalidad de los computadores actuales se componen de un solo mdulo, por lo que no existe bus de nivel 3 y este bus se convierte en el bus del sistema. Buses de tipo 3 o bus del sistema permite interconectar diversos mdulos del computador. Hoy en da hay muy pocos sistemas que contengan varios mdulos. Por lo que generalmente coinciden los buses de nivel 2 y 3. La gran diferencia entre los tipos 2 y 3 es la distancia que debe tener el bus, que puede llegar a los 10m en el tipo 3. Ello obliga a tratar este bus como una lnea de transmisin. Adems, es muy frecuente que el bus de tipo 3 exija unos repetidores o buffers, para pasar de un panel posterior a otro. Buses de tipo 4 Lo forman los buses paralelos para conexin de perifricos. En realidad se pueden considerar cuatro situaciones, que a veces se pueden dar simultneamente en el mismo computador: En la primera, los controladores de los perifricos se conectan directamente al bus del sistema (bus tipo 2 3).

En la segunda se dispone de un bus especial para la E/S, como es un canal 370 de IBM, como es el Unibus en el caso de la arquitectura VAX, o como son los buses PCI e EISA en un computador personal. La tercera consiste en disear un bus reducido, derivado del bus del sistema, que permita la conexin en paralelo de una serie de perifricos especficos. La cuarta consiste en emplear un bus paralelo de conexin de perifricos, de acuerdo con una norma preestablecida. La diferencia con el caso anterior es que ahora no se trata de una versin reducida del bus del sistema, sino de una configuracin que puede ser muy distinta. El ejemplo clsico es el puerto paralelo o Centronics, previsto para la conexin de impresoras, el bus IEEE-488, previsto para la interconexin de instrumentos de laboratorio a computadores o los buses QIC, SCSI e IPI, para conexin de discos. Buses de tipo 5 Los buses serie suelen constituir el tipo ms elemental del espectro de las comunicaciones de un sistema informtico. Se emplean para cubrir las mayores distancias. El bus serie puede ser simple o doble. El simple puede permitir la transmisin en un solo sentido o en ambos sentidos de forma alternativa (semi-duplex). El doble permite la transmisin en los dos sentidos simultneamente (full-duplex).

Jerarqua de buses mltiples. La ventaja principal de utilizar una organizacin jerarquizada de los buses es que los dispositivos de E/S ms exigentes se ponen ms cerca del procesador y se les da prioridad con el fin de evitar los temidos cuellos de botella. En la figura 8 se puede observar una jerarqua de buses tpica que se puede encontrar en un ordenador actual. Se pueden ver el bus local y el bus de memoria que conectan el procesador con la jerarqua de memoria (caches externas y memoria principal). stos son los buses de mayor velocidad ya que el rendimiento de todo el sistema depende en gran medida de la comunicacin entre la jerarqua de memoria y el procesador. En otro nivel de nuestra jerarqua de buses se encuentran los buses de expansin tales como el bus PCI (PeripheralComponentInterconnect) y el bus ISA (Industry Standard Architecture), a los que se conectan una gran variedad de dispositivos de E/S, desde tarjetas de sonido hasta impresoras. Con esta configuracin podemos aislar el trfico entre la memoria y el procesador del trfico correspondiente al resto de dispositivos de E/S.

Finalmente, en una jerarqua de buses tpica tambin se encuentran los buses dedicados o de propsito especfico, tales como los buses IDE y SCSI para dispositivos de almacenamiento (discos duros, CD-ROM, DVD-ROM, disqueteras), el bus AGP (AcceleratedGraphics Port) para tarjetas grficas de alto rendimiento y los buses firewire y USB para multitud de dispositivos de entrada/salida que podemos encontrar en el mercado (discos duros, lectores de tarjetas flash, cmaras de fotos/vdeo/webcam, teclados, ratones, impresoras, scanners, etc.) En definitiva, se pretende tener mltiples y diferentes buses jerarquizados, para que dispositivos de diferentes velocidades no interfieran entre s y se eviten congestiones de trfico debidas a que los dispositivos ms lentos impidan que los ms rpidos se comuniquen con el procesador. ELEMENTOS DE DISEO DE UN BUS: Tipo de buses. Dedicado: una lnea de bus dedicada est permanentemente asignada a una funcin o a un subconjunto fsico de componentes de la computadora. Un ejemplo de dedicacin funcional, comn en muchos buses, es el uso de lneas separadas para direcciones y para datos.

Multiplexado: La informacin de direccin y datos podra trasmitirse a travs del mismo conjunto de lneas si se utiliza una lnea de control de direccin valida, al comienzo de la transferencia de datos, la direccin se sita en el bus y se activa la lnea de direccin valida. Cada modulo dispone de un periodo de tiempo para copiar la direccin y determinar si es l el modulo direccionado. Despus la direccin se quita del bus, y las mismas conexiones se utilizan para la subsecuente transferencia de lectura o escritura de datos. Este mtodo de uso de las mismas lneas para usos diferentes se llama multiplexado.

Mtodo de arbitraje. En todos los sistemas, exceptuando los ms simples, puede necesitar el control del bus ms de un modulo. Los diversos mtodos se pueden clasificar aproximadamente como centralizados o distribuidos, el propsito es designar un dispositivo, el procesador o un modulo de Entrada/Salida. o Centralizados: un nico dispositivo hardware, denominado controlador de bus o rbitro, es responsable de asignar tiempos en el bus. El dispositivo puede estar en un modulo separado o ser parte del procesador. Distribuido: no existe un controlador central. En su lugar, cada modulo dispone de lgica para controlar el acceso, y los mdulos actan conjuntamente para compartir el bus.

 Temporizacin: o Hace referencia a la forma en la que se coordinan los eventos en el bus. Con temporizacin sncrona: la presencia de un evento en el bus est determinada por un reloj. El bus incluye una lnea de reloj a travs de la que se transmite una secuencia en la que se alternan intervalos regulares de igual duracin a uno y a cero. Un nico intervalo a uno seguido de otro a cero se conoce como ciclo de reloj o ciclo de bus y define un intervalo de tiempo-unidad. Todos los dispositivos del bus pueden leer la lnea de reloj y todos los eventos empiezan al principio del ciclo de reloj. La temporizacin sncrona es ms fcil de implementar y comprobar, sin embargo es menos flexible que la temporizacin asncrona; debido a que todos los dispositivos en un bus sncrono deben utilizar la misma frecuencia de reloj, el sistema no puede aprovechar las mejoras en las prestaciones de los dispositivos.

Con temporizacin asncrona: la presencia de un evento en el bus es consecuencia y depende de que se produzca un evento previo. Despus de un breve intervalo para que las seales se estabilicen, activa la seal MSYN (master sync sincronizacin maestra) indicando la presencia de seales de direccin y control vlidas. El mdulo de memoria responde proporcionando el dato y una seal SSYN (slave sync sincronizacin esclava) .Pueden compartir el bus, una mezcla de dispositivos lentos y rpidos, utilizando tanto las tecnologas ms antiguas, como las ms recientes.

 Anchura de bus de datos: o La anchura del bus de datos: afecta a las prestaciones del sistema; cuanto ms ancho es el bus de datos, mayor es el nmero de bits que se transmiten a la vez. o La anchura del bus de direcciones: afecta a la capacidad del sistema; cuanto ms ancho es el bus de direcciones, mayor es el rango de posiciones a las que se puede hacer referencia. Tipos de transferencia de archivos: Un bus permite varios tipos de transferencia de datos. Todos los buses permiten tanto transferencias de escritura (dato de maestro a esclavo), como de lectura (dato de esclavo a maestro). o En el caso de un bus con direcciones y datos multiplexados, el bus se utiliza primero para especificar la direccin y, luego, para transferir el dato. En una operacin de lectura, generalmente hay un tiempo de espera mientras el dato se est captando del dispositivo esclavo para situarlo en el bus. Tanto para la lectura como para la escritura, puede haber tambin un retardo si se necesita utilizar algn procedimiento de arbitraje para acceder al control del bus en el resto de la operacin. En el caso de que haya lneas dedicadas a datos y direcciones, la direccin se sita en el bus de direcciones y se mantiene ah, mientras que el dato se ubica en el bus de datos. En una escritura, el maestro pone el dato en el bus de datos tan pronto como se han estabilizado las lneas de direccin y el esclavo ha podido reconocer su direccin. En una operacin de lectura, el esclavo pone el dato en el bus de datos tan pronto como haya reconocido su direccin y disponga del mismo. o Tambin son posibles algunas operaciones combinas. Una operacin de lecturamodificacin-escritura es simplemente una lectura seguida inmediatamente de una escritura en la misma direccin. La direccin se proporciona una sola vez al comienzo de la operacin. La operacin se completa generalmente indivisible, de cara a evitar cualquier acceso al dato por otros posibles maestros del bus. El objetivo primordial de esta posibilidad es proteger los recursos de memoria compartida en un sistema multiprogramacin. o La lectura despus de escritura es una operacin indivisible, que consiste en una escritura seguida inmediatamente de una lectura en la misma direccin. La operacin de lectura se puede realizar con el propsito de comprobar el resultado. o Tambin permiten transferencias de bloques de datos. En este caso, un ciclo de direcciones viene seguido por n ciclos de datos. El primer dato se transfiere a, o desde, la direccin especificada; el resto de datos se transfieren a, o desde, las direcciones siguientes.