太原理工大学 夏路易

第 3 章 MAX +PL USI I 软件 的使用

MAX+PLUSII 软件是一个功能强大，容易使用的软件包，它可以以图形方式、文字输入
方式（AHDL、VHDL 和 VERILOG）、和波形方式输入设计文件，可以编译并形成各种能够下装
到 EPROM 和各种 ALTERA 器件的文件，还可以进行仿真以检验设计的准确性，下面举例说明
该软件的使用。

3.1 MAX +PLU SII 软件

3.1 .1 功能简介
(1) 原理图 输入（ Graph ic Edito r）
MAX+PLUSII 软件具有图形输入能力,用户可以方便的使用图形编辑器输入电路图,图中
的元器件可以调用元件库中元器件,除调用库中的元件以外,还可以调用该软件中的符号功
能形成的功能块.图形编辑器窗口见图 3.1.1.

图 3.1.1 图形编辑器窗口
71
 太原理工大学 夏路易

(1) 硬件描述语言输入(Text Editor)

MAX+PLUSII 软件中有一个集成的文本编辑器,该编辑器支持 VHDL,AHDL 和 Verilog 硬
件描述语言的输入,同时还有一个语言模板使输入程序语言更加方便,该软件可以对这些程
序语言进行编译并形成可以下载配置数据，文本编辑器窗口见图 3.1.2。

图 3.1.2 文本编辑窗口

(2) 波形编辑器(waveform Editor)

在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，波形编
辑器可以生成和编辑仿真用的波形（*.SCF 文件），使用该编辑器的工具条可以容易方便
72
 太原理工大学 夏路易

的生成波形和编辑波形。波形编辑器窗口如图 3.1.3 所示。使用时只要将欲输入波形的时间

段用鼠标涂黑，然后选择工具条中的按钮，例如，如果要某一时间段为高电平，只需选择
按钮 ”1”。

图 3.1.3 波形编辑器窗口

还可以使用输入的波形(*.WDF 文件)经过编译生成逻辑功能块，相当于已知一个芯片
的输入输出波形，但不知是何种芯片，使用该软件能力可以解决这个问题，设计出一个输
入和输出波形相同 CPLD 电路。

73
 太原理工大学 夏路易

(3) 管脚（底层）编辑窗口(Floorplan Editor)

该窗口用于将已设计好逻辑电路的输入输出节点赋予实际芯片的引脚 ,通过鼠标的拖
拉，方便的定义管脚的功能。管脚（底层）编辑窗口见图 3.1.4。

图 3.1.4 管脚（底层）编辑窗口
(4)自动错误定位
在编译源文件的过程中，若源文件有错误，Max+Plus2 软件可以自动指出错误类型和
错误所在的位置。

(5)逻辑综合与适配
该软件在编译过程中，通过逻辑综合 (Logic Synthesizer)和适配(Fitter) 模块,可
以把最简单的逻辑表达式自动的吻合在合适的器件中。

(6)设计规则检查
74
 太原理工大学 夏路易

选取 Compile\Processing\Design Doctor 菜单，将调出规则检查医生，该医生可以按

照三种规则中的一个规则检查各个设计文件，以保证设计的可靠性。一旦选择该菜单，在
编译窗口将显示出医生，用鼠标点击医生，该医生可以告诉你程序文件的健康情况。见图
3.1.5。

图 3.1.5 规则检查医生

(7) 多器件划分(Partitioner)
如果设计不能完全装入一个器件，编译器中的多器件划分模块，可自动的将一个设计
分成几个部分并分别装入几个器件中，并保证器件之间的连线最少。

(8)编程文件的产生
编译器中的装配程序(Assembler)将编译好的程序创建一个或多个编程目标文件：
EPROM 配置文件（*.POF）例如,MAX7000 系列
SRAM 文件（*.SCF）例如,FLEX8000 系列的配置芯片 EPROM
JEDEC 文件(*.JED)
十六进制文件(*.HEX)
文本文件(*.TTF)
串行 BIT 流文件(*.SBF)

(10)仿真
当设计文件被编译好,并在波形编辑器中将输入波形编辑完毕后,就可以进行行为仿真
了,通过仿真可以检验设计的逻辑关系是否准确.

(11)分析时间(Analyze Timing)
75
 太原理工大学 夏路易

该功能可以分析各个信号到输出端的时间延迟,可以给出延迟矩阵和最高工作频率.
见图 3.1.6 和图 3.1.7.

图 3.1.6 延迟矩阵

76
 太原理工大学 夏路易

图 3.1.7 最高工作频率

(12)器件编程
当设计全部完成后,就可以将形成的目标文件下载到芯片中,实际验证设计的准确性.

(13)设计过程
1) 输入项目文件名(File/Project/Name)
2) 输入源文件(图形、VHDL、AHDL、Verlog 和波形输入方式)
(Max+plusⅡ/graphic Editor, Max+plusⅡ/Text Editor, Max+plusⅡ/Waveform
Editor)
3) 指定 CPLD 型号(Assign/Device)
4)设置管脚、下载方式和逻辑综合的方式
(Assign/Global Project Device Option,Assign/Global Logic Synthesis)
5) 保存并检查源文件(File/project/Save & Check)
6) 指定管脚(Max+plusⅡ/Floorplan Editor)
7) 保存和编译源文件(File/project/Save & Compile)
8) 生成波形文件(Max+plusⅡ/Waveform Editor)
9) 仿真(Max+plusⅡ/Simulator)
10)下载配置(Max+plusⅡ/Programmer)

3.1.2 常用菜 单简介

(1) 主菜单（见图 3.1.1）
该主菜单随所选功能的不同而不同。

77
 太原理工大学 夏路易

图 3.1.1 主菜单

(2)MAX+PLUSⅡ 菜单(见图 3.12)

图 3.12 主功能菜单
(3) 文件菜单(见图 3.1.3)

78
 太原理工大学 夏路易

该文件菜单随所选功能的不同而不同。
图 3.1.3

(4) 模板菜单 (见图 3.1.4)

该模板使编写 VHDL 和 AHDL 设计文件更容易和方便。

图 3.1.4

(4)指定菜单(见图 3.1.5)

79
 太原理工大学 夏路易

图 3.1.5

(5)选择菜单(见图 3.1.6)

图 3.1.6

该软件的菜单繁多，要想都学会有一定的难度，主要原因是资料问题。但是常用的菜单
会使用还是可能的。

80
太原理工大学 夏路易

81