AGPS-2006

8284A Generador de Reloj

El 8284 se encarga de proporcionarle al microprocesador los pulsos de reloj adecuados. Tambin enva la seal adecuada de inicializacin (RESET).
_________ _________ _| \__/ |_ |_|1 18|_| _| |_ |_|2 17|_| _| |_ |_|3 8284 A 16|_| _| |_ |_|4 15|_| _| |_ |_|5 14|_| _| |_ |_|6 13|_| _| |_ |_|7 12|_| _| |_ |_|8 11|_| _| |_ |_|9 10|_| |______________________|

CSYNC PCLK AEN1 RDY1 READY RDY2 AEN2 CLK GND

VCC X1 X2 ASYNC EFI F/C OSC RES RESET

Figura 1. Configuracin del 8284A

Descripcin de las terminales del 8284 para el modo mnimo del 8088.
X1 y X2 son las entradas del cristal, el cual no tiene polaridad. La frecuencia se divide entre 3, con la caracterstica que es de 33% en alto y 66% en bajo, la cual se obtiene en la salida CLK. La seal CLK es dividida entre 2 y se enva por la salida PCLK (reloj perifrico) EFI (external frecuency in) es la entrada de reloj si se usa oscilador u otra seal de frecuencia externa. La terminal F/C determina cul es la seal de origen, si sta est en 1, el origen es la seal EFI, si no, ser la obtenida en X1 y X2 (cristal). OSC es una seal de salida donde se obtiene la frecuencia del cristal en una sola terminal. RES es una lnea de entrada para el disparo de la seal de RESET. Aqu se conecta un arreglo de capacitor-resistencia con un botn de disparo normalmente abierto (push button).

1/2

AGPS-2006

RESET es la seal de inicializacin que se enva al microprocesador. READY se conecta directamente a la seal READY del 8088. AEN1 y AEN2 se utilizan para sistemas de varios procesadores, cuando se utiliza slo uno, estas entradas se colocan en tierra (GND). ASYNC sirve para sincronizar la salida READY y compensa los tiempos de respuesta de los dispositivos conectados al bus. En el modo mnimo esta seal se deja al aire. CSYNC se utiliza cuando existen mltiples 8284 conectados a un sistema y para esto se utiliza un reloj maestro. En el modo mnimo se conecta a GND.

2/2