CAPITULO 3: PERSPECTIVA DE ALTO NIVEL DEL FUNCIONAMIENTO Y DE LAS INTERCONEXIONES DEL COMPUTADOR

3.1 Qu tipos generales de funciones especifican las instrucciones de un computador? Procesador Memoria: Transferencia de datos desde o hacia memoria. Procesador E/S: Transferencia de datos desde o hacia el exterior a travs de un modulo de E/S. Procesamiento de Datos: Alguna operacin aritmtica o lgica con los datos. Control: Una instruccin puede especificar que la secuencia de ejecucin se alter 3.2 Enumere y defina brevemente los estados posibles que determina la ejecucin de una interrupcin? 1) Calculo de direccin de la instruccin (IAC, Instruction Address Calculation) determina la direccin de la siguiente instruccin a ejecutar. 2) Captacin de instruccin (if, InstructionFetch): la CPU lee la instruccin desde su posicin en memoria. 3) Decodificacin de la operacin indicada en la instruccin (IOD, InstructionOpertionDecoding): analiza la instruccin para determinar el tipo de operacin a realizar y el (los) operando(s) a utilizar. 4) Clculo de direccin del operando (OAC, OperandAddressCalculation): si la instruccin implica una referencia a un operando en memoria o disponible mediante E/S, determina la direccin del operando. 5) Captacin de Operador (OF, OperandFetch): capta el operando desde memoria o se lee desde el dispositivo de E/S 6) Operacin con los datos (DO, Data Opertion): realiza la operacin indicada en la instruccin. 7) Almacenamiento de Operando (OS, OperandStore): describe el resultado en memoria o lo saca a travs de un dispositivo de E/S. 3.3 Enumere y defina brevemente dos aproximaciones para gestionar las interrupciones mltiples? Desactivar las interrupciones mientras se esta ocupando una interrupcin. Definir prioridades para las interrupciones y permitir que una interrupcin de prioridad mas alta pueda interrumpir a un gestor de interrupcin de prioridad menor. 3.4 Qu tipos de transferencias debe permitir la estructura de interconexin (Por ejemplo un bus) de un computador? Memoria a procesador.- el procesador lee una instruccin o un dato desde la memoria. Procesador a memoria.- el procesador escribe un dato en la memoria. E/S a Procesador.- el procesador lee datos de un dispositivo de E/S a travez de un modulo de E/S.

Procesador a E/S.- el procesador enva datos al dispositivo de E/S. Memoria a E/S y viceversa.- en estos dos casos un modulo de E/S puede intercambiar datos directamente con la memoria, sin que tenga que pasar a travs del procesador, utilizando el acceso directo a memoria (DMA).

3.5 Qu ventajas tiene una arquitectura de varios buses frente a otra de bus nico? Con mltiplos buses, hay menos dispositivos por bus. Esto reduce el retraso de propagacin, porque cada bus puede ser ms corto, y reduce efectos de cuello de botella

3.6 Enumere y defina brevemente los grupos de lneas de seal para el bus PCI? Terminales (pastillas) de sistema: construidas por los seales de reloj y de inicio (reset). Terminales de direccin y datos: incluye 32 lneas para datos y direcciones multiplexadas en el tiempo. Terminales de control de la interfaz.- controlan la temporalizacin de las transferencias y proporcionan coordinacin entre los que la inician y los destinatarios. Terminales de arbitraje.- a diferencia de las otras lneas de seal del PCI, estas no son compartidas. Terminales para seales de error.- utilizadas para errores de paridad u otros. Terminales de interrupcin.- para los dispositivos PCI que deben generar peticiones de servicio. Terminales de soporte de cache.- necesarios para permitir memoria cache en el bus PCI asociadas a un procesador o a otro dispositivo. Terminales de Ampliacin a bus de 64 bits: incluye 32 lneas multiplexadas en el tiempo para direcciones y datos y se combinan con las lneas obligatorias de direccin y datos para construir un bus de direcciones y datos de 64 bits. Terminales de test (JTAG/ Boundary Sean): estas seales se ajustan al estndar IEEE 1149,1 para la definicin de procedimientos de test.

CAPITULO 4: MEMORIA CACH

4.1. Qu diferencias hay entre acceso secuencial, acceso directo y acceso aleatorio? La memoria est organizada en unidades de datos, denominadas registros. Acceso secuencial: se debe hacer en una secuencia lineal especfica Acceso directo: Los bloques individuales o registros de tener una direccin nica basada en la ubicacin fsica. El acceso se logra por el acceso directo para llegar a una vecindad en general, ms la bsqueda secuencial, contando, o a la espera de llegar a la ubicacin final.

Acceso aleatorio: Cada localizacin direccionable en la memoria tiene un nico, conectado fsicamente-en el tratamiento de mecanismo. El tiempo para acceso a una ubicacin dada es independiente de la secuencia de los accesos anteriores y es constante.

4.2 Cul es la relacin general entre tiempo de acceso, coste y capacidad de memoria? Mientras ms rpido sea el tiempo de acceso, mayor es el costo por bit y mayor capacidad, Menor tiempo de acceso, menor costo por bit y una mayor capacidad 4.3. Cmo se relaciona el principio de localidad con el uso de mltiples niveles de memoria? Es posible para organizar los datos a travs de una jerarqua de memoria de tal manera que el porcentaje de accesos a cada nivel sucesivamente inferior es sustancialmente menor que la de la nivel por encima. Debido a las referencias de memoria tienden a agruparse, los datos en la mayor memoria de nivel no es necesario cambiar muy a menudo para satisfacer las solicitudes de acceso a memoria. 4.4. Qu diferencias existen entre las correspondencias directa, asociativa y asociativa por conjuntos? En un sistema de cach, los mapas de asignacin directa de cada bloque de memoria principal en una solalnea de cach sea posible. mapeo asociativo permite a cada loque de memoria principal para ser cargado en cualquier lnea de la cach. En conjunto asociativo de mapas, la cach se divide en una serie de conjuntos de lneas de cach; cada bloque de memoria principal puede ser asignada a cualquier lnea de un conjunto en particular. 4.5. Para una cach con correspondencia directa, una direccin de memoria principal es vista como tres campos. Enumere y defina estos campos. Un campo identifica una nica palabra o byte dentro de un bloque de memoria principal. Los otros dos campos de especificar uno de los bloques de memoria principal. Estos dos campos son un campo de lnea, que identifica una de las lneas de la cach, y un campo de etiqueta, que identifica uno de los bloques que pueden caber en esa lnea 4.6. Para una cach con correspondencia asociativa una direccin de memoria principal es vista como dos campos. Enumere y defina estos campos Un campo de etiqueta identifica un bloque de memoria principal. Un campo de la palabra identifica a una nica palabra o byte dentro de un bloque de memoria principal

4.7. Para una cache con correspondencia asociativa, una direccin de memoria es vista como tres campos. Enumere y defina estos Campos. 1. Un campo identifica una nica palabra o byte dentro de un bloque de memoria principal. Los otros dos campos sirven para especificar uno de los bloques de memoria principal. Estos dos campos son:

2. Un campo establecido, que identifica a uno de los juegos de la memoria cach, y 3. Un campo de etiqueta, que identifica uno de los bloques que pueden caber en ese conjunto. 4.8. Que diferencia hay entre localidad espacial y localidad temporal Localidad espacial se refiere a la tendencia de ejecucin de involucrar a un nmero de memoria localidades que se agrupan. Localidad temporal se refiere a la tendencia de un procesador para acceder a posiciones de memoria que se han utilizado recientemente 4.9. En general Cules son las estrategias para explotar la localidad espacial y la localidad temporal? Localidad espacial es generalmente explotado por el uso de grandes bloques de memoria cach y por la incorporacin de mecanismos de prelectura (ir a buscar los artculos de uso anticipado) en ella lgica de control de cach. Localidad temporal es explotada por mantener usado recientemente instruccin y los valores de datos en la memoria cach y por la explotacin de una jerarqua de cach

CAPITULO 5: MEMORIAS INTERNAS

5.1 Cules son las propiedades clave de las memorias semiconductoras? Exhiben dos estable (o semiestable) estados, que pueden ser utilizados para representar binario 1 y 0, sino que son capaces de ser escrita en (al menos una vez), para establecer el estado; que son capaces de ser ledo para detectar el estado

5.2 Cul de los 2 significados se est empleando para el trmino memoria de acceso aleatorio? (1)Una memoria en la que las palabras individuales de la memoria se acceden directamente a travs, cableada en el tratamiento de la lgica. (2) De memoria de semiconductores principal en el que es posible tanto para leer datos de la memoria y para escribir nuevos datos en la memoria fcilmente y rpidamente.

5.3 Qu diferencia hay, en cuanto a aplicaciones, entre DRAM y SRAM? SRAM se utiliza para la memoria cach (tanto dentro como fuera del chip), y se utiliza para la memoria DRAM la memoria principal.

5.4 Qu diferencia hay entre DRAM y SRAM en cuanto a caractersticas tales como velocidad, tamao y coste?

SRAM generalmente tienen tiempos ms rpidos de acceso que las DRAM. DRAM son menos caro y ms pequeo que las SRAM.

5.5. Explique porque uno de los tipos de RAM se considera analgico y el otro digital? Una celda DRAM es esencialmente un dispositivo analgico utilizando un condensador, el condensador puede almacenar cualquier valor de carga dentro de un rango; un valor de umbral determina si el carga se interpreta como 1 o 0. Una clula SRAM es un dispositivo digital, en el que binario Los valores se almacenan utilizando tradicionales del flip-flop puerta lgica-configuraciones. 5.6. Indique algunas aplicaciones de las ROM? Microprogramada, memoria de la unidad de control, subrutinas de la biblioteca de frecuencia quera funciones, programas del sistema; tablas de funciones.

5.7Que diferencia hay entre memoria EPRO, EEPROM y flash? EPROM se lee y escribe elctricamente; antes de una operacin de escritura, todo el almacenamiento clulas deben ser borradas al mismo estado inicial por la exposicin del chip envasada para la radiacin ultravioleta. Erasure se lleva a cabo por el resplandor de una luz ultravioleta intensa a travs de una ventana que se ha diseado en el chip de memoria. EEPROM es una lectura sobre todo la memoria que se puede escribir en cualquier momento sin borrar el contenido de la tcnica; slo el byte o bytes dirigida se actualizan. La memoria flash es intermedia entre EPROM y EEPROM, tanto en costo y funcionalidad. Como la EEPROM, memoria flash utiliza una tecnologa elctrica borrada. Una memoria flash puede ser toda borrado en uno o unos pocos segundos, que es mucho ms rpido que la EPROM. Adems, es posible borrar a pocas cuadras de la memoria en lugar de un chip completo. Sin embargo, el flash la memoria no proporciona a nivel de byte borrado. Al igual que la EPROM, utiliza la memoria flash slo un transistor por bit, y as logra la alta densidad (en comparacin con EEPROM) de EPROM 5.8. Explique la funcin de cada uno de los terminales de la figura 4.5b?

A0 - A1 = lneas de direccin. CAS = direccin de la columna seleccionar:. D1-D4 = lneas de datos. NC: = sin conectar. OE: habilitacin de salida. RAS = direccin de seleccin de fila. Vcc: = fuente de tensin. VSS: = tierra. WE: habilitacin de escritura.

5.9. Que es un bit de paridad? Un poco anexa a una matriz de dgitos binarios para hacer la suma de todas las binario dgitos, incluyendo el bit de paridad, siempre impar (paridad impar) o siempre, incluso (aunque paridad) 5.10. Cmo se interpreta el sndrome en el cdigo Hamming? Un sndrome es creado por el XOR del cdigo en una palabra con una versin calculada de ese cdigo. Cada bit del sndrome es 0 o 1 segn si hay o no una coincidencia en esa posicin de bit para las dos entradas. Si el sndrome contiene todos los 0, se detecta que no hay error. Si el sndrome contiene uno y slo un bit 1, entonces, ha ocurrido un error en uno de los 4bits de verificacin. No es necesaria una correccin. Si el sndrome contiene ms de un bit 1, entonces el valor numrico del sndrome indica la posicin del bit de datos en el error.Este bit de datos se invierte para su correccin.

5.11. Qu diferencia hay entre una SDRAM y una DRAM convencional? A diferencia de la DRAM tradicional, que es asincrnica, los intercambios de datos SDRAM con el procesador sincronizado a una seal de reloj externo y correr la velocidad mxima del bus del procesador/ memoria sin imponer estados de espera.

CAPITULO 6: MEMORIAS EXTERNAS

6,1 Cules son las ventajas de usar un sustrato de cristal en un disco magntico? Mejora en la uniformidad de la superficie de la pelcula magntica para aumentar discofiabilidad. Una reduccin significativa en los defectos superficiales en general para ayudar a reducirlectura / escritura de errores. Capacidad para apoyar a alturas ms bajas de moscas (que se describe ms adelante). Mejor rigidez para reducir la dinmica de disco. Mayor capacidad para soportar golpes ydao 6,2 Cmo se escriben los datos en un disco magntico? El mecanismo de escritura se basa en el hecho de que la electricidad que fluye a travs de una bobinaproduce un campo magntico. Los pulsos se envan a la cabeza de escritura, y los patrones magnticosse registran en la superficie inferior, con diferentes patrones de positivo y negativocorrientes. Una corriente elctrica en el alambre induce un campo magntico a travs del hueco,que a su vez magnetiza un

rea pequea del medio de grabacin. La inversin de ladireccin de la corriente se invierte la direccin de la magnetizacin en elmedio de grabacin. 6.3 Cmo se leen los datos en un disco magntico? La cabeza de lectura consiste en una parte protegida magnetorresistencia (MR) del sensor. La Material de MR tiene una resistencia elctrica que depende de la direccin de lamagnetizacin del medio de moverse por ella. Al pasar una corriente a travs del Sensor de MR, los cambios de resistencia son detectados como seales de voltaje. 6.4 Explicar la diferencia entre un sistema de grabacin CAV y de varias zonas. Para la velocidad angular constante (CAV) del sistema, el nmero de bits por pista esconstante. Un aumento de la densidad se logra con la grabacin zonal mltiple, enque la superficie se divide en un nmero de zonas, con zonas ms lejos delcentral que contiene ms bits que las zonas ms cercanas al centro. 6.5 Definir los trminos pista, cilindro y sector. En un disco magntico los datos se organizan en el plato en un conjunto de anillos concntricos, llamadas pistas. Los datos se transfieren hacia y desde el disco en sectores. Para un disco condiscos mltiples, el conjunto de todas las pistas en la misma posicin relativa en el platose refiere como un cilindro. 6.6 Cul es el tamao tpico de un sector de un disco? De 512 bytes. 6.7 Definir los trminos tiempo de bsqueda, retardo rotacional, tiempo de acceso y tiempo de transferencia. En un sistema mvil de cabeza, el tiempo que tarda para posicionar la cabeza en la pista esconocido como tiempo de bsqueda. Una vez seleccionada la pista, el controlador de disco espera hasta que elsector correspondiente gira para alinearse con la cabeza. El tiempo que tarda elcomenzando del sector para llegar a la cabeza se conoce como retraso rotacional. La suma deel tiempo de bsqueda, si los hay, y el retraso de rotacin es igual al tiempo de acceso, que es eltiempo que tarda en llegar a la posicin de leer o escribir. Una vez que la cabeza est en posicin, elleer o escribir en la operacin se realiza como se mueve el sector debajo de la cabeza, lo quees la parte de transferencia de datos de la operacin y el tiempo para la transferencia es eltiempo de transferencia. 6,8 Qu caractersticas comunes comparten todos los niveles de RAID? 1. RAID es un conjunto de unidades de disco fsico vistas por el sistema operativo como una solala unidad lgica. 2. Los datos se distribuyen a travs de las unidades fsicas de una matriz. 3. La capacidad del disco redundante se utiliza para almacenar informacin de paridad, que garantizalos datos de recuperacin en caso de un fallo de disco. 6.9 Definir brevemente los siete niveles de RAID. 0: no redundante 1: espejo, cada disco tiene un disco duplicado que contenga la mismaDato

2: redundantes a travs de cdigo de Hamming, un cdigo de correccin de errores se calculaa travs de los bits correspondientes en cada disco de datos y los bits del cdigo estn almacenados enlas posiciones de los bits correspondientes en mltiples discos de paridad 3: Bit de paridad de entrelazado.; semejante al nivel 2 pero en lugar de un cdigo de correccin, un bit de paridad simple escalculado para el conjunto de bits individuales en la misma posicin en todos los discos de datos. 4: Bloque de entrelazado de la paridad, una tira de bit de paridad-por-bit se calcula a travs detiras correspondientes en cada disco de datos y los bits de paridad se almacenan en elfranja correspondiente en el disco de paridad 5: bloque de paridad distribuida; similar al nivel 4, pero distribuye las tiras de paridad entre todos los discos 6: Bloque intercalado de doble paridad distribuidos; dos diferentes clculos de paridad se llevan a caboy se almacena en bloques separados en discos diferentes. 6.10 Explicar el trmino datos divididos. El disco se divide en tiras, las tiras pueden ser bloques fsicos, sectores o alguna otra unidad. Las tiras se asignan turnos de miembros de la matriz consecutivos. Un conjuntode tiras lgicamente consecutivos que asigna exactamente una tira a cada miembro de la matriz esconoce como una banda. 6.11 Cmo se consigue redundancia en un sistema RAID? A nivel de RAID 1, la redundancia se logra teniendo dos copias idnticas de todos losdatos. Para niveles ms altos, la redundancia se consigue mediante el uso de correccin de errorescdigos. 6.12 En el contexto de RAID, Cul es la diferencia entre acceso paralelo y acceso independiente? En una matriz de acceso paralelo, todos los discos miembros participar en la ejecucin de cada Solicitud de E /. Tpicamente, los husillos de las unidades individuales estn sincronizados de maneraque cada cabeza del disco est en la misma posicin en cada disco en un momento dado. En unaacceso a una matriz independiente, cada disco miembro opera en forma independiente, de modo queseparan a las peticiones de E / S puede ser satisfecha de forma paralela. 6.13 Cul es la diferencia entre CAV y VLV? Para la constante de velocidad angular (CAV) del sistema, el nmero de bits por pista esconstante. En una velocidad lineal constante (CLV), el disco gira ms despacio paraacceder a cerca del borde exterior que para aquellos cerca del centro. As, la capacidad de unpista y el retraso rotacional tanto aumento de las posiciones ms cercanas al borde exterior delel disco 6.14. En que se diferencia un CD de un DVD en lo que respecta a la capacidad de este ltimo? La tcnica de grabacin tpica usado en cintas de serie se denomina grabacinserpentina. En esta tcnica, cuando los datos estn siendo grabados, el primer conjunto de bits se registra a lo largo de toda la longitud de la cinta. Cuando el extremode la cinta se alcanza, las cabezas se reposiciona para grabar una nueva

pista, y la cinta se registra de nuevo en toda su longitud, esta vez en la direccin opuesta. Ese proceso contina, de ida y vuelta, hasta que la cinta est llena. 6.15. Explique la grabacin en serpentina

1. Los bits se empaquetan ms de cerca en un DVD. El espacio entre los bucles deuna espiral en un CD es de 1,6 um y la distancia mnima entre pozos a lo largo de la espiral es 0,834 um. El DVD usa un lser con menor longitud de onda y alcanza una distancia de bucle de 0,74 um y una distancia mnima entre pozos de 0,4 um. El resultado de estas dos mejoras es un aumento de siete veces en la capacidad, a alrededor de 4,7 GB. 2. El DVD cuenta con una segunda capa de pozos y tierras en la parte superior de la capa de abetos de un DVD de doble capa tiene una capa semireflective en la parte superior de la capa reflectante, y ajustando el enfoque, los lseres en las unidades de DVD pueden leer cada capa por separado. Esta tcnica casi duplica la capacidad del disco, a aproximadamente 8,5 G. la reflectividad ms baja de la segunda capa limita su capacidad de almacenamiento de modo que una duplicacin completa no se consigue. 3. El DVD-ROM puede ser de dos caras, mientras que los datos se graban en un solo lado de un CD. Esto hace que la capacidad de TOTL hasta 17 GB.

CAPITULO 7: ENTRADA SALIDA 7.1 Enumere tres clasificaciones generales de dispositivos externos o perifricos Legible por el hombre: Adecuado para la comunicacin con el usuario de la computadora. Mquina legible: Adecuado para la comunicacin con el equipo. Comunicacin: Adecuado para comunicarse con dispositivos remotos 7.2 Que es el IRA (International Reference Alphabet) El cdigo de texto ms utilizado es el Alfabeto Internacional de Referencia (IRA), en el que cada carcter est representado por un cdigo binario nico 7-bits, por lo que, 128 caracteres diferentes se pueden representar. 7.4 Enumere y defina brevemente tres tcnicas para realizar la E/S. Programado E/S: el procesador un orden de E/S, en nombre de un proceso, a un mdulo de E/S; ese proceso ocupado-espera entonces por el funcionamiento a ser completado antes de proceder. Interrupcin-manejado E/S: El procesador emite un orden de E/S en nombre de un proceso, contina ejecutando las instrucciones subsecuentes, y se interrumpe por el mdulo de E/S cuando el ltimo ha completado su trabajo. Las instrucciones subsecuentes pueden estar en el mismo proceso, si no es necesario para ese proceso esperar por la realizacin del E/S. Por otra parte el proceso se suspende pendiente la interrupcin y otro trabajo ha realizado. El acceso de memoria directo (DMA): Un mdulo de DMA controla el intercambio de datos entre la memoria principal y un mdulo de E/S. El procesador enva una demanda para el traslado de bloque de s de datos al mdulo de DMA y slo se interrumpe despus de que el bloque entero se ha transferido. 7. 5Cul es la diferencia entre E/S asignada en memoria y E/S aislada? Con la memoria, E/S asignada, hay un nico espacio de direccionespara las localizacionesde memoria ydispositivos I/O. El procesadortrata losregistros de estadoy datosde los mdulosde E/Scomo la ubicacinde memoriay utiliza lainstruccin de la mquinamismapara acceder ala memoria ydispositivos I/O. Conaislado comoE/S, un comando especificasi la direccindereferencia a una ubicacinde memoria oun dispositivo de E/S. Lagama dedireccionespuede estar disponiblepara ambos.