Professional Documents
Culture Documents
http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg
7.1. INTRODUCCIN
En el tema anterior hemos visto la simbologa asociada a los distintos circuitos que realizan las operaciones bsicas: AND, OR; NOT, etc.. En este tema estudiaremos los circuitos digitales ms simples que realizan dichas operaciones lgicas. Los circuitos digitales se encuentran agrupados en distintas familias, de acuerdo con las caractersticas y estructuras fsicas en que se basen. Una primera CLASIFICACION:
Las familias lgicas pasivas En su constitucin solamente intervienen elementos pasivos (resistencias y diodos). Hoy da, estn totalmente en desuso Desventajas: La prdida de nivel en las seales, la poca inmunidad al ruido y el pequeo aislamiento entre entrada y salida. Las familias lgicas activas son aquellas que estn formadas (casi exclusivamente), por dispositivos electrnicos activos (transistores) Ventajas: proporcionan ganancia (restauracin de niveles) y mejoran el aislamiento entre etapas. Si los transistores son BJT se denominan familias lgicas bipolares Si los transistores son de efecto de campo (MOSFET) se denominan familias lgicas MOSFET.
D. Pardo, et al. 1999
7.1. INTRODUCCIN
Como hemos estudiado en el Tema 6: en los circuitos lgicos la salida slo puede tomar uno de dos valores ("0" "1") cuando las entradas tambin toman slo esos valores.
Para conseguir esta caracterstica de los circuitos, los transistores deben estar:
En corte o muy prximos a l O conduciendo (saturado si es bipolar o en la regin lineal si son de efecto de campo).
Nunca deben estar operando en una situacin intermedia de sus caractersticas, para que la tensin de salida no est en la regin prohibida. Solamente en la transicin desde un estado al otro el transistor pasar por la regin activa si es bipolar o por la de saturacin si es de efecto de campo.
BJT
IC ( mA) IB = 80 A IB = 60 A IB = 40 A IB = 20 A IB = 0 A
FFI-UPV.es
MOSFET
VCE (V)
FFI-UPV.es
7.1. INTRODUCCIN
Caractersticas de los circuitos digitales (son independientes de la funcin que realicen o de la familia a la que pertenezcan).
Poseen dos niveles lgicos de tensin, bien diferenciados, para representar los dos valores posibles de las variables. Dos tensiones umbral (tensin a la que la puerta comienza a cambiar de estado), una para cada estado lgico. Dos mrgenes de ruido (uno para cada estado o nivel lgico), que son la variacin de tensin admisible a la entrada de un circuito lgico sin que la salida del mismo cambie de estado, es decir, sin que el circuito "detecte" un nivel lgico diferente. Abanico de entrada, que es el mximo nmero de entradas que el circuito lgico puede tener. Abanico de salida, que es el nmero mximo de circuitos lgicos que una puerta puede alimentar. Tiempo de propagacin, el cual se define como la media aritmtica entre los tiempos medios de propagacin del cambio de estado de la entrada a la salida en los casos en que la salida pasa del estado 1 al 0 y viceversa. Potencia disipada, la cual se define, normalmente, como la requerida por la puerta para estar funcionando al 50%, es decir, tanto tiempo en el estado 1 como en el 0.
Se pueden estudiar todas estas caractersticas para las distintas familias lgicas vamos a ver un anlisis comparado de las diversas familias lgicas.
Mara Jess Martn Martnez : mjmm@usal.es
no
V0
VCC
VCC RL RC V0
D01 D02 D2 D3 IB Q
Funcionamiento:
Cuando todas las entradas estn en "1" lgico (VCC Voltios): Los diodos D1, D2 y D3 estn en corte. D01 y D02 lo estn en directa. Si RL es suficientemente pequea, IB puede ser suficiente para saturar al transistor Q y ser la salida VCE(sat) 0V.
V1 V2 V3
V1 V2 V3
0 0 1 1 1
1 1 0
Si alguna o todas las entradas estn a "0" lgico (0V): En esa rama/s el diodos de entrada est en directa. Aplicamos tensin baja a D01 Las tres uniones D01 , D02 y la unin base-emisor del transistor estarn en corte con lo que VCE=VCC ("1" lgico).
Mara Jess Martn Martnez : mjmm@usal.es 7
Este circuito realiza la funcin lgica NAND para tres entradas, con lgica definida positiva.
0 0 1 1 1
1 1 0
VCC RC RB V1 V0 V2 RB Vm
V1 V2 V3
V1 +V2 +V3
Este circuito realiza la funcin lgica NOR para tres entradas, con lgica definida positiva.
D. Pardo, et al. 1999
1 0 0
0 1 1 0
Bsicamente, los circuitos digitales MOSFET estn incluidos dentro de uno de los tres siguientes grupos:
Lgica de carga integrada Lgica de simetra complementaria (CMOS) Lgica dinmica multifsica.
Los dos primeros tipos forman los que se conocen como circuitos lgicos estticos, que analizaremos brevemente en esta leccin. Los circuitos lgicos dinmicos sern analizados cuando aparezcan ms claramente sus aplicaciones. Circuitos lgicos de carga integrada MOSFET Lgica CMOS
10
VDD
Estos circuitos estn basados en la etapa inversora de carga integrada, analizada en el Tema 5. Las modificaciones del circuito inversor bsico estn encaminadas a proporcionarle ms de una entrada. En la figura se muestra una etapa inversora de carga integrada saturada con tres transistores activos en serie. Funcionamiento
La corriente de drenador slo podr existir si todos los transistores activos tienen su rejilla a la tensin de alta ("1" lgico), la cual ser VDD Si cualquiera de las rejillas tiene una tensin aplicada correspondiente al estado de baja ("0" lgico), ese dispositivo estar en corte no permitiendo el paso de la corriente de drenador; la salida entonces estar en alta ("1" lgico). Cuando todas las rejillas estn en alta, todos los transistores estarn conduciendo, existir corriente de drenador, y la salida estar en el estado de baja ("0" lgico).
0 0 1 1 1
1 1 0
Funcin lgica NAND NOTA: Examinaremos los circuitos construidos con carga integrada saturada y con inversores canal N. El anlisis de los otros tipos es inmediato. Mara Jess Martn Martnez : mjmm@usal.es
11
Si al transistor activo de la etapa inversora saturada se le aaden otros transistores activos en paralelo, cada uno con su entrada como se muestra en la Figura. Funcionamiento:
Uno cualquiera de ellos en conduccin hace que la salida est en el estado de baja ("0" lgico). Solamente si todas las entradas estn a la tensin de baja, la salida est en alta ("1" lgico).
Este circuito por tanto realiza la operacin NOR, con lgica definida positiva.
VDD
1
S
0 1 1 0
0 0
X Y Z
Lgica NMOS (NOR)
12
VDD
1 0 0
0 1 1 0
13
VDD
Lgica CMOS
Puede comprobarse fcilmente que el circuito de la figura con lgica definida positiva, realiza la operacin NAND.
0 0 1 1 1
1 1 0
X
Y
D. Pardo, et al. 1999
14
Agradecimientos
Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada de la Universidad de Salamanca.
Referencias
Pardo Collantes, Daniel; Bailn Vega, Lus A., Elementos de Electrnica.Universidad de Valladolid. Secretariado de Publicaciones e Intercambio Editorial.1999. Jose Antonio Gmez Tejedor. Apuntes Fundamentos Fsicos de la Informtica (FFI). Universidad Politcnica de Valencia. http://personales.upv.es/jogomez/ffi.html
15