Instrucciones de alto nivel

Todas las instrucciones dealto nivel del PLC Matsushita son funciones especiales. Y cada funcion es identificada con un nmero. Para utilizar estas funciones en su programa realice lo siguiente. 1) Click sobre el boton u oprima la tecla F9. 2) Seleccione la funcin deseada

3) Click sobre el boton . 4) Digitar las descripciones necesarias Instruccin de transferencia de Datos 1. F0 - MV Copia un dato de 16 bits para un rea de 16 bits especificada.

S - Fuente de un dato de 16 bits (origen) D - Destino rea de 16 bits (destino) cuando X0 es accionado se mueve el contenido de WX0 y se copia en WR0. 2. F1 - DMV Copia un dado de 32 bits para un rea de 16 bits especificada.

S - Constante de 32 bits ou a rea de 16 bits menos significativa do dado de 32 bits (origem) D - rea de 16 bits menos significativa do espao onde ser armazenado o dado de 32 bits

(destino) Quando X0 acionado o contedo de WR1 e WR0 (S+1 e S) copiado nos registradores DT1 e DT0 (D+1 e D). 3. F2 - MV/ Inverte os 16 bits e os transfere para a rea de 16 bits especificada.

S - Fuente de un dato de 16 bits (origen) D - Destino rea de 16 bits (destino) Cuando X0 s accionado el contenido de WX1 el contenido es transferido para WR0. 4. F3 - DMV/ Invierte un dato de 32 bits y los transfiere para a rea de 32 bits especificada.

S - Constante de 32 bits o rea de 16 bits menos significativa del dato de 32 bits a ser invertido (origen) D - rea de 16 bits menos significativa donde ser almacenado un dato de 32 bits (destino) cuando X0 acionado o contenido de WX2 e WX1 (S+1 e S) es invertido y transferido para WR1 e WR0 (D+1 e D). 5. F5 - BTM Copia um bit de un dato de 16 bits en un bit especfico de otro dato de 16 bits.

S - Origen del dato de 16 bits (origen) n - Constante o dato de 16 bits (especifica una posicion del bit de origen al bit de destino) D - rea de 16 bits (destino)

Cuando X0 es accionado el contenido de un bit 1 de WX0 ser copiado en bit 7 de WY0. 6. F6 - DGT

Copia los dgitos hexagesimales de una rea de 16 bits para un dgito especificado de otra rea de 16 bits.

S - Constante o dato de 16 bits (origen) n - Constante o dato de 16 bits (especifica una posicion de un dgito de origen a un dgito de destino) D - rea de 16 bits (destino)

Cuando X0 es acionado los bits 4, 5, 6 e 7 (dgito 1) de WX0 seran copiados en los bits 0, 1, 2 e 3 (dgito 0) de WY0. 7. F10 - BKMV Copia un bloque de dados para un rea especificada.

S1 - rea de 16 bits inicial (origen) S2 - rea de 16 bits final (origen) D - rea de 16 bits inicial (destino) Quando X0 es acionado el bloque de datos que comienza en WR0 y termina en WR3 (WR0, WR1, WR2 e WR3) es copiado en un bloque de datos que comienza en DT1 (DT1, DT2, DT3 e DT4). 8. F11 - COPY

S - Constante o dato de 16 bits (origen) D1 - rea de 16 bits inicial (destino) D2 - rea de 16 bits final (destino) Cuando X0 es accionado o dato del registrador DT1 es copiado en un bloque de registradores que comienza en WR0 y termina en WR4 (WR0, WR1, WR2, WR3 e WR4). 9. F15 - XCH Troca el contenido de dos registradores de 16 bits.

D1 - Dato de 16 bits a ser trocado. D2 - Dato de 16 bits a ser trocado. Cuando X0 es accionado los datos de dos registradores WR0 y DT2 son trocados, osea, el dato de WR0 pasa a DT2 e y el dato de DT2 pasa para WR0. 10. F16 - DXCH Troca el contenido de dos datos de 32 bits.

D1 - rea de 16 bits menos significativa del dato de 32 bits a ser trocado. D2 - rea de 16 bits menos significativa del dato de 32 bits a ser trocado. Cuando R0 es accionado el contenido de dos registradores WR1 y WR0 (D1+1 e D1) seran trocado por contenido de dos registradores DT3 e DT2 (D2+1 e D2), osea, el contenido de WR1 y WR0 pasa para DT3 e DT2 y el dato de DT3 y DT2 pasa para WR1 e WR0. 11. F17 - SWAP Troca el bytes mas significativo y el menos significativo de un dato de 16 bits.

D - rea de 16 bits cujos bytes mas significativo y menos significativo seren trocados. Quando R0 es accionado el bytes mas significativo y menos significativo son trocados. instrucciones aritmeticas binarias 1. F20 - + Suma dos datos de 16 bit

S - Constante o rea de 16 bits D - rea de 16 bits Quando X0 es acionado el contenido de WR0 (D) es sumado al contenido de DT1 (S) y el resultado es almacenado en WR0 (D + S -> D). 2. F21 - D+ Suma dos datos de 32 bits.

S - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits D - rea de 16 bits menos significativa de un dato de 32 bits Quando X0 es accionado o contenido de WR1 y WR0 (D+1 e D) es sumado al contenido de DT1 e DT0 (S+1 e S) y el resultado es almacenado en WR1 y WR0 ((D+1 e D) + (S+1 e S) -> (D+1 e D)). 3. F22 - + Suma dos datos de 16 bits y guarda el resultado en un rea especificada.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits Quando X0 es accionado el contenido de DT0 (S1) es sumado al contenido de DT1 (S2) y el resultado es almacenado en WY0 (S1 + S2 -> D). 4. F23 - D+ Suma dos datos de 32 bits y guarda el resultado en un rea especificada.

S1 - Constante de 32 bits en rea de 16 bits menos significativa de dato de 32 bits S2 - Constante de 32 bits en rea de 16 bits menos significativa de dato de 32 bits D - rea de 16 bits menos significativa de dato de 32 bits Cuando X0 es accionado el contenido de DT1 e DT0 (S1+1 e S1) es sumado al contenido de DT101 y DT100 (S2+1 e S2) y el resultado es almacenado en DT201 y DT200 ((S1+1 e S1) + (S2+1 e S2) -> (D+1 e D)). 5. F25 - Sustrae un dato de 16 bits de otro.

S - Constante o rea de 16 bits D - rea de 16 bits Cuando X0 es accionado el contenido de DT0 (S) es subtrado del contenido del DT2 (D) y el resultado es almacenado en DT2 (D - S -> D). 6. F26 - DSustrae un dato de 32 bits de otro.

S - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits D - rea de 16 bits menos significativa de un dato de 32 bits Cuando X0 es accionado el contenido de DT1 e DT0 (S+1 e S) es sustrado de DT3 y DT2 (D+1 y D) y el resultado es almacenado en DT3 y DT2 ((D+1 y D) - (S+1 y S) -> (D+1 y D)). 7. F27 - Sustrae un dato de 16 bits de otro y guarda el resultado en un rea especificada.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits Cuando X0 es accionado el contenido de DT2 (S2) es sustrado de DT0 (S1) y el resultado es almacenado en WY1 (S1 - S2 -> D). 8. F28 - DSustrae un dato de 32 bits de otro y guarda el resultado en un rea especificada.

S1 - Constante de 32 bits o rea de 16 bits menos significativa de dato de 32 bits S2 - Constante de 32 bits o rea de 16 bits menos significativa de dado de 32 bits D - rea de 16 bits menos significativa de dato de 32 bits Cuando X0 es accionado el contenido de DT201 y DT200 (S2+1 y S2) es subtrado de DT101 y DT100 (S1+1 y S1) y el resultado es almacenado en DT1 y DT0 ((S1+1 e S1) - (S2+1 e S2) -> (D+1 e D)). 9. F30 - * Multiplica dos datos de 16 bits y guarda el resultado en un rea de 32 bits.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits menos significativa de un dato de 32 bits Cuando X0 es accionado el contenido de WX0 (S1) es multiplicado por K100 (S2) y el resultado es almacenado en DT1 y DT0 (S1 * S2 -> (D+1 e D)).

10.

F32 - % Divide un dato de 16 bits por un divisor y guarda el resultado un un rea especificada y el resto en un registrador DT9015.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits Cuando X0 es accionado el contenido de DT100 (S1) es dividido por K10 (S2) y el resultado es almacenado en DT0 (S1 / S2 -> D) y el resto en el DT9015. 11. F35 - +1 Incrementa un dato de 16 bits.

D - rea de 16 bits cuyo dato ser incrementado Cuando X0 es accionado el valor de WY0 (D) es incrementado. 12. F36 - D+1 Incrementa un dato de 32 bits.

D - rea de 16 bits menos significativa de un dato de 32 bits a ser incrementado. Cuando X0 es accionado el contenido de DT1 e DT0 (D+1 e D) es incrementado. 13. F37 - -1 Decrementa un dato de 16 bits.

D - rea de 16 bits cuyo dato ser decrementado Cuando X0 es accionado el valor de DT0 (D) es decrementado. 14. F38 - D-1 Decrementa un dato de 32 bits.

D - rea de 16 bits menos significativa de un dato de 32 bits a ser decrementado. Cuando X0 es accionado el contenido de DT1 e DT0 (D+1 e D) es decrementado.

Instrucciones aritmeticas en BCD 1. F40 - B+ Suma dos datos BCD de 4 dgitos.

S - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos D - rea de 16 bits para un dato BCD de 4 dgitos Cuando X0 es accionado el contenido de WR0 (D) es sumado al contenido de DT1 (S) y el resultado es almacenado en WR0 (D + S -> D). 2. F41 - DB+ Suma dos datos BCD de 8 dgitos.

S - Constante BCD de 8 dgitos o rea de 16 bits menos significativa para un dato BCD de 8 dgitos D - rea de 16 bits menos significativa para un dato BCD de 8 dgitos Cuando X0 es accionado el contenido de WR1 e WR0 (D+1 e D) es sumado al contenido de DT2 e DT1 (S+1 e S) y el resultado es almacenado en WR1 y WR0 ((D+1 e D) + (S+1 e S) -> (D+1 e D)). 3. F42 - B+ Suma dos datos BCD de 4 dgitos y guarda el resultado en un rea especificada.

S1 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos S2 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos D - rea de 16 bits para un dato BCD de 4 dgitos

Cuando X0 es accionado el contenido de DT0 (S1) es sumado al contenido de DT2 (S2) y el resultado es almacenado en WY1 (S1 + S2 -> D).

4.

F43 - DB + Suma 2 datos BCD de 8 dgitos y guarda el resultado en un rea especificada.

S1 - Constante BCD de 8 dgitos o rea de 16 bits menos significativa para un dato BCD de 8 dgitos S2 - Constante BCD de 8 dgitos o rea de 16 bits menos significativa para un dato BCD de 8 dgitos D - rea de 16 bits menos significativa para un dato BCD de 8 dgitos Cuando X0 es accionado el contenido de DT1 y DT0 (S1+1 e S1) es sumado al contenido de DT3 y DT2 (S2+1 y S2) y el resultado es almacenado en WY2 y WY1 ((S1+1 e S1) + (S2+1 e S2) -> (D+1 e D)). 5. F45 - BSustrae un dato BCD de 4 dgitos

S - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos D - rea de 16 bits para un dato BCD de 4 dgitos Cuando X0 es accionado el contenido de DT0 (S) es subtrado del contenido de DT2 (D) y el resultado es almacenado en DT2 (D - S -> D). 6. F46 - DBSubtrae un dato BCD de 8 dgitos de otro.

S - Constante BCD de 8 dgitos o rea de 16 bits menos significativa para un dato BCD de 8 dgitos D - rea de 16 bits menos significativa para un dato BCD de 8 dgitos Cuando X0 es accionado el contenido de DT1 y DT0 (S+1 e S) es sustrado de DT3 y DT2 (D+1 y D) y el resultado es almacenado en DT3 y DT2 ((D+1 y D) - (S+1 y S) -> (D+1 y D)).

7.

F47 - BSustrae un dato BCD de 4 dgitos de otro y guarda el resultado en rea especificada.

S1 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos S2 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos D - rea de 16 bits para un dato BCD de 4 dgitos Cuando X0 es accionado el contenido de DT2 (S2) es sustrado de DT0 (S1) y el resultado es almacenado en WY1 (S1 - S2 -> D). 8. F48 - DBSustrae un dato BCD de 8 dgitos de otro y guarda el resultado en un rea especificada.

S1 - Constante BCD de 8 dgitos o rea de 16 bits menos significativa para un dato BCD de 8 dgitos S2 - Constante BCD de 8 dgitos o rea de 16 bits menos significativa para un dato BCD de 8 dgitos D - rea de 16 bits menos significativa para un dato BCD de 8 dgitos Cuando X0 es accionado el contenido de DT3 e DT2 (S2+1 e S2) es sustrado de DT1 y DT0 (S1+1 y S1) y el resultado es almacenado en WY2 y WY1 ((S1+1 y S1) - (S2+1 y S2) -> (D+1 y D)). 9. F50 - B* Multiplica dos datos BCD de 4 dgitos y guarda el resultado en una rea de 32 bits.

S1 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos S2 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos D - rea de 16 bits menos significativa para un dato BCD de 8 dgitos Cuando X0 es accionado el contenido de DT0 (S1) es multiplicado por DT2 (S2) y el resultado es almacenado en WR7 y WR6 (S1 * S2 -> (D+1 e D)). 10. F52 - B% Divide un dato BCD de 4 dgitos por un divisor y guarda el resultado en un rea especificada y el resto en un registrador DT9015.

S1 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos S2 - Constante BCD de 4 dgitos o rea de 16 bits para un dato BCD de 4 dgitos D - rea de 16 bits para un dato BCD de 4 dgitos Cuando X0 es accionado el contenido de DT0 (S1) es dividido por DT2 (S2) y el resultado es almacenado en WR1 (S1 / S2 -> D) y el resto en DT9015. 11. F55 - B+1 Incrementa un dato BCD de 4 dgitos.

D - rea de 16 bits para un dato BCD de 4 dgitos a ser incrementado. Cuando X0 es accionado el contenido del dato DT0 sera incrmentado 12. F56 - DB+1 Incrementa um dato BCD de 8 digitos

D - rea de 16 bits menos significativa de un dato BCD de 8 dgitos a ser incrementado. Cuando X0 es accionado el contenido de DT1 y DT0 (D+1 e D) es incrementado. 13. F57 - B-1 Decrementa un dato BCD de 4 dgitos.

D - rea de 16 bits para un dato BCD de 4 dgitos a ser decrementado. cuando X0 es accionado el contenido de DT0 (D) es decrementado. F58 - DB+1 Decrementa un dato BCD de 8 dgitos.

14.

D - rea de 16 bits menos significativa de dato BCD de 8 dgitos a ser decrementado.

Cuando X0 es accionado el contenido de DT1 y DT0 (D+1 y D) es decrementado. Instrucciones de comparacon de datos 1. F60 - CMP Compara un dato de 16 bits con otro.

S1 - Constante o rea de 16 bits a ser comparada. S2 - Constante o rea de 16 bits a ser comparada. Cuando X0 es accionado una constante K100 (S2) es comparada con el contenido del registro DT0 (S1). y el resultado aparece los rels especiales R900A, R900B e R900C. DT0 > K100, el rel R900A seteado. DT0 = K100, el rel R900B seteado. DT0 < K100, el rel R900C seteado.

2.

F61 - DCMP Compara un dato de 32 bits con otro.

S1 - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits a ser comparado S2 - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits a ser comparado Cuando X0 es accionado el contenido de DT101 y DT100 (S2+1 e S2) es comparado con el contenido de DT1 y DT0 (S1+1 y S1). Y el resultado aparece con rels especiales R900A, R900B e R900C. (DT1 e DT0) > (DT101 e DT100), el rel R900A en seteado. (DT1 e DT0) = (DT101 e DT100), el rel R900B es seteado. (DT1 e DT0) < (DT101 e DT100), el rel R900C es seteado. 3. 16 bits. F62 - WIN Compara un dato de 16 bits con una banda de datos especificada por dos otros datos de

S1 - Constante o rea de 16 bits a ser comparada S2 - Constante o rea de 16 bits (limite mnimo) S3 - Constante o rea de 16 bits (limite mximo) Cuando X0 es accionado el contenido de DT0 (S1) es comparado con el contenido de dos registradores DT2 (limite mnimo da banda de datos) y DT4 (limite mximo da banda de dados). Y el resultado aparece con los rels especiales R900A, R900B y R900C. DT0 > DT4, el rel R900A es seteado. DT2 <= DT0 <= DT4, el rel R900B es seteado. DT0 < DT2, el rel R900C es seteado. 4. F63 - DWIN Compara un dato de 32 bits con una banda de datos especificada por dos u otros datos de 32 bits.

S1 - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits a ser comparado S2 - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits (limite mnimo) S3 - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits (limite mximo) Cuando X0 es accionado el contenido de DT1 y DT0 (S1+1 e S1) es comparado con el contenido de dos registradores DT3 y DT2 (S2+1 e S2 - limite mnimo da banda de datos) y DT5 y DT4 (S3+1 e S3 - limite mximo de banda de datos). Y resultado aparece con los rels especiales R900A, R900B e R900C. (DT1 e DT0) > (DT5 e DT4), el rel R900A es seteado. (DT3 e DT2) <= (DT1 e DT0) <= (DT5 e DT4), el rel R900B es seteado. (DT1 e DT0) < (DT3 e DT2), el rel R900C e seteado. Instrucciones de operaciones logicas 1. F65 - WAN

Ejecuta una operacion "Y" entre dos datos de 16 bits.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits para guardar el resultado de una operacion "Y" Cuando X0 es accionado se ejecuta una operacion "Y" entre DT0 (S1) y DT2 (S2) y el resultado es almacenado en WR1 (S1 . S2 -> D).

2.

F66 - WOR Ejecuta una operacion "OR" entre dos datos de 16 bits.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits para guardar el resultado de la operacion "OR" Cuando X0 es accionado se executa una operacion "OR" entre DT0 (S1) y DT2 (S2) y el resultado es almacenado en WR1 (S1 + S2 -> D). 3. F67 - XOR Ejecuta una operacion de "OR Exclusivo" entre dos datos de 16 bits.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits para guardar el resultado da operacion "OR Exclusivo" Cuando X0 es acionado se executa una operacion "OR Exclusivo" entre DT0 (S1) y DT2 (S2) y el resultado es almacenado en WR1 (S1 XOR S2 ->D). 4. F68 - XNR Ejecuta una operacion "NOR Exclusivo" entre dos datos de 16 bits.

S1 - Constante o rea de 16 bits S2 - Constante o rea de 16 bits D - rea de 16 bits para guardar el resultado da operacion "NOR Exclusivo" Cuando X0 es accionado se executa una operacion "NOR Exclusivo" entre DT0 (S1) y DT2 (S2) y el resultado se almacena en WR1 (S1 XNOR S2 -> D).

Instruccion de conversion de datos 1. F80 - BCD Convierte un dato binrio de 16 bits en um dato BCD de 4 dgitos.

S - Constante o rea de 16 bits (K0 - K9999, origen) D - rea de 16 bits para un dato BCD de 4 dgitos (destino) Cuando X0 es acionado el contenido de EV0 (S) es convertido en un dato BCD de 4 dgitos que es almacenado en el registrador WY0 (D). 2. F81 - BIN Convierte un dato BCD de 4 dgitos en un dato binrio de 16 bits.

S - Constante BCD de 4 dgitos en rea de 16 bits para un dato BCD de 4 dgitos (origen) D - rea de 16 bits para guardar un dato binrio de 16 bits (destino). Cuando X0 es accionado el contenido de WX0 (S) es convertido en un dato binrio de 16 bits que es almacenado en DT0 (D). 3. F82 - DBCD Convierte un dato binrio de 32 bits en un dato BCD de 8 dgitos.

S - Constante de 32 bits o rea de 16 bits menos significativa de un dato de 32 bits (K0 K99.999.999, origen) D - rea de 16 bits menos significativa para un dato BCD de 8 dgitos (destino)

Cuando X0 es accionado el contenido de DT1 y DT0 (S+1 e S) es convertido en un dato BCD de 8 dgitos que es almacenado en los registradores DT3 y DT2 (D+1 y D).

4.

F83 - DBIN Convierte un dato BCD de 8 dgitos en un dato binrio de 32 bits.

S - Constante BCD de 8 dgitos o rea de 16 bits menos significativa de un dato BCD de 8 dgitos (origen) D - rea de 16 bits menos significativa de un dato de 32 bits (destino) Cuando X0 es accionado el contenido de DT1 y DT0 (S+1 y S) es convertido en un dato binrio de 32 bits que es almacenado en DT3 y DT2 (D+1 y D). 5. F84 - INV Invierte todos los bits de una rea de 16 bits.

D - rea de 16 bits a ser invertida Cuando X0 es acionado el contenido de DT0 (D) es invertido. 6. F85 - NEG Complemento de 2 de un dato de 16 bits.

D - rea de 16 bits para guardar el valor original y su complemento de 2 Cuando X0 es accionado funciiona una operacion de complemento de 2 del valor contenido en DT0 (D). Y el resultado de esta operacion es almacenado en el registrador DT0 (D). 7. F86 - DNEG Complemento de 2 de un dato de 32 bits.

D - rea de 16 bits menos significativa de un dato de 32 bits para guardar el valor original en su complemento de 2 Cuando X0 es accionado se afecta una operacion de complemento de 2 de valor contenido em DT1 e DT0 (D+1 e D). Y el resultado de esta operacion se almacena en los registradores DT1 e DT0 (D+1 y D). 8. F87 - ABS Valor absoluto de un dato de 16 bits.

D - rea de 16 bits para guardar el valor original en su valor absoluto Cuando X0 es accionado el valor absoluto, es almacenado en el mismo DT0. 9. F88 - DABS Valor absoluto de un dato de 32 bits.

D - rea de 16 bits menos significativa de un dato de 32 bits para guardar el valor original en su mismo valor absoluto Cuando X0 es accionado el valor absoluto, del mdulo de DT1 e DT0 (D+1 e D) es almacenado en sus prpios registradores DT1 y DT0 (D+1 e D). 10. F89 - EXT Copia un bit de senal de un dato de 16 bits para todos los bits de rea de 16 bits mas alta.

D - rea de 16 bits con un dato binrio de 16 bits. Quando X0 es accionado el bit 15 (bit de senal) del DT0 (D) es copiado para todos los bits de DT1 (D+1). 11. F90 - DECO Decodifica un dato.

S - Constante o rea de 16 bits a ser decodificada (origen) n - Constante o rea de 16 bits que especifica a posicion en el bit inicial y el nmero de bits a ser

decodificados D - rea de 16 bits inicial para armazenar el dato decodificado (destino)

Relacione entre el nmero de bits a ser decodificados en un rea ocupada por un dato decodificado. Nmero de bits a ser decodificados rea de datos necesrios para el resultado Bits vlidos en rea para mostrar el resultado 1 1 - palabra de 16 bits 2 - bits* 2 1 - palabra de 16 bits 4 - bits* 3 1 - palabra de 16 bits 8 - bits* 4 1 - palabra de 16 bits 16 - bits 5 2 - palabras de 16 bits 32 - bits 6 4 - palabras de 16 bits 64 - bits 7 8 - palabras de 16 bits 128 - bits 8 16 - palabras de 16 bits 256 - bits * Los bits invlidos en rea de datos utilizados para el resultado seran seteados para "0". Cuando X0 es accionado, los 4 bits, partiendo del bit 4 (4, 5, 6, 7) , de WX0 (S) seran decodificados y el resultado es almacenado en WR0 (D). Suponga que el dato contiene 4 bits 0111 (K7), o bit 7 de WR0 ser seteado y todos los otros bits de WR0 seran resetados. Origen Pos. de Bit 15 . . 12 11 . . 8 7 . . 4 WX0 0100 0101 0111 1010 Destino Pos. de Bit 15 . . 12 11 . . 8 7 . . 4 WR0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 12.

3..0

3..0

F91 - SEGT Convierte un dato de 16 bits para a indicacion en display de 7 segmentos.

S - Constante o rea de 16 bits a ser convertida para un indicador en display de 7 segmentos (origen) D - rea de 16 bits inicial para almacenar um dato de 4 dgitos para indicacion en display de 7 segmentos (destino) Cuando X0 es accionado el contenido de DT0 (S) es convertido para un dato de 4 dgitos para indicacion en display de 7 segmentos. O resultado da converso armazenado em WY1 e WY0 (D+1 e D). Organizacion del display de 7 segmentos

Origen Pos. bit 15 . . 12 11. . 8 7 . . 4 3 . . 0 DT0 1010 1011 1100 1101 Hexadecimal A B C D Destino Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 WY1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 0 0 WY0 7 segm.A b 7 segm.C d Dgito a ser convertido Hex. Binrio H0 0 0 1 H1 0 0 0 H2 0 0 1 H3 0 0 1 H4 0 1 0 H5 0 1 1 H6 0 1 1 H7 0 1 1 H8 1 0 1 H9 1 0 1 HA 1 0 1 HB 1 0 0 HC 1 1 1 HD 1 1 0 HE 1 1 1

Pos. bit 15 . . 12 11 . . 8 7 . . 4 0011 1001 0101 1110

3..0

Dado de 8 bits para display de 7 segm. g f e d c b 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 1 0 1 0 1 1 1 1 1

a 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1

1 1 0 1 1 1 1 1 1 1 1 1 0 1 0

1 1 1 1 1 0 0 1 1 1 1 0 0 1 0

HF 13.

1 1 1 1 1 F92 - ENCO Codifica un dato especfico.

S - rea de 16 bits inicial de dato a ser codificado (origen) n - Constante o rea de 16 bits que especifica a posicion de bit inicial y o nmero de bits a ser codificados D - rea de 16 bits para almacenar un dato codificado (destino)

Valor seteado Posicion de bit inicial H0 0 H1 1 H2 2 H3 3 H4 4 H5 5 H6 6 H7 7 H8 8 H9 9 HA 10 HB 11 HC 12 HD 13 HE 14 HF 15 Valor seteado Nmero de bits H1 2 H2 4 H3 8 (1 byte) H4 16 (1 word) H5 32 (2 words) H6 64 (4 words) H7 128 (8 words) H8 256 (16 words) Quando X0 es accionado, los 32 bits de los registradores WX1 y WX0 (S+1 y S) son codificados y el resultado es almacenado en 8 bits del registrador DT1 (D) partiendo del bit 0. Origen Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 WX1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 WX0 Obs: Y 8 bit de dato de 32 bits est seteado. Destino

Pos. bit 15 . . 12 11 . . 8 7 . . 4 0000 0001 0000 0000

3..0

Pos. bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 DT1 0000 0000 0000 1000 Decimal K8 Obs: Y resultado K8 (decimal - cdigo referente al bit que estaba seteado en el dato de origen) y almacenado en DT1. 14. F93 - UNIT Extrae los 4 bits menos significativos (bits 0 a 3) de reas de 16 bits especfica y los combina en una palabra (16 bits). Y el dato combinado es almacenado en una rea de 16 bits.

S - rea de 16 bits inicial de donde los datos seran extrados (origen) n - Constante o rea de 16 bits para especificar un nmero de datos a ser extraidos (K0 a K4) D - rea de 16 bits para almacenar un dato combinado (destino) Cuando X0 es accionado los 4 bits menos significativos de WX0, WX1 e WX2 (S, S+1 e S+ 2) son extrados y combinados en una palabra (16 bits), que es almacenada en DT1 (D). Origem Pos. de bit WX0 0000 WX1 0000 WX2 0000

15 . . 12 0000 0000 0000 0000 0000 0000

11 . . 8 7 . . 4 0001 0010 0100

3..0

Destino Pos. do bit 15 . . 12 11 . . 8 7 . . 4 DT1 0000 0100 0010 0001

3..0

15.

F94 - DIST Divide un dato de 16 bits en 4 unidades de 4 bits y distribuye un dato dividido entre los 4 bits menos significativos dos reas de 16 bits especificadas.

S - Constante o rea de 16 bits a ser dividida (origen) n - Constante o rea de 16 bits que especifica un nmero de datos a ser divididos (K0 a K4) D - rea de 16 bits inicial para su almacenamiento de un dato dividido (destino) Cuando X0 es accionado el dato de WX0 (S) es dividido en unidades de 4 bits y el dato dividido es almacenado en los 4 bits menos significativos (bits 0 a 3) de los registradores DT0 e DT1 (D e D+1). Origen Pos. de bit 15 . . 12 11 . . 8 7 . . 4 WX0 0111 0011 0001 0000

3..0

Destino Pos. de bit 15 . . 12 11 . . 8 7 . . 4 DT0 0000 0000 0000 0000 DT1 0000 0000 0000 0001 16.

3..0

F96 - SRC Procura un valor especfico en un bloque de reas de 16 bits.

S1 - Constante o rea de 16 bits con el dato a ser procurado S2 - rea de 16 bits que inicia o bloque S3 - rea de 16 bits que finaliza o bloque Cuando X0 es acionado el contenido de DT0 (S1) es procurado en el bloque que va de WR0 a WR10 (S2 a S3). Y resultado de esta procura aparece de la siguiente manera: El nmero de datos que posen el mismo valor de DT0 es almacenado en DT9037. La posicision donde el dato fue encontrado, a partir de WR0 (S2), es almacenada en el registrador DT9038.

Pos. de bit DT0 (Hex) Pos. do bit WR0 1 WR1 1 WR2 1 WR3 7 WR4 F WR5 1 WR6 2 WR7 3 WR8 F WR9 1 WR10 1

15 . . 12 1 2 15 . . 12 2 1 2 F 2 3 F F 5 4 2 4 2 3 5 7 A B 2 3 2 3

11 . . 8 7 . . 4 3 4 11 . . 8 7 . . 4 1 0 F 1 4 2 F 3 3 4 5 5 4 6 F 7 3 8 4 9 4 10

3..0

3..0

posicion

Nmero de datos con el mismo valor de DT0 Pos. do bit 15 . . 12 11 . . 8 7 . . 4 DT9037 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 K3

3..0

Posicion en que el 1 dato fue encontrado contando a partir de WR0 Pos. do bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 DT9038 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 K2 Instrucciones de Corrimientos de datos

1.

F100 - SHR coloca un dato en cero nmero de bits en area directa.

D - rea de 16 bits a ser corrida para una area directa n - Constante o rea de 16 bits que especifica un nmero de bits corridos (H0 a HFF) Cuando X0 es accionado el registrador DT0 (D) es corrido 4 bits para la derecha cuando el dato es corrido 4 bits para la derecha, - Y bit 3 es transferido para un rel especial R9009 (carry). - el 4 bits mais significativos (12 a 15) de DT0 (D) sera colocados en 0.

Pos. de bit 15 . . 12 11 . . 8 7 . . 4 DT0 1010 0110 1100 1011

3..0

Pos. de bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 DT0 0000 1010 0110 1100 Obs: Y bit 3 de DT0 transferido para R9009 (carry) e os 4 bits mais significativos de DT0 son colocados en 0. 2. F101 - SHL corre un dato cierto nmero de bits a la izquierda.

D - rea de 16 bits a ser corrida para la izquierda n - Constante o rea de 16 bits que especifica el nmero de bits corrida (H0 a HFF) Cuando X0 es accionado el registrador DT0 (D) es corrido 4 bits para la izquierda Cuando el dato es corrido 4 bits para la izquierda, - Y bit 12 es transferido para el rel especial R9009 (carry). - El 4 bits menos significativos (0 a 3) de DT0 (D) seran colocados en 0. Pos. de bit 15 . . 12 11 . . 8 7 . . 4 DT0 1010 0110 1100 1010 3..0

Pos. de bit 15 . . 12 11 . . 8 7 . . 4 3 . . 0 DT0 0110 1100 1010 0000 Obs: El bit 12 de DT0 es transferido para R9009 (carry) y los 4 bits menos significativos de DT0 seran colocados en 0. 3. F105 - BSR corre un digito de un dato de (4 bits) para la derecha

D - rea de 16 bits a ser corrida para la derecha Cuando X0 es accionado el registrador DT0 (D) es corrido un dgito (4 bits) para la derecha. Cuando el dato es corrido un dgito para la derecha, - El dato de dgito 0 (bits 0 a 3) es transferido para el dgito menos significativo (bits 0 a 3) del registrador especial DT9014. - El dgito mas sigificativo (bits 12 a 15) de DT0 (D) fija un valor de 0. Pos. de bit 15 . . 12 11 . . 8 7 . . 4 Binrio 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 Hexadecimal 9 9 9 9 11 . . 8 7 . . 4 1001 9 9 15) fija con 0. 3..0

DT0

Pos. de bit 15 . . 12 Binrio 0 0 0 0 1 0 0 1 1 0 0 1 Hexadecimal 0 9 Obs: El dgito mas significativo (bits 12 a DT0

3..0

DT 9014 4.

Pos. de bit 15 . . 12 11 . . 8 7 . . 4 Binrio 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 Hexadecimal 0 0 0 9

3..0

F106 - BSL Corre de un dato un dgito (4 bits) para la izquierda.

D - rea de 16 bits a ser corrida para la izquierda. Cuando X0 es accionado el registrador DT0 (D) es corrido un dgito (4 bits) para la izquierda. Cuando el dato es corrido un dgito para la izquierda, - El dato del dgito 3 (bits 12 a 15) es transferido para el dgito menos significativo (bits 0 a 3) del registrador especial DT9014. - El dgito menos significativo (bits 0 a 3) de DT0 (D) fija con un valor 0. Pos. de bit 15 . . 12 11 . . 8 7 . . 4 Binrio 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 Hexadecimal 8 1 0 0 3..0

DT0

Pos. de bit 15 . . 12 11 . . 8 7 . . 4 Binrio 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 Hexadecimal 1 0 0 0 Obs: El dgito menos significativo (bits 0 a 3) fija con 0. DT0 Pos. de bit 15 . . 12 11 . . 8 7 . . 4

3..0

3..0

DT 9014

Binrio 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 Hexadecimal 0 0 0 8

5.

F110 - WSHR Corre una serie de datos de 16 bits una palabra (16 bits) para la derecha.

D1 - rea de 16 bits inicial D2 - rea de 16 bits final Cuando X0 es accionado los datos de los registradores DT0 a DT2 (D1 a D2) son corridos una palabra (16 bits) para la derecha. Cuando el dato es corrido una palabra para la izquierda, - El dato del registrador DT0 (D1) se perdido. - El dato del registrador DT2 (D2) fija con el valor 0. Registrador Hexadecimal DT2 DT1 DT0 0212 0030 0232

Registrador DT2 DT1 DT0 Hexadecimal 0000 0212 0030 Obs: El dato de DT0 es perdido y DT2 fija con 0. 6. F111 - WSHL Corre una serie de datos de 16 bits de una word (16 bits) para la izquierda.

D1 - rea de 16 bits inicial D2 - rea de 16 bits final Cuando X0 es acionado los datos de los registradores DT0 a DT2 (D1 a D2) son corridos una word (16 bits) para la izquierda. Cuando el dato es corrido una palabra para la izquierda - El dato del registrador DT2 (D2) es perdido. - El dato del registrador DT0 (D1) fija con el valor 0. Registrador Hexadecimal DT2 DT1 DT0 0212 0030 0232

Registrador DT2 DT1 DT0 Hexadecimal 0030 0232 0000 Obs: O dado de DT2 perdido e DT0 fica com 0.

7.

F112 - WBSR

Corre una serie de datos de 16 bits un dgito (4 bits) para a derecha.

D1 - rea de 16 bits inicial D2 - rea de 16 bits final Cuando X0 es accionado los datos de los registradores DT0 a DT2 (D1 a D2) son corridos en dgito (4 bits) para la derecha. Cuando el dato es corrido un dgito para la derecha - El dato del dgito menos significativo (bits 0 a 3) de DT0 (D1) es perdido. - El dato del dgito mas significativo (bits 12 a 15) de DT2 (D2) fija con el valor 0. DT2 15-12 0 DT1 11-8 2 DT0 7-4 1

3-0 2

15-12 4

11-8 5

7-4 6

3-0 7

15-12 1

11-8 0

7-4 2

3-0 3

DT2 DT1 DT0 15-12 11-8 7-4 3-0 15-12 11-8 7-4 3-0 15-12 11-8 7-4 3-0 0 0 2 1 2 4 5 6 7 1 0 2 Obs: El dato del dgito menos significativo (bits 0 a 3) de DT0 es perdido y el dgito mas significativo (bits 12 a 15) de DT2 fija con 0. 8. F113 - WBSL Corre una serie de datos de 16 bits un dgito (4 bits) para la izquierda.

D1 - rea de 16 bits inicial D2 - rea de 16 bits final Cuando X0 es accionado los datos de los registradores DT0 a DT2 (D1 a D2) son corridos un dgito (4 bits) para la izquierda. Cuando el dato es corrido un dgito para la izquierda, - El dato del dgito mas significativo (bits 12 a 15) de DT2 (D2) es perdido. - El dato del dgito menos significativo (bits 0 a 3) de DT0 (D1) fija con el valor 0.

DT2 15-12 0 DT2 15-12 2

DT1 11-8 2 DT1 11-8 1

DT0 7-4 1 DT0 7-4 2

3-0 2

15-12 4

11-8 5

7-4 6

3-0 7

15-12 1

11-8 0

7-4 2

3-0 3

3-0 4

15-12 5

11-8 6

7-4 7

3-0 1

15-12 0

11-8 2

7-4 3

3-0 0

Instrucciones de Rotacion de Datos 1. F120 - ROR Rotacion de un dato de 16 bits un nmero de bits para la derecha.

D - rea de 16 bits a ser rotada para la derecha n - Constante o rea de 16 bits que especifica el nmero de bits a rotar (H0 a HFF) Cuando X0 es accionado el registrador DT0 (D) es rotado 4 bits para la derecha. Cuando el dato es rotado 4 bits para la derecha, - El dato del bit 3 es transferido para el rel especial R9009 (carry). - Los 4 bits menos significativos (0 a 3) son rotados para la derecha y estos son rotados para los 4 bits mais significativos (12 a 15) do registrador DT0. Pos. do bit DT0 0 1 Pos. do bit DT0 0 0 15 . . 12 0 0 0 1 15 . . 12 1 0 0 0 0 11 . . 8 7 . . 4 1 0 0 0 11 . . 8 7 . . 4 0 0 1 1 3..0 0

3..0 0

Rel 9009 (carry)

2.

F121 - ROL Rotacion de un dato de 16 bits un nmero de bits para la izquierda.

D - rea de 16 bits a ser rotada para la izquierda n - Constante o rea de 16 bits que especifica el nmero de bits rotados (H0 a HFF) Cuando X0 es accionado el registrador DT0 (D) es rotado 4 bits para la izquierda Cuando el dato es rotado 4 bits para la izquierda, - El dato del bit 12 es transferido para el rel especial R9009 (carry). - Los 4 bits mas significativos (12 a 15) son rotados para la izquierda y estos son rotados para los 4 bits menos significativos (0 a 3) del registrador DT0.

Pos. de bit DT0 0 1 Pos. de bit DT0 0 0

15 . . 12 0 0 0 1 15 . . 12 0 1 0 0 1

11 . . 8 7 . . 4 1 0 0 0 11 . . 8 7 . . 4 0 0 0 1

3..0 0

3..0 0

Rel 9009 (carry) 3.

F122 - RCR Rotacion de un dato de 16 bits a un nmero de bits para la derecha junto con el dato de carry (R9009).

D - rea de 16 bits a ser rotada para la derecha n - Constante o rea de 16 bits que especifica el nmero de bits rotados (H0 a HFF) Cuando X0 es accionado el registrador DT0 (D) es rotado junto con el carry (R9009) 4 bits para la derecha. Cuando el dato + carry es rotado 4 bits para a derecha, - El dato del bit 3 es transferido para el rel especial R9009 (carry). - Los 4 bits menos significativos (0 a 3) son rotados para la derecha y los del carry + los bits 0 a 2 del DT0 son rotados para los 4 bits mas significativos (12 a 15) del registrador DT0. Pos. de bit DT0 0 1 Pos. de bit DT0 1 0 4. 15 . . 12 0 0 0 1 15 . . 12 0 0 0 0 11 . . 8 7 . . 4 1 0 0 0 11 . . 8 7 . . 4 0 0 1 1 3..0 0 Carry 0

1 0

3..0 0

0 0

Carry 1

F123 - RCL Rotacion un dato de 16 bits un nmero de bits para la izquierda junto con el dato del carry (R9009).

D - rea de 16 bits a ser rotada para la izquierda n - Constante o rea de 16 bits que especifica el nmero de bits rotados (H0 a HFF) Cuando X0 es accionado el registrador DT0 (D) es rotado junto con el carry (R9009) 4 bits para la izquierda. Cuando el dato + carry es rotado 4 bits para la izquierda, - El dato del bit 12 es transferido para el rel especial R9009 (carry).

- Los 4 bits mas significativos (12 a 15) son rotados para la izquierda y estos del carry + los bits 13 a 15 de DT0 son rotados para los 4 bits menos significativos (0 a 3) del registrador DT0. Pos. de bit DT0 0 1 Pos. de bit DT0 0 0 15 . . 12 0 0 0 1 15 . . 12 0 1 0 0 11 . . 8 7 . . 4 1 0 0 0 11 . . 8 7 . . 4 0 0 0 0 3..0 0 Carry 0

1 0

3..0 0

1 1

Carry 1

1.