Microprocessador 8085

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao
MICROPROCESSADORES E MICROCONTROLADORES
Microprocessador 8085
Jos Wilson Lima Nerys
jwilson@eee.ufg.br
Goinia, 2009
Ncleo de Estudo e Pesquisa em Processamento de Energia e Qualidade Prof. Jos Wilson Lima Nerys
Evoluo de Conhecimentos at Microprocessadores
Materiais Eltricos Estudo de materiais isolantes, condutores e semicondutores caractersticas.
P P P N N
Juno PN
Diodo
P Transistores de Juno PNP e NPN
Eletrnica Aplicaes de Diodos e Transistores retificadores, amplificadores, ceifadores, filtros, multivibradores biestveis.
Sistemas Digitais Sistemas de numerao e cdigos binrios. Portas Lgicas. lgebra Booleana. Circuitos lgicos combinacionais. Codificadores, decodificadores, multiplexadores e demultiplexadores. Aritmtica binria. Circuitos lgicos seqenciais (contadores e registradores).
Flip-flop
Porta NAND
Contadores Registradores Flip-flops
Microprocessador
Somadores Decodificadores Codificadores
Estrutura Bsica de Um Computador
CPU
Microprocessador a CPU de um computador construdo num nico Circuito Integrado. Contm essencialmente a unidade de controle, a unidade lgica e aritmtica e registradores. Precisa de perifricos tais como memria e unidade de entrada e sada, para a formao de um sistema mnimo.
CPU Registradores Unidade Controle ULA
Unidade de Entrada e Sada
Memria
Microcontrolador Computador completo construdo num nico Circuito Integrado. Os microcontroladores so normalmente utilizados para aplicaes especficas. Eles contm normalmente portas seriais, portas de entrada e sada paralelas, timers, contadores, controles de interrupo, memrias RAM e ROM.
CPU Registradores Unidade Controle ULA
Unidade de Entrada e Sada
Memria
10
10
Funes Bsicas do Computador:

Processamento de dados (ex.: execuo de uma adio ou de uma funo lgica); Armazenamento de dados (ex.: armazenamento temporrio na memria RAM, Disco, DAT, etc.); Movimentao de dados (comunicao com mundo exterior: teclado, monitor, impressora); Controle (controle das funes anteriores).
11
11
CPU - Central Processing Unit - Unidade Central de Processamento (UCP). responsvel por buscar e executar instrues na memria e tambm pelo controle do computador.
Memria - Local para armazenamento de dados e programas.
I/O - Unidade Entrada (Input) e Sada (Output): Promove a movimentao de dados entre o computador e o ambiente externo.
12
12
Unidade Central de Processamento (CPU)

Control Unit - Unidade de Controle (UC) - tem por funo bsica o controle das demais unidades da CPU.
ALU (Aritmetic and Logic Unit) - Unidade Lgica e Aritmtica (ULA) realiza funes bsicas de processamento de dados (adio, subtrao, funes lgicas, etc.).
Registers - Registradores - So usados para o armazenamento interno da CPU. Existem diversos registradores na CPU e o principal deles chamado de Acumulador.
13
13
Memria
De um modo geral a memria do computador contm:
N palavras de tamanho fixo: cada palavra est vinculada a um endereo nico)
Linhas de controles, sendo as principais: read write leitura escrita

14 Microprocessador 8085
14
Memria RAM Permite a leitura e a gravao de dados. Memria Dinmica (DRAM) Baixa densidade, mas lenta. Capacitores com circuitos com atualizao de dados - refresh. Memria esttica (SRAM) Alta densidade. Rpida. Baseada em Flip-flops. Memria CACHE - Pequena quantidade de memria RAM esttica (SRAM) usada para acelerar o acesso memria principal (RAM dinmica). Quando h necessidade de transferir dados da (para) memria dinmica, estes so antes transferidos para a memria cache
15
15
Memria ROM (Read-Only Memory) Memria que permite apenas a leitura, ou seja, as suas informaes so gravadas pelo fabricante uma nica vez (no caso do tipo PROM) e aps isso no podem ser alteradas ou apagadas, somente acessadas. Alguns tipos de memria ROM:
PROM (Programmable Read-Only Memory) Podem ser escritas com

dispositivos especiais mas no podem mais ser apagadas.
EPROM (Erasable Programmable Read-Only Memory) Podem ser

apagadas pelo uso de radiao ultravioleta permitindo sua reutilizao.
EEPROM (Electrically Erasable Programmable Read-Only Memory)

O seu contudo pode ser modificado eletricamente. Memria FLASH So semelhantes s EEPROMs, porm mais rpidas e de menor custo.
16
16
Unidade de Entrada e Sada (I/O)

H diviso de meio interno (barramento do computador) e meio externo (linhas de acesso a perifricos); Constitudo de M Portas (cada uma das interfaces aos perifricos: impressoras, mouse, scanner, vdeo, etc.). Cada uma das portas est vinculada a um endereo ou a uma faixa nica de endereos; Envia sinais de interrupo para a CPU.
17
17
Barramento
Meio fsico usado para o transporte de um conjunto de sinais digitais usados para comunicao entre o processador, a memria e o meio externo.
Barramento de sistema - barramento especfico para a comunicao entre o processador e a memria Para a comunicao com os perifricos os trs tipos mais comuns de barramento so: barramento ISA, barramento PCI e barramento AGP
18
18
Barramento ISA
(Industry Standard Architecture)
originado no IBM PC na verso de 8 bits aperfeioado no IBM PC AT / slots de 8 e 16 bits transferncia de dados grupos de 8 ou 16 bits / clock de 8 MHz fax/modem, placas de som e placas de rede
19
19
Barramento PCI (Peripheral Component Interconnect)

Desenvolvido pela Intel em 1992 Processador Pentium Taxa de transferncia de at 132 MB/s com 32 bits Opera com 32 ou 64 bits Suporte para o padro PnP (Plug and Play) Clock geralmente de 33 MHz Placa de vdeo, placa de som, placa de rede, modem, adaptadores USB
20
20
Barramento PCI - X (PCI Express)

O barramento PCI-X uma extenso do barramento PCI voltado para o mercado de servidores de rede.
Opera com 64 bits
Clock de at 133 MHz
Taxa de Transferncia de 533 MB/s a 4.266 MB/s
21
21
Barramento AGP (Accelerated Graphics Port)

Desenvolvido pela Intel - aumentar a taxa de transferncia entre a CPU e a placa de vdeo melhorando o desempenho de operao com grficos Incorporado CPU de processadores Pentium II mais modernos. Principal vantagem: Uso de maior quantidade de memria para armazenamento de texturas para objetos tridimensionais Alta velocidade no acesso a essas texturas para aplicao na tela
22
22
Placa Me
23
23
Definies Bsicas de Microprocessadores
24
24
ndice de Desempenho de Processadores

O aumento de desempenho (velocidade de processamento) de processadores gira em torno: Aumento de clock Aumento do nmero interno de bits Aumento do nmero externo de bits Reduo do nmero de ciclos para executar cada instruo Aumento da capacidade e velocidade da memria cache Execuo de instrues em paralelo
25
25
MIPS - Millions of Instructions Per Seconds (Milhes de Instrues Por Segundo): uma unidade de desempenho do microprocessador. FLOPS - FLOating point instructions Per Seconds (Instrues com Ponto Flutuante Por Segundo). tambm uma unidade de desempenho do microprocessador. Indica a capacidade de trabalhar com nmeros decimais. Representao em Ponto Fixo - Sistema numrico no qual o ponto est implicitamente fixo ( direita do digito mais a direita). Representao em Ponto Flutuante - Sistema numrico no qual um nmero real representado por um par distinto de numerais: uma mantissa (ou significante) e um expoente. Possibilita representao de nmeros fracionrios.
26
Bit
Abreviatura para Binary Digit, ou, Dgito Binrio. Pode assumir valor 0, que corresponde a tenso O V, ou 1, que representa normalmente uma tenso de 5 V ou 3,3 V.
Byte
Conjunto de 8 bits. a unidade bsica de dados nos computadores, que tambm utilizam alguns mltiplos de 8, tais como 16 bits (Word) e 32 bits (Dword).
27
27
Set de Instrues
Conjunto de Instrues - Conjunto de Mnemnicos (siglas que fazem lembrar uma ao) que representam todas as instrues do processador. Cada processador possui o seu set de instrues particular. O microprocessador 8085 possui 74 instrues.
BIOS
Basic Input/Output System o conjunto mnimo de instrues necessrias para a inicializao do computador. Tambm gerencia o fluxo de dados entre o sistema operacional do computador e os dispositivos perifricos conectados.
28
28
Alguns Exemplos de Aplicao de Microprocessadores e Microcontroladores

Microcomputadores, Calculadoras, Relgios Digitais, Controle de Fornos Micro-ondas, Lavadora de Roupas, Video Games e outros brinquedos, Controle de Motores, Controle de Trfego, Alarmes e Sistemas de Segurana, Telefone Celular.
29
29
Alguns Exemplos de Projetos Finais Implementados Usando Microcontroladores na EEEC

Controle Escalar de Motor de Induo, Controle de Motor de Corrente Contnua, Sistema de Controle de Porto Eletrnico, Sistema de Controle de Acesso ao Laboratrio, Sistema de Controle de Presena em Sala de Aula (Dirio Eletrnico), Sistema de Controle de Umidade e Temperatura de uma Sala, Sistema de Monitoramento de Batimentos Cardacos, Sistema de Monitoramento de Temperatura e Umidade de Estufas, Sistema de Controle de Acesso a Estacionamentos, Sistema de Monitoramento de Tarifao de Telefone, Sistema de Controle para Centrfugas de Apirios, Sistema de Suporte para Deficientes Visuais.
30
30
Sistemas de Numerao
31
31
Sistema Posicional Sistema no Posicional
32
32
Sistema Posicional Sistema no Posicional
33
33
Sistema Binrio - O sistema binrio o sistema de numerao que o computador entende. Utiliza 2 dgitos: 0 e 1 ou (OFF e ON) ou (0V e 5V) ou (0V e 3,3V). Exemplo: 1 1 0 0 1 0 1 12 1o dgito: Armazena o equivalente a 20 (1). No ex.: 1 20 2o dgito: Armazena o equivalente a 21 (2). No ex.: 1 21 3o dgito: Armazena o equivalente a 22 (4). No ex.: 0 22 8o dgito: Armazena o equivalente a 27 (128): No ex.: 1 27 A soma destas parcelas resulta no seguinte equivalente decimal: 1 + 2 + 0 + 8 + 0 + 0 + 64 + 128 = 20310
34
No sistema binrio a ponderao dada pelo nmero 2 elevado potncia representada pela coluna, sendo que a 1a coluna 0, a segunda coluna 1 e assim sucessivamente.
1 kbyte = 210 = 1.024 bytes 1 Mbyte = 210 x 210 = 1.048.576 bytes = 1.024 kbytes; 1 Gbyte = 210 x 210 x 210 = 1.073.741.824 bytes = 1.024 Mbytes
35
Sistema BCD (Binary-Coded Decimal) O Sistema BCD o sistema em que se combina o sistema binrio e o sistema decimal. utilizado como formato de sada de instrumentos. Utiliza 2 dgitos: 0 e 1 que so dispostos em grupos de 4 dgitos, utilizados para representar um dgito decimal (nmero 0 at 9). A representao de um nmero maior que 9 deve ser feita por outro grupo de 4 bits, com a ponderao dada pelo sistema decimal. Exemplo: 97310 = 1001 0111 0011. Note a diferena entre este valor e o valor do nmero binrio 1001 0111 00112 = 241910
36
36
Sistema Octal - O Sistema Octal baseado nos mesmos princpios do decimal e do binrio, apenas utilizando base 8. Utiliza 8 dgitos: 0 a 7. Exemplo: 32078 1o dgito: Armazena o equivalente a 80 (1). 2o dgito: Armazena o equivalente a 81 (8). 3o dgito: Armazena o equivalente a 82 (64). 4o dgito: Armazena o equivalente a 83 (512). No ex.: 7 80 No ex.: 0 81 No ex.: 2 82 No ex.: 3 83
O equivalente decimal : 7 + 0 + 128 + 1536 = 167110
37
37
Sistema Hexadecimal - O Sistema Hexadecimal baseado nos mesmos princpios do decimal e do binrio, apenas utilizando base 16. Utiliza 16 dgitos: 0 a 9, A, B, C, D, E, F. Exemplo: 20DH ou 20Dh ou 20D16 1o dgito: Armazena o equivalente a 160 (1). 2o dgito: Armazena o equivalente a 161 (16). 3o dgito: Armazena o equivalente a 162 (256). O equivalente decimal : 13 + 0 + 512 = 52510 No ex.:13 160 No ex.: 0 161 No ex.: 2 162
38
38
Converso de Base O sistema hexadecimal mais fcil de trabalhar que o sistema binrio e geralmente utilizado para escrever endereos. Na converso de hexadecimal para binrio, cada dgito hexadecimal convertido em 4 dgitos binrios equivalentes. Exemplo: 7 D 3 F16 = 0111 1101 0011 11112 Na converso de binrio para hexadecimal, cada grupo de 4 dgitos binrios convertido em 1 dgito hexadecimal equivalente. Ex.: 10100001101110002 = 1010 0001 1011 10002 = A 1 B 816
39
39
Converso de Base
Representao: r2 r1 r0 Valor hexadecimal correspondente a 1234: 4D2h
40
40
Converso de Base (algoritmo genrico) A diviso termina quando o quociente zero
Se q0 = 0 Se q1 = 0
Valor = q0 B+ r0 = 0.B + r0 = r0 Valor = q0 B+ r0 q0= q1 .B + r1 = 0.B + r1 = r1 ou, Valor = r1 .B+ r0 Representao: r1 r0 Valor = q0 B+ r0 , q0= q1 .B + r1 q1= q2 .B + r2 = 0.B + r2 = r2 Representao: r2 r1 r0
Se q2 = 0
Valor = r2 B2 + r1 B + r0
41
Representao de nmeros positivos e negativos
42
42
Valor Simtrico de um Nmero

Nmero binrio: a = (complemento de 1 de a) + 1 = = complemento de 2 de a = 2n a
Nmero decimal: a = (complemento de 9 de a) + 1 = = complemento de 10 de a = 10n a
43
43
Subtrao Usando Adio

Nmero binrio: a b = a + (complemento de 2 de b) a b = a + (2n b) Exemplo para um nmero binrio de 4 dgitos: a 1 = a + (24 1) = a + (10000 0001) = a + 1111 a 3 = a + (24 3) = a + (10000 0011) = a + 1101 Se a = 1001 (910) a 1 = 1001 0001 = 1000 a 3 = 1001 0011 = 0110
ou a 1 = 1001 + 1111 = 1 1000 (despreza-se o quinto dgito) a 3 = 1001 + 1010 = 1 0110 (nmero de 4 dgitos)
44
44
Subtrao Usando Adio

Nmero decimal: a b= a + (complemento de 10 de a) a b = a + (10n b) Exemplo para um nmero decimal de 2 dgitos: a 1 = a + (102 1) = a + (100 1) = a + 99 a 3 = a + (102 3) = a + (100 3) = a + 97 Se a = 94 ou a 1 = 94 + 99 = 1 93 (despreza-se o terceiro dgito) a 3 = 94 + 97 = 1 91 (o nmero de 2 dgitos) a 1 = 94 1 = 93 a 3 = 94 3 = 91
45
45
Operaes Aritmticas no Microprocessador Adio Adio direta Adio com o complemento de 2
Subtrao
Multiplicao Diviso
Vrias adies
Vrias adies com complemento de 2
46
46
Arquitetura, Arquitetura, Caractersticas e Princpio de Funcionamento
47
47
Caractersticas
Barramento de endereos: Barramento de dados: Capacidade de endereamento de memria: Registradores internos: Nmero de transistores: Velocidade de clock: Capacidade de processamento: 16 bits 8 bits 64 kB (65.536) 8 bits e 16 bits 6500 5 MHz 0,37 MIPS
48
48
Entrada do gerador de clock interno Sada e Entrada serial Entradas para pedidos de interrupo Sinal de reconhecimento de pedido de interrupo enviado por INTR Linhas utilizadas para dados e para endereos
49
49
Alimentao (5V) e Terra (Address Latch Enable) Permite ao hardware externo distinguir os dados dos endereos e concebido para ser usado como sinal de clock para um latch que captura os endereos. Indicam o estado em que se encontra o 8085: Reteno (0 0) Escrita (0 1) Leitura (1 0) Interrupo (1 1) Linhas exclusivas para endereos. Parte mais significativa do endereo
50
50
Microprocessador 8085 Permite reinicializar o 8085. O contador de programa vai para 0000h Entrada para gerao de estados de espera (wait states) Sada que indica aos perifricos a reinicializao do 8085 Entrada de pedido de utilizao de barramento para acesso direto memria Sada que indica ao perifrico que o barramento est disponvel
Sinais do Barramento de Controle
51
51
Microprocessador 8085 IO/M, RD\ e WR\ Sinais do Barramento de Controle
IO-M\ 0 0 1 1 -
WR\ 0 0 -
RD\ 0 0 -
Significado
Exemplo
Escrita em memria STA 2100H Leitura de memria Escrita em E/S Leitura de E/S Operao interna LDA 2100H OUT 80H IN 80H INR A
52
Arquitetura do 8085
53
53
Arquitetura do 8085
54
54
Princpio de Funcionamento
LOAD CLOCK
A
LOAD
ENABLE
CLOCK
LOAD CLOCK
ENABLE
C
LOAD
ENABLE
CLOCK ENABLE
55
55
CARREGA (LOAD) Entrada X CLK
D Flipflop
HABILITA SADA (OE)
Chave 3 estados
Sada Y
Linha do barramento
CARREGA (LOAD) 0 0 1
HABILITA SADA (OUTPUT ENABLE) (OE) 0 1 0
COMENTRIO Registradores isolados do barramento. Barramento flutuando Transfere dados do registrador para o barramento Carrega o registrador com os dados do barramento
56
57
57
MOV D,A
LOAD CLOCK
A = 10H
LOAD
ENABLE
CLOCK
LOAD CLOCK ENABLE
ENABLE
C
LOAD
D D = 10 H
58
CLOCK
ENABLE
58
Sistema Mnimo
CPU
8085
59
59
Frequncia de Clock
CLK
Ciclo de Clock 8085A: fcristal = 500 kHz a 3,125 MHz
f clock
f cristal = 2
8085A-2: fcristal = 500 kHz a 5 MHz
Exemplo: Se fcristal = 2 MHz
fclock = 1 MHz
Tclock = 1 s
60
60
Ciclos de Clock, de Mquina e de Instruo

Ciclo de Instruo Ciclo de Instruo Ciclo de Mquina 1: M1
CLK
Ciclo de Mquina 2 : M2
Estados
T1
T2
T3
T4
T1
T2
T3
Ciclo de Busca
Ciclo de Execuo Ciclo de Execuo
61
61
Diagrama de Temporizao
M1
CLK
M2
Estados ALE
A15-A8
T1
PC FORA
T2
PC+1PC
T3
INST IR
T4
T1
PC FORA
T2
PC+1PC
T3
INST IR
PC H PC L INST PC L
PC H INST
AD7-AD0
62
62
Diagrama de Temporizao
T1
PC FORA
M1
T3
INST IR
M2
T4 T1
SBE
PC FORA PC+1PC INST IR
T2
PC+1PC
T2
T3
A15-A8
PC H PC L INST PC L
PC H INST
AD7-AD0
ALE RD\ WR\ IO-M\
63
63
Diagrama de Temporizao ADD B e MOV B,A

M1 T1
ADD B MOV B,A
PC FORA
M2 T1
SBE
PC FORA
T2
PC+1PC
T3
INST IR
T4
B TMP
T2
A+TMP A
T3
INST IR
PC+1PC
A TMP
A15-A8
PC H PC L INST PC L
PC H INST
AD7-AD0
ALE RD\ WR\ IO-M\
64
64
Ciclo de Busca de ADD B:
T1: Contador de Programa (PC) ativado. Endereo atual colocado no barramento de 16 bits. O sinal ALE o trigger para a transferncia dos endereos de PC para o barramento.
PC
Endereo
Barramento
Endereo
ROM
M\ ALE RD\
CLK
T1
65
65
Ciclo de Busca de ADD B: T2: Na descida do sinal de clock o PC incrementado em 1. Barramento
disponvel para outras operaes.
PC = PC + 1
CLK
T1
T2
66
Ciclo de Busca de ADD B: T3: Leitura do cdigo da instruo (ROM). O cdigo transferido para o
barramento. Bloco IR (Registrador de Instruo) carrega a instruo vinda da ROM. Instruo decodificada no Decodificador
ROM
Cdigo
ENABLE
Barramento
Cdigo
IR
RD\ M\
LOAD
CLK
T1
T2
T3
67
Princpio de Funcionamento Ciclo de Execuo de ADD B: Contedo de B transferido para o barramento T4:
Contedo do barramento transferido para um registrador temporrio e, depois para a unidade lgica e aritmtica
Dados
Barramento
Dados
TEMP
ENABLE
LOAD
CLK
T1
T2
T3
T4
68
Ciclo de Busca de MOV B,A e Execuo de ADD B: T1: Contador de Programa (PC) ativado. Endereo atual colocado no barramento de 16 bits. O sinal ALE o trigger para a transferncia dos endereos de PC para o barramento. PC Endereo Barramento Endereo ROM
ALE ALE RD\
M\
CLK
T1
T2
T3
T4
T1 M2
69
Ciclo de Busca de MOV B,A e Execuo de ADD B:
T2: Na descida do sinal de clock o PC incrementado em 1. Barramento

disponvel finalizar a instruo ADD B. TEMP PC = PC + 1
ENABLE
ULA A
TEMP+A
Barramento
TEMP+A
ENABLE
LOAD
CLK
T1
T2
T3
T4
T1M2 T2 M2
70
Ciclo de Busca de MOV B,A: T3: Leitura do cdigo da instruo (ROM). O cdigo transferido para o
barramento. Bloco IR (Registrador de Instruo) carrega a instruo vinda da ROM. Instruo decodificada no Decodificador ROM Cdigo
ENABLE RD\ M\
Barramento
Cdigo
IR
LOAD
CLK
T1
T2
T3
T4
T1M2
T2M2
T3-M2
71
Ciclo de Execuo de MOV B,A: T4: Contedo de A transferido para o barramento
Contedo do barramento transferido para um registrador temporrio e, depois para o registrador B, no estado T2 da prxima instruo. A Dados Dados TEMP
Barramento
ENABLE
LOAD
CLK
T1
T2
T3
T4
T1
T2
72
T3
T4
72
Formato das Instrues
73
73
Diagramas de Temporizao e Formato das Instrues

M1
T1
ADD B
PC FORA
M2
T3
INST IR
T2
PC+1PC
T4
B TMP
T1
SBE
T2
A+TMP A
T3
ADD B
Adiciona o contedo de B ao contedo do Acumulador A ADD B

End xxxx H Instruo/ Dado ADD B Cdigo 80 H
Instruo de 1 byte
End xxxx H Instruo/ Dado 1o byte Cdigo OPCODE
74
74

M1
T1
MOV B,A
PC FORA
M2
T3
INST IR
T2
PC+1PC
T4
A TMP
T1
SBE
T2
TMP B
T3
MOV B,A
Copia o contedo do Acumulador A no registrador B MOV B,A

End xxxx H Instruo/ Dado MOV B,A Cdigo 47 H
Instruo de 1 byte
End xxxx H Instruo/ Dado 1o byte Cdigo OPCODE
75
75

M1
T1
MVI reg, byte
PC FOR A
M2
T3
INST IR
T2
PC+1PC
T4
X
T1
PC FOR A
T2
PC+1PC
T3
bytereg
MVI reg,byte
Carrega o registrador reg com valor byte MVI reg, byte

End xxxx H xxxx + 1 Instruo/Dado MVI A, 5DH Cdigo 3E H 5D H
Instruo de 2 bytes
End xxxx H xxxx + 1 Instruo/Dado 1o byte 2o byte Cdigo OPCODE Dado
76
76
Diagramas de Temporizao e Formato das Instrues M1

T1
ADI byte
PC FORA
M2
T4
X
T2
PC+1PC
T3
INST IR
T1
PC FORA
T2
PC+1PC
T3
byteTMP
M3 ADI byte Adiciona o byte ao contedo do Acumulador A

T1
SBE
T2
A+TMP A
T3
Instruo de 2 bytes
End xxxx H xxxx + 1 Instruo/Dado 1o byte 2o byte Cdigo OPCODE Dado End xxxx H xxxx + 1
ADI byte
Instruo/Dado ADI 5DH Cdigo C6 H 5D H
77
77

M1
T1
LOAD adr
PC FORA
M2
T3 T4
X
T2
PC+1PC
T1
PC FORA
T2
PC+1PC
T3
Byte LZ
INST IR
M3
T1
PC FORA
M4
T3
Byte HW
T2
PC+1PC
T1
WZ FORA
T2
MWZ
T3
A
LOAD adr Carrega no Acumulador o contedo do endereo adr Instruo de 3 bytes LOAD adr
End xxxx H xxxx + 1 xxxx + 2 Instruo/Dado 1o byte 2o byte 3o byte Cdigo OPCODE Dados L Dados H End xxxx H xxxx + 1 xxxx + 2
78
Instruo/Dado LOAD 2030H
Cdigo 3A H 30 H 20 H
78

M1
T1
STA adr
PC FORA
M2
T3 T4
X
T2
PC+1PC
T1
PC FORA
T2
PC+1PC
T3
Byte LZ
INST IR
M3
T1
PC FORA
M4
T3
Byte HW
T2
PC+1PC
T1
WZ FORA
T2
A
T3
MWZ
STA adr
End xxxx H xxxx + 1 xxxx + 2
Transfere contedo do Acumulador para o endereo adr STA adr

End xxxx H xxxx + 1 xxxx + 2
79
Instruo de 3 bytes
Instruo/Dado 1o byte 2o byte 3o byte Cdigo OPCODE Dados L Dados H
Instruo/Dado STA 2030H
Cdigo 32 H 30 H 20 H
79
Outras Instrues
M1
T1
INR reg
PC FOR A
M2
T3 T4
RegTMP
T2
PC+1PC
T1
SBE
T2
ULA reg
T3
INST IR
INR reg
Incrementa em 1 o contedo do registrador reg INR C

M1
T1 T2
PC+1PC
Opcode: 0C H
M2
T4
RegTMP TMP +1ULA
T3
INST IR
T1
SBE
T2
ULA reg
T3
DCR reg
PC FOR A
DCR reg
Decrementa em 1 o contedo do registrador reg DCR B Opcode: 05 H

80
Outras Instrues
M1
T1
INR M
PC FORA
M2
T3 T4 T1
HL FORA
T2
PC+1PC
T2
MHL TMP + 1
T3
TMP ULA
INST IR
M3
T1
HL FORA
T2
ULA
T3
MHL
INR M Incrementa em 1 o contedo da posio de memria apontada pelo par HL
81
81
Modos de Endereamento e Grupos de Instrues
82
82
Modos de Endereamento
Imediato MVI A,03H ADI 15 H Direto LDA 2010 H JMP 2005 H Por Registrador MOV A,B ADD B Indireto por Registrador MOV M,A
83
Grupos de Instrues
Grupo de Transferncia de Dados Grupo Aritmtico Grupo Lgico MOV A,B MVI A,03H
ADI 15 H, SUB C, INR A ANA B (A and B) ORA C (A or C) JMP 2005 H, JNZ 2000H PUSH PSW IN Porta
Grupo de Desvio
Grupo de Controle, Pilha, Entrada/Sada
84
Exemplos
Imediato + Transferncia de Dados MVI A,03H
M1
T1
MVI reg, byte
PC FOR A
M2
T3
INST IR
T2
PC+1PC
T4
X
T1
PC FOR A
T2
PC+1PC
T3
bytereg
MVI reg,byte
Carrega o registrador reg com valor byte
85
85
Exemplos
Registrador + Grupo Aritmtico INR reg
M1
T1
INR reg
PC FOR A
M2
T3
INST IR
T2
PC+1PC
T4
RegTMP
T1
SBE
T2
ULA reg
T3
INR reg
Incrementa em 1 o contedo do registrador reg
86
86
Exemplos
Indireto por Registrador + Grupo de Controle, Pilha, Entrada/Sada M1
T1
INR M
PC FORA
INR M
M2
T3
INST IR
T2
PC+1PC
T4
T1
HL FORA
T2
MHL TMP + 1
T3
TMP ULA
M3
INR M Incrementa em 1 o contedo da posio de memria apontada pelo par HL
T1
HL FORA
T2
ULA
T3
MHL
87
87
Registrador de Flags
88
88
Registrador F: Registra o estado da ltima operao realizada na ULA
Bit 7 S
Bit 6 Z
Bit 5
Bit 4 AC
Bit 3
Bit 2 P
Bit 1
89
Bit 0 CY
89
Bit 7 S
Bit 6 Z
Bit 5
Bit 4 AC
Bit 3
Bit 2 P
Bit 1
Bit 0 CY
Flag de Sinal: Assume valor 0 para nmero positivo (bit 7 = 0)

e 1 para negativo (bit 7 = 1)
Flag de Zero: Assume valor 0 para nmero diferente de zero e

1 para nmero igual a zero.
Flag Auxiliar de Carry: Assume valor 1 quando h transporte

do Bit 3 para o Bit 4
90
90
Bit 7 S
Bit 6 Z
Bit 5
Bit 4 AC
Bit 3
Bit 2 P
Bit 1
Bit 0 CY
Flag de Paridade: Assume valor 1 quando h uma quantidade par de

dgitos 1no acumulador. Assume valor 0 quando h uma quantidade mpar.
Flag de Carry: Assume valor 1 quando h transporte do Bit 7

para o bit 8 (O Bit 8 fora do acumulador)
91
91
Exemplo de Operao e os Flags resultantes

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
1 1 1 1 1 1 1
0 1 1 0
0 1 0
0 1 0
0 1 0
1 1 1
1 1 0
0 0 1
1 1 0
CY = 1
Houve transporte do bit 7 para o bit 8
P=1 H quantidade par (2) de dgitos 1 no acumulador (O 1 do bit 8 est fora do acumulador AC = 1 Z=0 S=0 Houve transporte do bit 3 para o bit 4 O resultado da adio diferente de zero O bit 7 do acumulador zero (nmero positivo)
F = 15 H ou F = 3F H ou F = 1F H ou
S 0
Z 0
AC 1
P 1
CY 1
92
Exemplo de Operao e os Flags resultantes

1 1 1 1
0 1 1 0
0 1 0
0 1 0
1 1 0
0 0 0
0 0 0
0 0 0
0 0 0
CY = 1
Houve transporte do bit 7 para o bit 8
P=1 H quantidade par (0) de dgitos 1 no acumulador (O 1 do bit 8 est fora do acumulador AC = 0 Z=1 S=0 No houve transporte do bit 3 para o bit 4 O resultado da adio igual a zero O bit 7 do acumulador zero (nmero positivo)
F = 45 H ou F = 6F H ou F = 4F H ou
Bit 7 0
Bit 6 1
Bit 5
Bit 4 0
Bit 3
Bit 2 1
Bit 1
Bit 0 1
93
Exemplo de Subtrao Direta

CY = 0
0 0 0
0 0 0
0 0 0
0 0 0
1 0 1
1 0 1
1 0 1
1 1 0
No houve emprstimo do bit 8 para o bit 7
P=0 H quantidade par (0) de dgitos 1 no acumulador (O 1 do bit 8 est fora do acumulador AC = 0 Z=0 S=0 No houve emprstimo do bit 4 para o bit 3 O resultado da adio diferente de zero O bit 7 do acumulador zero (nmero positivo)
F = 00 H ou F = 2A H ou F = 02F H ou
Bit 7 0
Bit 6 0
Bit 5
Bit 4 0
Bit 3
Bit 2 0
Bit 1
Bit 0 0
94
Exemplo de Subtrao com Complemento de 2

1 1 1 1 1 1 1 1
+
1
Carry = 1 P=0 CY = 0
0 1 0
0 1 0
0 1 0
0 1 0
1 1 1
1 1 1
1 1 1
1 1 0
Houve transporte do bit 7 para o bit 8, mas com complemento de 2
H quantidade mpar (3) de dgitos 1 no acumulador AC = 0 Houve transporte do bit 3 para o bit 4, mas no complemento de 2
Auxiliar = 1 Z=0 S=0
O resultado da adio diferente de zero O bit 7 do acumulador zero (nmero positivo)
95
95
Exemplos de Operaes Condicionadas s Flags

JC endereo JNC endereo Jump if Carry Pula para o endereo indicado se CY = 1 Pula para o endereo indicado se CY = 0
Jump if Not Carry
JZ endereo
Jump if Zero Pula para o endereo indicado se Z = 1 (resultado da ltima operao igual a zero) Jump if Not Zero Pula para o endereo indicado se Z = 0 (resultado da ltima operao diferente de zero)
JNZ endereo
96
96

Endereo 2000 H 2002 H 2004 H 2007 H Mnemnico MVI A,F0H ADI 01H JC 200F H JMP 2002 H Cdigo 3E F0 C6 01 DA 0F 20 C3 02 20 Endereo 2000 H 2002 H 2004 H 2007 H Mnemnico MVI A,F0H ADI 01H JC 2000 H JMP 2002 H Cdigo 3E F0 C6 01 DA 00 20 C3 02 20
200F H
HLT
76
97
97
Exemplos de Operaes Condicionadas s Flags Endereo 2000 H 2002 H 2004 H 2007 H Mnemnico MVI A,F0H ADI 01H JNC 2002 H JMP 2000 H Cdigo 3E F0 C6 01 D2 02 20 C3 00 20
98
98
Endereo 2000 H 2002 H 2004 H 2007 H
Mnemnico MVI A,F0H ADI 01H JZ 2000 H JMP 2002 H
Cdigo 3E F0 C6 01 CA 00 20 C3 02 20
99
99
Endereo 2000 H 2002 H 2004 H 2007 H
Mnemnico MVI A,F0H ADI 01H JNZ 2002 H JMP 2000 H
Cdigo 3E F0 C6 01 C2 02 20 C3 00 20
100
100
Pilha
101
101
Regio de memria usada para guardar endereo de retorno e valores temporrios

Endereo Instrues que usam a pilha: CALL RET PUSH POP Interrupes 2000 H 2003 H 2004 H Mnemnico LXI SP,20FFH Cdigo 31 FF 20
xxxxx xxxxx
SP
xxxxx xxxxx
20FF H
102
Transferncia de dados envolve sempre um par de bytes
16 bits
O byte mais significativo sempre guardado primeiro na pilha O byte menos significativo retirado primeiro da pilha O Ponteiro de Pilha SP aponta sempre para o topo da pilha (ltimo valor armazenado) Registradores utilizados PSW A + Flags B B+C D D+E H H+L
103
103
PUSH reg16 1. 2. 3. 4.
guarda contedo do registrador de 16 bits na pilha
O valor de SP decrementado em 1 O byte mais significativo armazenado na posio SP 1 O valor de SP decrementado em 1 O byte menos significativo armazenado na posio SP 2 carrega registrador de 16 bits com contedo da pilha
POP reg16 1.
O contedo apontado por SP copiado para o byte menos significativo 2. O valor de SP incrementado em 1 3. O contedo apontado por SP + 1 copiado para o byte mais significativo 4. O valor de SP incrementado em 1
104
104
Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H PUSH PSW

Endereo da RAM Contedo
Flags
PUSH B
2089 208A 208B 208C 208D

F A
SP inicial: 2090h
2089 208A 208B 208C 208D 67 45 23 01

C B F A
208E 208F 2090
23 01
208E 208F 2090
SP aps a instruo: 208Eh
SP aps a instruo: 208Ch

105
Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H POP B
POP PSW
2089 208A 208B 208C 208D

F A
2089 208A 208B 67 45 23 01 208C 208D 208E 208F 2090 SP aps a instruo: 2090h
67 45 23 01
C B F A
208E 208F 2090
SP aps a instruo: 208Eh
106
Endereo 2000 H 2003 H 2005 H 2006 H
Mnemnico LXI SP,203FH MVI A,20H PUSH PSW CALL MOSTRAA POP PSW ADI 01H JNZ 2005 H JMP 2003
Cdigo 31 22 20 3E 20 F5 CD 6E 03 F1 C6 01 DA 05 20 C3 03 20
Pilha
Exemplo de aplicao
2009 H 200A H 200C H 200F H
2022 H
107
107
Conjunto de Instrues
108
108
TRANSFERNCIA DE DADOS
Mnemnico Genrico NO de Ciclos No de Estados Modo de Endereamento
Simbologia
MVI r, dado8 MOV r1, r2 MOV r, M MOV M, r MVI M, dado8 LXI rp, dado16
(r) (byte 2) (r1) (r2) (r) ((H)(L)) ((H)(L)) (r) ((H)(L)) (byte 2) (rh) (byte 3) (rl) (byte 2)
2 1 2 2 3 3
7 4 7 7 10 10
Imediato Registrador Indireto por registrador Indireto por registrador Indireto por registrador e imediato Imediato
109
109
TRANSFERNCIA DE DADOS
Mnemnico Genrico Simbologia NO de Ciclos No de Estados Modo de Endereamento
LDA addr STA addr LHLD addr SHLD addr LDAX rp STAX rp XCHG
(A) ((byte 3)(byte 2)) ((byte 3)(byte 2)) (A) (L)((byte 3)(byte 2)) (H)((byte 3)(byte 2) + 1) ((byte 3)(byte 2)) (L) ((byte 3)(byte 2)+1) (H) (A) ((rp)) ((rp)) (A) (H) (D) (L) (E)
4 4 5 5 2 2 1
13 13 16 16 7 7 4
direto direto direto direto Indireto por registrador Indireto por registrador registrador
110
110
ARITMTICAS
Mnemnico Genrico
Simbologia
NO de Ciclos
No de Estados
Modo de Endereamento
Flags Afetadas
ADD r ADD M
(A) (A) + ( r ) (A) (A) + ( (H) + (L))
1 2 2 1 2 2
4 7 7 4 7 7
registrador registrador imediato registrador imediato por registrador imediato
todas todas todas todas todas todas
ADI dado8 (A) (A) + (byte 2) ADC r ADC M (A) (A) + ( r ) + (CY) (A) (A) + ( (H)(L)) + (CY)
ACI dado8 (A) (A) + (byte 2) + (CY)
111
111
ARITMTICAS
Mnemnico Genrico Simbologia NO de Ciclos No de Estados Modo de Endereamento Flags Afetadas
SUB r SUB M SUI dado8 SBB r SBB M SBI dado8
(A) (A) ( r ) (A) (A) ( (H)(L)) (A) (A) (byte 2) (A) (A) ( r ) (CY) (A)(A) ((H)(L)) (CY) (A) (A) (byte 2) (CY)
1 2 2 1 2 2
4 7 7 4 7 7
registrador indireto por registrador imediato registrador indireto por registrador imediato
todas todas todas todas todas todas
112
112
ARITMTICAS
INR r INR M DCR r DCR M INX rp DCX rp DAD rp DAA
(r) (r) + 1 ((H)(L)) ((H)(L)) + 1 (r) (r) 1 ((H)(L)) ((H)(L)) 1 (rh)(rl) (rh)(rl) + 1 (rh)(rl) (rh)(rl) 1 ((H)(L))((H)(L)) + (rh)(rl)
1 3 1 3 1 1 3 1
4 10 4 10 6 6 10 4
registrador indireto por registrador registrador indireto por registrador registrador registrador registrador registrador
Z, S, P e AC Z, S, P e AC Z, S, P e AC Z, S, P e AC nenhuma nenhuma CY todas
113
113
Exemplo de Programa: Adio de Nmeros de 16 bits 452 decimal (01 C4 H) + 926 decimal (03 9E H)
Decimal
1
Endereo 2000 H 2003 H 2005 H 2007 H
Mnemnico LXI SP,203F MVI A,C4h MVI B,01h MVI C,9Eh MVI D,03h ADD C MOV L,A MOV A,B ADC D MOV H,A XCHG CALL MOSTRAD HLT
114
Cdigo 31 3F 20 3E C4 06 01 0E 9E 16 03 81 6F 78 8A 67 EB CD 63 03 76
Hexa
1 1
4 9 1 3
5 2 7
2 6 8
0 0 0
1 3 5
C 9 6
4 E 2
2009 H 200B H 200C H 200D H 200E H
Abacus: Add 16 bits reg simples.hex Adio usando registradores simples
200F H 2010 H 2011 H 2014 H
114
Exemplo de Programa: Adio de Nmeros de 16 bits 452 decimal (01 C4 H) + 926 decimal (03 9E H)
Decimal
1
Adio usando registradores duplos

Endereo 2000 H Mnemnico LXI SP,203F LXI B, 01C4 H LXI H, 039E H DAD B XCHG CALL MOSTRAD HLT Cdigo 31 3F 20 01 C4 01 21 9E 03 09 EB CD 63 03 76
Hexa
1 1
2003 H
4 9 1 3
5 2 7
2 6 8
0 0 0
1 3 5
C 9 6
4 E 2
2006 H 2009 H 200A H 200B H 200E H
Abacus: Add 16 bits reg duplo.hex
115
115
INSTRUES LGICAS
Mnemnico Genrico ANA r ANA M ANI dado8 XRA r XRA M XRI dado8 ORA r ORA M ORI dado8 Simbologia (A) (A) (r) (A) (A) ((H)(L)) (A) (A) (byte 2) (A) (A) (r) (A) (A) ((H)(L)) (A) (A) (byte 2) (A) (A) (r) (A) (A) ((H)(L)) (A) (A) (byte 2) NO de Ciclos 1 2 2 1 2 2 1 2 2 No de Modo de Estados Endereamento 4 7 7 4 7 7 4 7 7 registrador indireto por registrador imediato registrador indireto por registrador imediato registrador indireto por registrador imediato Flags Afetadas todas todas todas todas todas todas todas todas todas
116
116
INSTRUES LGICAS
Mnemnico Genrico Simbologia NO de Ciclos No de Estados Flags Afetadas
RLC RRC RAL RAR
(An+1) (An) (A0) (A7) (CY) (A7) (An) (An+1) (A7) (A0) (CY) (A0) (An+1) (An) (CY) (A7) (A0) (CY) (An) (An+1) (CY) (A0) (A7) (CY)
1 1 1 1
4 4 4 4
CY CY CY CY
117
117
INSTRUES LGICAS
Mnemnico Genrico Simbologia NO de Ciclos No de Estados Modo de Endereamento Flags Afetada s
CMP r CMP M CPI dado8 CMA CMC STC
(A) (r) (A) ((H)(L)) (A) (byte 2) (A) (A\) (CY) (CY\) (CY) 1
1 2 2 1 1 1
4 7 7 4 4 4
registrador indireto por registrador imediato
todas todas todas

nenhum a
CY CY
118
118
INSTRUES AND E OR
AND
A B ANA B
0 1 0
0 0 0
0 0 0
0 1 0
1 1 1
1 0 0
1 1 1
1 0 0
OR
A B ORA B
0 1 1
0 0 0
0 0 0
0 1 1
1 1 1
1 1 1
1 0 1
1 1 1
119
119
INSTRUES DE COMPARAO E TOMADA DE DECISO
CMP r CPI dado8 Condio (A) = (r) (A) > (r) (A) < (r) Z 1 0 0 CY 0 0 1
120
120
Exemplo: Programa que identifica o 1O bit de um nmero hexadecimal de 1 dgito

Endereo 2000 H 2003 H 2006 H 2008 H 200B H Mnemnico LXI SP,203FH CALL LETECLA ANI 01H CALL MOSTRAA JMP 2003 Cdigo Hexa 31 3F 20 CD E7 02 E6 01 CD 6E 03 C3 03 20
Abacus: Identifica bit 0.hex
121
121
Exemplo: Programa para entrar com nmero de 2 dgitos pelo teclado

Endereo 2000 H 2003 H 2006 H 2007 H 2008 H 2009 H 200A H 200B H 200E H 200F H 2012 H Mnemnico LXI SP,203FH CALL LETECLA RLC RLC RLC RLC MOV B,A CALL LETECLA ORA B CALL MOSTRAA JMP 2003 Cdigo Hexa 31 3F 20 CD E7 02 07 07 07 07 47 CD E7 02 B0 CD 6E 03 C3 03 20
Abacus: Le 2 digitos.hex
122
122
INSTRUES DE DESVIO
JMP addr
Jcondio addr
(PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2)
3 2/3 2/3 2/3 2/3 2/3
10 7/10 7/10 7/10 7/10 7/10
imediato imediato imediato imediato imediato imediato
nenhuma nenhuma nenhuma nenhuma nenhuma nenhuma
JNZ addr JZ addr JNC addr JC addr
123
123
INSTRUES DE DESVIO
Mnemnico Genrico
Simbologia
NO de Ciclos
No de Estados
Flags Afetadas
JPO addr JPE addr JP addr JM addr
Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2) Se (CCC), ento, (PC) (byte 3)(byte 2)
2/3 2/3 2/3 2/3
7/10 7/10 7/10 7/10
imediato imediato imediato imediato
nenhuma nenhuma nenhuma nenhuma
124
124
INSTRUES DESVIO
Mnemnico Genrico Simbologia ((SP) - 1) (PCH) ((SP) - 2) (PCL) (SP) (SP) - 2 (PC) (byte 3)(byte 2) ((SP) - 1) (PCH) ((SP) - 2) (PCL) (SP) (SP) - 2 (PC) (byte 3)(byte 2) (PCL) (SP) (PCH) (SP + 1) (SP) (SP) + 2 (PCL) (SP) (PCH) (SP + 1) (SP) (SP) + 2 NO de Ciclos No de Estados Modo de Endereamento imediato e indireto por registrador Flags Afetadas
CALL addr
18
nenhuma
Ccondition addr
2/5
9/18
imediato e direto por registrador
nenhuma
RET
10
indireto por registrador indireto por registrador
nenhuma
Rcondio
1/3
6/12
nenhuma
125
125
DESVIO
Mnemnico Genrico NO de Ciclos No de Estados Modo de Endereamento Flags Afetadas
Simbologia
RST n
((SP) - 1) (PCH) ((SP) - 2) (PCL) (SP) (SP) - 2 (PC) 8 * (NNN) (PCH) (H) (PCL) (L)
12
indireto por registrador
nenhuma
PCHL
registrador
nenhuma
126
126
Exemplo: Contagem Universidade Federal de Gois
com parada programada via teclado

Escola de Engenharia Eltrica e de Computao
Endereo 2000 H 2003 H 2006 H 200A H 200B H 200E H 200F H 2010 H 2012 H 2013 H 2014 H 2017 H 2018 H 2019 H 201A H 201D H 201E H
Mnemnico LXI SP,203FH CALL LETECLA RLC / RLC / RLC / RLC MOV B,A CALL LETECLA ORA B MOV B,A MVI A,00H PUSH PSW PUSH B CALL MOSTRAA POP B POP PSW CMP B JZ 2003 INR A JMP 2012 H
Cdigo Hexa 31 3F 20 CD E7 02 07 07 07 07 47 CD E7 02 B0 47 3E 00 F5 C5 CD 6E 03 C1 F1 B8 CA 03 20 3C C3 12 20
127
127 Microprocessador 8085 Abacus: Parada programada.hex
CONTROLE, PILHA E I/O

PUSH rp
((SP) - 1 (rh) ((SP) - 2 (rl) (SP) (SP) - 2 ((SP) - 1 (A) ((SP) - 2 (F) (SP) (SP) - 2 (rl) ((SP)) (rh) ((SP) + 1) (SP) (SP) + 2 (F) ((SP)) (A) ((SP) + 1) (SP) (SP) + 2
12
indireto por registrador indireto por registrador indireto por registrador indireto por registrador
nenhuma
PUSH PSW
12
nenhuma
POP rp
10
nenhuma
POP PSW
10
todas
128
128
Mnemnico Genrico
Simbologia
NO de Ciclos
No de Estados
Flags Afetadas
XTHL SPHL IN porta OUT porta
(L) ((SP)) (H) ((SP) + 1) (SP) (H) (L) (A) (dado 8 bits) (dado 8 bits) (A)
5 1 3 3
16 6 10 10
indireto por registrador registrador direto direto
nenhuma nenhuma nenhuma nenhuma
129
129

Mnemnico Genrico EI DI HLT NOP RIM SIM Simbologia NO de Ciclos 1 1 1+ 1 1 1 No de Estados 4 4 5 4 4 4 Flags Afetadas nenhuma nenhuma nenhuma nenhuma nenhuma nenhuma
130
130
Simulador Digital e Programao Assembly
131
131
CONTAGEM CRESCENTE ININTERRUPTA

INICIO
Endereo 2000 H 2003 H 2005 H 2006 H 2009 H 200A H 200C H 200F H
Mnemnico LXI SP,203FH MVI A,20H PUSH PSW CALL MOSTRAA POP PSW ADI 01H JNZ 2005 H JMP 2003
SP 203F H A 20 H PUSH PSW CALL MOSTRAA POP PSW AA+1 N A = 0? S
Abacus: Contagem.hex
132
MULTIPLICAO DE 2 NMEROS (3 x 4)
INICIO
Label
Mnemnico LXI SP,203FH MVI A,00H MVI C,03H
A 00 H C 03 H A A + 04 H CC1 N C = 0? S DISPLAY A FIM
Volta: ADI 04 H DCR C JNZ Volta CALL MOSTRAA HLT
Abacus: 3 x 4 direto.hex
133
MULTIPLICAO DE 2 NMEROS (3 x 4) Uso de Registrador

INICIO
Label
Mnemnico LXI SP,203FH MVI A,00H MVI B,04H MVI C,03H
A 00 H B 04 H C 03 H AA+B CC1 N C = 0? S DISPLAY A FIM
Volta: ADD B DCR C JNZ Volta CALL MOSTRAA HLT
Abacus: 3 x 4 registrador.hex
134
134
MULTIPLICAO DE 2 NMEROS (3 x 4) Subrotina

Label
INICIO multi A 00 H B 04 H C 03 H CALL multi DISPLAY A RET HLT N C = 0? S
Mnemnico LXI SP,203FH MVI A,00H MVI B,04H MVI C,03H CALL multi CALL MOSTRAA HLT
AA+B CC1
multi: ADD B DCR C
Abacus: 3 x 4 subrotina.hex
JNZ multi RET

135
MULTIPLICAO DE 2 NMEROS QUAISQUER DE 1 DGITO

INICIO
Label
Mnemnico LXI SP,203FH
repete: CALL LETECLA MOV B,A

multi
CALL LETECLA BA CALL LETECLA CA N A0 CALL multi DISPLAY A
CALL LETECLA MOV C,A MVI A,00H CALL multi CALL MOSTRAA JMP repete multi: ADD B DCR C JNZ multi RET
AA+B CC1 C = 0? S RET
Abacus: Multi 1 dgito.hex
136
MULTIPLICAO DE 2 NMEROS QUAISQUER DE 8 BITS

1 CALL LETECLA 4 x RLC EA CALL LETECLA ORA E EA D0 CALL multi
Label
Mnemnico LXI SP,203FH CALL LETECLA RLC RLC RLC RLC MOV C,A CALL LETECLA ORA C MOV C,A ...
INICIO
CALL LETECLA 4 x RLC CA CALL LETECLA ORA C CA 1
CALL MOSTRAD
Abacus: Multi 2 dgitos.hex
137
137
MULTIPLICAO DE 2 NMEROS QUAISQUER DE 2 DGITOS Subrotina de Multiplicao

multi
Label
HL 0 HL HL + DE CC1 N C = 0? S DE HL RET
Mnemnico
multi: LXI H,0000H repete: DAD D DCR C JNZ repete XCHG RET
138
138
MULTIPLICAO DE 2 NMEROS QUAISQUER DE 2 DGITOS PROGRAMA PRINCIPAL

Incio
Label
SP 203F H CALL Leitura
Mnemnico LXI SP,2080 H
repete: CALL Leitura CALL multi

CALL multi CALL MOSTRAD
CALL MOSTRAD JMP repete
Multi 2 dgitos sub.hex
139
139
MULTIPLICAO DE 2 NMEROS QUAISQUER DE 2 DGITOS

Label Mnemnico RLC/RLC/RLC/RLC LEITURA 1 CALL LETECLA 4 x RLC EA CALL LETECLA ORA E EA D0 RET MOV C,A CALL LETECLA CALL LETECLA 4 x RLC CA CALL LETECLA ORA C CA 1 ORA C MOV C,A CALL LETECLA RLC/RLC/RLC/RLC MOV E,A CALL LETECLA ORA E MOV E,A MVI D,00H RET
SUBROTINA DE LEITURA DOS 2 DGITOS
Leitura: CALL LETECLA
140
140
CASOS PARTICULARES DE MULTIPLICAO

MULTIPLICAO POR 16 16 = 24
Mnemnico RLC RLC RLC RLC
Comentrio A = 2 A = 4 A = 8 A = 16
141
141

MULTIPLICAO POR 10
Mnemnico RLC MOV B,A RLC RLC ADD B
Comentrio A = 2 B = 2 A = 4 A = 8 A = 8 + 2 = 10
142
142

MULTIPLICAO POR 7 Soluo 1 Soluo 2 (para 8 < 100H)
Mnemnico MOV B,A RLC ADD B RLC ADD B
Comentrio B= A = 2 A = 3 A = 6 A = 7
Mnemnico MOV B,A RLC RLC RLC SUB B
Comentrio B= A = 2 A = 4 A = 8 A = 7
143
143
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X = Y:

Label Mnemnico CMP reg JNZ continua ... Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A reg Bloco de instrues executadas, caso A = reg Continuao do programa
continua:
144
144
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X Y:

Label Mnemnico CMP reg JZ continua ... ... continua: Continuao do programa Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A = reg Bloco de instrues executadas, caso A reg
145
145
INSTRUES DE COMPARAO E TOMADA DE DECISO Exemplo: Mostrar nmeros de 20 H at 50H

INICIO
Endereo 2000 H 2003 H 2005 H 2006 H 2009 H 200A H 200C H

S
Mnemnico LXI SP,2080H MVI A,20H PUSH PSW CALL MOSTRAA POP PSW CPI 50 H JZ 2003 H ADI 01H JMP 2005
SP 2080 H A 20 H
CALL MOSTRAA
A= 50H? N AA+1
200A H 200F H
Abacus: Aula6 6.hex
146
146

Label Mnemnico CMP reg JC continua ... ... continua: Continuao do programa Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A < reg Bloco de instrues executadas, caso A reg
147
147
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X > Y:

Label Mnemnico CMP reg JC continua JZ continua ... continua: Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para continua, se A < reg Pula para continua, se A = reg Bloco de instrues executadas, caso A > reg Continuao do programa
148
148
Exemplo: Mostrar nmeros (da memria) maiores ou iguais a 30 H

Incio 1 S A <30H? N CALL MOSTRAA AM CC1 HH+1 1 C = 0? N S Fim
Mnem.
Mnemnico LXI SP,2080H LXI H, 2050H MVI C,0AH
SP 2080 H HL 2050 H C 0A H
repete: MOV A,M INX H CPI 30 JC pula PUSH B PUSH H CALL MOSTRAA POP H POP B pula: DCR C JNZ repete HLT
Abacus: Maiores ou Iguais.hex
149

Label Mnemnico CMP reg JZ igual JNC maior igual: ... Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para igual, se A = reg Pula para maior, se A > reg Bloco de instrues executadas, caso A reg Continuao do programa
maior:
150
150
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X < Y:

Label Mnemnico CMP reg JNC maiorig ... Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para maiorig, se A reg Bloco de instrues executadas, caso A < reg Continuao do programa
maiorig:
151
151
Exemplo: Mostrar nmeros (da memria) menores ou iguais a 30 H

Mnem. Incio 1 S A> 30H? N MOSTRA A Mnemnico LXI SP,2080H LXI H, 2050 H MVI C,0A H repete: MOV A,M INX H CPI 30 JZ mostra JNC pula mostra: PUSH B PUSH H CALL MOSTRAA POP H POP B pula: DCR C JNZ repete HLT
SP 2080 H HL 2050 H C 0A H AM HL HL + 1
CC1 1 C = 0?
Abacus: Menores-ou-iguais.hex
S Fim
152
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X = Y e outro se X Y:

Label Mnemnico CMP reg JNZ diferente ... JMP continua diferente: continua: Comentrio Seta flags Z e CY de acordo com resultado de A reg Pula para diferente, se A reg Bloco de instrues executadas, caso A = reg Pula bloco onde A reg Bloco de instrues executadas, caso A reg Continuao do programa
Abacus: Intervalo.hex
Abacus: Menores.hex
153
153
INICIO
Subrotina de atraso de tempo

Endereo 2020 H 2022 H Mnemnico MVI B,10 H MVI C,20 H DCR C JNZ 2024 H DCR B JNZ 2022 H RET
B 10 H C 20 H CC1 N C = 0? S BB1 N B = 0? S RET
2024 H 2025 H 2028 H 2029 H 202C H
Abacus: Atraso.hex
154
Tempo de atraso (supondo 1s para cada estado)

Instruo No de Vezes a instruo executada 1 16 512 = 16x32 496 = 16x31 16 = 16 x 1 16 15 1 1 Tempo Total 155 No de Estados de cada Instruo 7 7 4 10 7 4 10 7 10 Tempo de cada Estado (s) 1 1 1 1 1 1 1 1 1 Tempo Parcial (s)
Mnemnico
MVI B
7 112 2048 4960 112 64 150 7 10 7490 s 7,5 ms Microprocessador 8085
MVI B,10 H MVI C,20 H DCR C JNZ 2024 H DCR B JNZ 2022 H RET
MVI C DCR C JNZ 2024 (verdadeiro) JNZ 2024 (falso) DCR B JNZ repete1 (verdadeiro) JNZ repete1 (falso) RET
155
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X = Y ou W = Z: Supondo uso de A = X, B = Y, C = W e D = Z

Label Mnemnico CMP B JZ OK MOV A, C CMP D JNZ continua OK: ... continua: Comentrio Seta flags Z e CY de acordo com resultado de X Y Pula para OK, se X = Y Carrega em A valor de W. Destri valor original Seta flags Z e CY conforme resultado de W - Z Pula para continua, se W Z Bloco de instrues executadas, caso X = Y ou W = Z Continuao do programa
156
156
INSTRUES DE COMPARAO E TOMADA DE DECISO Execuo de um Bloco de Instrues se X = Y e W = Z: Supondo uso de A = X, B = Y, C = W e D = Z

Label Mnemnico CMP B JNZ continua MOV A, C CMP D JNZ continua ... continua: Comentrio Seta flags Z e CY de acordo com resultado de X Y Pula para continua, se X Y Carrega em A valor de W. Destri valor original Seta flags Z e CY conforme resultado de W - Z Pula para continua, se W Z Bloco de instrues executadas, caso X = Y e W = Z Continuao do programa
157
157
INSTRUES DE COMPARAO E TOMADA DE DECISO Abacus: Senha.hex
Programa que l pelo teclado uma senha de 4 dgitos (dois bytes) e mostra no display uma contagem decimal crescente de 0 a 60, se a senha digitada for igual senha previamente guardada em memria
158
158
Interrupes
159
159
INTERRUPES
Definio
Pedido Interno ou Externo em que o microprocessador suspende as tarefas em execuo, atende o pedido de interrupo e volta para encerrar as tarefas anteriores ao pedido. CPU
ULA Registradores Unidade Controle Controle de Interrupo
160
160
INTERRUPES
Como funciona?
Pedido de Interrupo Programa Principal Instruo 1 Instruo 2 Instruo 3 Instruo 4 . . . HLT
Endereo fixo da ROM JMP subrotina
Subrotina da Interrupo Instr. 1 Instr. 2 . . . RET

161
INTERRUPES
Caractersticas Principais
Endereo de desvio pr-definido Interrupo vetorada
A instruo em execuo encerrada, antes do desvio para atendimento da interrupo Aps o atendimento da interrupo, ao executar a instruo RET, o processamento volta para a instruo seguinte quela que estava sendo executada antes do pedido de interrupo
162
162
Interrupes Internas Interrupo por Software

Instruo RST 0 RST 1 RST 2 RST 3 RST 4 RST 5 RST 6 RST 7
Efeito CALL 0000h CALL 0008h CALL 0010h CALL 0018h CALL 0020h CALL 0028h CALL 0030h CALL 0038h
Cdigo C7 CF D7 DF E7 EF F7 FF
Endereo 0000 h 0008 h 0010 h 0018 h 0020 h 0028 h 0030 h 0038 h

163
Interrupes Externas Interrupo por Hardware

Interrupo TRAP RST 5.5 RST 6.5 RST 7.5 INTR Efeito CALL 0024h CALL 002Ch CALL 0034h CALL 003Ch CALL ender. Cdigo No tem No tem No tem No tem No tem Posio do Vetor 0024 h 002C h 0034 h 003C h Nenhuma Pino 6 9 8 7 10 Prioridade 1 4 3 2 5
164
164
Interrupes Externas Endereos no ABACUS e no KIT

Interrupo TRAP RST 5.5 RST 6.5 RST 7.5 INTR Endereo na ROM 0024h 002Ch 0034h 003Ch Escolhida pelo programador Endereo no ABACUS 20D1 H 20C8 H 20CB H 20CE H Escolhida pelo programador Endereo no KIT 4BE0 H 4BDD H 4BDA H 4BD7 H Escolhida pelo programador
165
165
Interrupes Externas
Ativando a Interrupo
Ativada por Nvel e Borda
TRAP RST 7.5
Ativada apenas por Borda
Ativada apenas por Nvel
RST 6.5 RST 5.5
INTR
166
166
8085
Interrupes Externas Habilitando a Interrupo
EI
Enable Interrupt Instruo usada para Habilitar todas as interrupes (exceto a TRAP) Disable Interrupt Instruo usada para Desabilitar todas as interrupes (exceto a TRAP)
DI
167
167
Interrupes Externas
Contagem crescente acionada pela RST 5.5
RST5.5 Incio SP 2090 H A 00 H AA+ 1 Mostra A Mostra A N Habilita Interrupes (EI) A = 00? S Habilita Interrupes (EI)
RET
Exemplo ABACUS: Contagem com RST 5-5
168
168
Universidade Federal de Gois Rtulo Mnemnico LXI SP, 2090H MVI A, 00H PUSH PSW CALL MOSTRAA POP PSW EI espera: cresce: JMP espera INR A PUSH PSW CALL MOSTRAA MVI D, 01H CALL DELAY POP PSW CPI 00 H JNZ cresce EI RET 20C8: JMP cresce
Interrupes Externas - Programa

Escola de Engenharia Eltrica e de Computao Comentrio Topo da pilha na posio 2090 h Acumulador comea com valor 00 h Guarda A e Flags na pilha Mostra contedo de A no display de dados Recupera contedo de A e Flags da pilha Habilita interrupes (Enable Interrupt) Lao de espera de pedido de interrupo Incrementa acumulador Guarda contedo de A e F na pilha Mostra contedo de A no display Faz D = 01 h, para usar na subrotina de tempo Chama subrotina de atraso de tempo Recupera contedo de A e F da pilha Compara A com 00 h. Se A 00 h, volta para INR A. Se A = 00 h, sai da subrotina Habilita novamente as interrupes Retorna da subrotina de interrupo Vai para o incio da subrotina "cresce" 169
169
Interrupes Externas Circuito da TRAP

1 TRAP
D Q
CALL 0024 h
Flip-flop Pino 6
TRAP
CLK
CLR
RESET IN
RECONHECIMENTO DE TRAP
170
170
Circuito de RST7.5, RST 6.5 e RST5.5

1 Pino 7 RST 7.5 R 7.5
D Q
I 7.5
Flip-flop
CLR
RECONHECIMENTO DE RST 7.5 M 7.5'

S Q
M 7.5
CALL 003C h
Flip-flop Pino 8 RST 6.5 M 6.5'

R
I 6.5
S Q
M 6.5
CALL 0034 h
Flip-flop
R
Pino 9 RST 5.5 M 5.5'

S Q
I 5.5 M 5.5 CALL 002C h
Flip-flop
R
MSE EI DI RESET IN QUALQUER RECONHECIMENTO DE INTERRUPO

S Q
IE
Flip-flop
R
171
171
Smbolo Usados - Interrupo

SMBOLO I7.5, I6.5, I5.5 IE M7.5, M6.5 e M5.5 SIGNIFICADO/COMENTRIO Interrupes Pendentes - assumem valor 1 quando h interrupo pendente Flag que indica (com valor 1) quando as interrupes esto habilitadas Mscaras de Interrupo (Sinal baixo habilita as portas AND) podem desabilitar uma interrupo pendente. Sinal alto interrupo bloqueada
RST 7.5, RST 6.5 interrupes mascarveis podem ser bloqueadas via software e RST 5.5 no mascarvel nem passvel de habilitao/desabilitao por TRAP EI/DI Enable Interrupt - Instruo usada para habilitar todas as EI interrupes, exceto a TRAP. Ativo alto. Disable Interrupt - Instruo que Desabilita as Interrupes, DI exceto a TRAP (baixo) Mask Set Enable - Habilita a setagem de mscara. Quando alto as MSE mscaras M7.5', M6.5' e M5.5' podem ser reconhecidas
172
172
Smbolo Usados - Interrupo
SIGNIFICADO/COMENTRIO A inicializao do sistema desabilita as interrupes pendentes e zera o flip-flop da TRAP QUALQUER Quando qualquer das interrupes atendida, um sinal alto RECONHECIME desabilita as interrupes pendentes, menos a TRAP, evitando NTO DE que a interrupo em execuo seja interrompida. INTERRUPO SIM Set Interrupt Mask - Instruo que seta as mscaras de interrupo, fazendo com que determinada interrupo no seja ativada. RIM Read Interrupt Mask - Intruo que l o estado das mscaras das interrupes.
SMBOLO RESET IN \
173
173
Mscaras de Interrupo
Sinais que bloqueiam as interrupes M7.5 Mscara da Interrupo RST 7.5 Quando est em nvel lgico alto a interrupo RST 7.5 no opera Mscara da Interrupo RST 6.5 Quando est em nvel lgico alto a interrupo RST 6.5 no opera Mscara da Interrupo RST 5.5 Quando est em nvel lgico alto a interrupo RST 5.5 no opera
M6.5
M5.5
174
Como Ativar as Mscaras de Interrupo?

Acumulador
SOD SOE R7.5 MSE M7.5' M6.5' M5.5'
SOD SOE R7.5 MSE
Serial Output Data Serial Output Enable Resseta (zera) Flip-Flop da RST 7.5 Mask Set Enable Habilita Setagem de Mscara
M7.5, M6.5, M5.5: 1 Seta as mscaras de RST 7.5, RST 6.5 e RST5.5 0 No habilita as mscaras
175
175
Como Ativar as Mscaras de Interrupo?
Acumulador
SOD SOE R7.5 MSE M7.5' M6.5' M5.5'
Aps escolher os valores para as mscaras...
SIM
Set Interrupt Mask
Os valores de R7.5, MSE, M7.5, M6.5 e M5.5 So transferidos do acumulador para o circuito de interrupo
176
176
Como Ativar as Mscaras de Interrupo? Acumulador SOD SOE R7.5 MSE M7.5' M6.5' M5.5'
Exemplo 1:
0 0 0 0 1 1 1 0
MVI A,0Eh SIM
As interrupes RST 7.5 e RST 6.5 so mascaradas, ou seja, so impedidas de operar. A interrupo RST 5.5 est habilitada para operar
ABACUS: Mascara RST7-5 e RST6-5.hex
177
177
Contagem acionada por RST 5.5 com mscara em RST 7.5 e RST 6.5
Incio SP 2090 H A 0E H Seta Mscara (SIM) A 00 H RST5.5
AA+ 1 Mostra A
Mostra A
A = 00? S
Habilita Interrupes (EI)
RET
Abacus: Mascara RST7-5 e RST6-5.hex
178
178
Contagem crescente com RST 7.5 e decrescente com RST 6.5

Incio SP 2090 H A 09 H Seta Mscara (SIM) A 00 H N RST7.5 RST6.5
AA+ 1 Mostra A
AA- 1 Mostra A
Mostra A
A = 00? S
A = 00? S
RET
RET
Abacus: Cresce e Decre com RST.hex
179
179
Leitura da Mscara de Interrupo

SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5
Aps a instruo RIM o contedo do acumulador passa a conter o estado das mscaras RIM Read Interrupt Mask SID Serial Input Data I7.5, I6.5 e I5.5 1 mscara pendente 0 sem mscara pendente IE Todas as Interrupes Habilitadas M7.5, M6.5, M5.5: 1 Mscara setada 0 Mscara no setada
180
180
Leitura da Mscara de Interrupo

Acumulador
SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5
Contedo do Acumulador aps a instruo RIM:

0 1 0 0 1 1 0 0
H uma interrupo RST 7.5 pendente ( I7.5 = 1 ) As interrupes esto habilitadas ( IE = 1 ) A mscara da interrupo RST 7.5 est setada, significando que ela no ser atendida
181
181
Interrupes e Sistema Mnimo
182
182
Expandindo a Capacidade de Interrupo
INTR
Microprocessador
INTA
8085 Dados
Controlador de Interrupo
8 pedidos de interrupo
8259
183
183

8259
184
184

O procedimento para uso de interrupes atravs do 8259 : 1. O nvel lgico de um ou mais dos pinos IR (IR0 a IR7) levado a 1, setando o correspondente registrador de pedido de interrupo IRR; 2. O 8259 envia um pulso alto para o 8085 atravs do pino INTR (pino 10) 3. O 8085 envia de volta um sinal baixo INTA (Interrupt Acknowledge) de reconhecimento de pedido de interrupo; 4. Aps receber o sinal de OK, o 8259 o bit ISR (In Service Register) do pedido de maior prioridade, limpa o registro de interrupo IRR correspondente e envia para o 8085 o cdigo de chamada de subrotina;
185
185

O procedimento para uso de interrupes atravs do 8259 : 5. O 8085 responde com outro sinal INTA baixo solicitando o byte inferior do endereo da subrotina; 6. O 8259 envia o byte inferior de endereo correspondente ao pedido de interrupo; 7. Um outro sinal INTA baixo enviado pelo 8085 solicitando o byte superior do endereo da subrotina; 8. O 8259 envia o byte superior do endereo da subrotina para o 8085 e, em seguida, limpa o bit ISR correspondente; 9. A seguir, o contedo do contador de programa (PC) enviado para a pilha e o processamento desviado para o endereo indicado
186
Sistema Mnimo
187
187
Sistema Mnimo
Pino A13 Pino usado para habilitar/desabilitar a RAM e a ROM. A13 0 1 ROM 8355 CE 0 1 CE1\ 0 1 Pastilha Habilitada CI 8355 CI 8156
tem 2048 bytes (800 h) de memria = 2 Kbytes Posies ocupadas 0 a 2047 (000 h a 7FF h) Nmero de linhas de endereo necessrias: 11 (AD0 a A10) , porque 211 = 2048 tem 256 bytes (100 h) de memria Posies ocupadas 0 a 255 (00 h a FF h). Nmero de linhas de endereo necessrias: 8 (AD0 a AD7), porque 28 = 256. Endereo inicial escolhido para a memria RAM: 2000 h Endereo final: 20FF h.
RAM 8156
188
Sistema Mnimo
A15 A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0
Endereo Inicial da ROM 0 0 0 0 0 0 0 0 Endereo Final da ROM 0 0 0 0 0 0 1 7 Endereo Inicial da RAM 0 0 2 1 0 0 0 0 Endereo Final da RAM 0 0 2 1 0 0 0 0 0 0 1 1 F 189 1 1 1 1 F Microprocessador 8085 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 F 1 1 1 1 F 1 1 0 0 0 0 0 0 0 0 0 0 0 0
189
Sistema Mnimo Kit Didtico

Memria RAM do Kit didtico: RAM 2114 1 K de memria / 4 bits (So utilizadas duas-a-duas para formar 1 byte por endereo) So necessrias 10 linhas de endereo: 210 = 1024 (400h) De AD0 a A9 Posies de memria de cada pastilha: 0 a 1023 (000 h a 3FF h) Endereo inicial da RAM: 4000 h Endereo Final da RAM: 43FF h
A15 0 A14 1 4 0 1 4 0 0 0 0 3 A13 0 A12 0 A11 0 A10 0 0 1 1 1 1 F
190
A9 0
A8 0
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
Endereo Inicial da primeira RAM 2114 do Kit Didtico 0 0 0 1 1 1 1 F

0 0
Endereo Final da primeira RAM 2114 do Kit Didtico 1 1
190

A Segunda RAM 2114 do Kit didtico deve ser acessada a partir do primeiro endereo aps a primeira RAM, ou seja, endereo 4400 h.
A15 A14 A13 A12 A11 A10 A9 A8
AD
7
AD6
AD5
AD
4
AD3
AD2
AD
1
AD0
Endereo Inicial da SEGUNDA RAM 2114 do Kit Didtico 0 1 4 0 0 0 1 4 0 0 0 0 0 0 0 0 0 0 0 0
Endereo Final da SEGUNDA RAM 2114 do Kit Didtico 0 1 4 0 0 0 1 7 1 1 1 1 F 1 1 1 1 F 1 1
191
191

A Terceira RAM 2114 do Kit didtico deve ser acessada a partir do primeiro endereo aps a primeira RAM, ou seja, endereo 4800 h.
A15 A14 A13 A12 A11 A10 A9 A8
AD
7
AD6
AD5
AD
4
AD3
AD2
AD
1
AD0
Endereo Inicial da TERCEIRA RAM 2114 do Kit Didtico 0 1 4 0 0 1 0 8 0 0 0 0 0 0 0 0 0 0 0 0
Endereo Final da TERCEIRA RAM 2114 do Kit Didtico 0 1 4 0 0 1 0 B 1 1 1 1 F 1 1 1 1 F 1 1
192
192

A Quarta RAM 2114 do Kit didtico deve ser acessada a partir do primeiro endereo aps a primeira RAM, ou seja, endereo 4C00 h.
A15 A14 A13 A12 A11 A10 A9 A8
AD
7
AD6
AD5
AD
4
AD3
AD2
AD
1
AD0
Endereo Inicial da QUARTA RAM 2114 do Kit Didtico 0 1 4 0 0 1 1 C 0 0 0 0 0 0 0 0 0 0 0 0
Endereo Final da QUARTA RAM 2114 do Kit Didtico 0 1 4 0 0 1 1 F 1 1 1 1 F 1 1 1 1 F 1 1
193
193
194
194
Sistema Mnimo Kit Didtico Decodificador 74138
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
Sada Selecionada Yo Y1 Y2 Y3 Y4 Y5 Y6 Y7
195
195
Sistema Mnimo Kit Didtico Decodificador 74138

A11 A10 A12 A14 CS\ CS\
2 RAM 2114 4000h 43FFh RAM 1 2 RAM 2114 4400h 47FFh RAM 2
2 RAM 2114
CS\
4800h 4BFFh RAM 3
2 RAM 2114
CS\
4C00h4FFFh RAM 4
196
196
Caractersticas do CI 8156:
197
197
Caractersticas do CI 8156: Endereos de E/S Nmero das Portas

As instrues IN e OUT no CI 8156 usam apenas os trs bits menos significativos do endereo: AD2, AD1 e AD0. No entanto, durante o acesso s portas, o nmero da porta duplicado, sendo colocado tanto no barramento inferior quanto no superior. Assim, =
A15
A14
A13
A12
A11
A10
A9
A8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
Endereamento da porta 21h:

0 0 1 0 0 0 0 1
CE
Barramento de Dados/Endereos
198
Caractersticas do CI 8156: Endereos de E/S Nmero das Portas

AD2 AD1 AD0
Seleo Registradores de comando e de status Porta A Porta B Porta C 8 bits menos significativos do temporizador 2 bits de modo do temporizador e 6 bits superiores do temporizador
Nmero da Porta
0 0 0 0 1 1
0 0 1 1 0 0
0 1 0 1 0 1
20 h 21 h 22 h 23 h 24 h 25 h
199
199
Caractersticas do CI 8156
Porta 20h - Registro de comando
D7 Temp D6 Temp D5 Int. B D4 Int. A D3 Porta C D2 Porta C D1 Porta B D0 Porta A
Dgito das Portas A ou B = 0 =1
Porta setada como entrada Porta setada como sada

0 0 0 1 0
A
MVI A, 02 h OUT 20 h
Porta A (Porta 21 h) setada como entrada Porta B (Porta 22 h) setada como sada
200
200
Mtodos de Controle de Entrada e Sada

H basicamente duas formas de comunicao entre o computador e um perifrico: Comunicao Serial: Um bit por vez Exemplos: comunicao via linha telefnica (atravs de um modem), mouse, cmara fotogrfica digital, impressora serial, instrumentos eletrnicos, agendas eletrnicas. A taxa de transmisso medida em bits por segundo (bps ou bits/s). Comunicao Paralela: Grupo de bits enviados simultaneamente Exemplo: comunicao entre computador e impressora paralela. A taxa de transmisso , em geral, medida em bytes por segundo; Taxa de transmisso maior que na serial Distncia pequena entre transmissor e receptor
201
201

Tcnicas de hardware e software utilizadas para controlar o fluxo de dados entre o computador e seus perifricos. Varredura (ou E/S por consulta ou Pooling}: Tcnica de comunicao na qual o processador interroga periodicamente o perifrico para determinar seu estado; Pode ser sncrona ou assncrona Desvantagem: perda de tempo: o processador abandona o programa principal para fazer a varredura mesmo se nenhum perifrico deseja servio.
202
202

Varredura
Perifrico 8 bits
Microprocessador
Porta 10 h Porta 11 h Porta 12 h
bit 6
Incio
8 bits
bit 7
8085
Dados
Status
Dados
203
203

Varredura (ou E/S por consulta ou Pooling): Outro exemplo: Homogeneizador microprocessado AA sada conversor AD lida periodicamente, a cada ciclo de execuo do programa, independentemente se h ou no um novo valor na sada do AD
velocidade
ADC 0808
8085
End of Conversion (EOC)
Start of Conversion (START)

204

Tcnicas de hardware e software utilizadas para controlar o fluxo de dados entre o computador e seus perifricos.
Interrupo:
Tcnica de comunicao na qual o processador somente ocupado se h pedido de servio de algum perifrico; Mecanismo assncrono; Transferncia de dados feita por software (mais lento que DMA)
205

Interrupo:
RST 5.5
Microprocessador
Interrupo
Reconhecimento Perifrico
8085
Dados
206
206

Transferncia por DMA:
HOLD Microprocessador HLDA
Controlador de Barramentos
8085
DMA
MEMRIA
207
207
DECODIFICAO COMPLETA DAS PASTILHAS 8355 E 8156 E EXTENSO DE MEMRIA E PORTAS
208
208
Sistema Mnimo
209
209
Pastilha 8355
2 pinos de habilitao: CE2 e CE1\
210
210
Pastilha 8355
Uma opo para eliminar todas as sombras de memria e das portas de Entrada e Sada:
Memria: A15 e A14 = 0 Habilita CE2 A13, A12 e A11 = 0 e IO/M\ = 0 A10 irrelevante
Entrada e Sada: A15 e A14 = 0 Habilita CE2 A13, A12 e A11 = 0 e IO/M\ = 1 A10 = 0
211
Pastilha 8355
Endereamento de Memria
Endereo Inicial da ROM

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Endereo Final da ROM

0 0 0 0 0 0 1 7 1 1 1 1 F 1 1 1 1 F 1 1
212
212
Pastilha 8355
Endereamento das Portas Duplicao dos bytes inferior e superior
Endereamento das Portas do 8355 (Portas 00H, 01H, 02H, 03H)

0 0 0 0 0 0 X X X X X X X X X X
Endereamento da Porta A (Porta 00H)

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Endereamento da Porta B (Porta 01 H)

0 0 0 0 0 0 1 0 0 0 0 0 0 0 1
Endereamento da Porta DDR A (Porta 02 H)

0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0
Endereamento da Porta DDR B (Porta 03 H)

0 0 0 0 0 0 1 1 0 0 0 0 0 213 0 1 1
213
Pastilha 8156
1 pino de habilitao: CE
214
214
Pastilha 8156
Uma opo para eliminar todas as sombras de memria e das portas de Entrada e Sada:
Memria: A15, A14, A12, A11 = 0 e A13 = 1 + A10, A9 e A8 = 0 e IO/M\ =0 Habilita CE
Entrada e Sada:
A15, A14, A12, A11 = 0 e A13 = 1 + IO/M\ = 1 e A10, A9 e A8 irrelevante
215
Pastilha 8156
Endereamento de Memria
Endereo Inicial da RAM

0 0 2 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Endereo Final da RAM

0 0 2 1 0 0 0 0 0 0 1 1 F 1 1 1 1 F 1 1
216
216
Pastilha 8156
Endereamento das Portas Duplicao dos bytes inferior e superior
Endereamento das Portas do 8156 (Portas 20H, 21H, 22H, 23H, 24H e 25H)
0 0 1 0 0 X X X X X X X X X X X
Endereamento da Porta de Comando (Porta 20H)

0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0
Endereamento da Porta A (Porta 21 H)

0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1
Endereamento da Porta B (Porta 22 H)

0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0
Endereamento da Porta C (Porta 23 H)

0 0 1 0 0 0 1 1 0 0 1 0 0 217 0 1 1
217
Ampliando a quantidade de Portas de E/S

Porta de Entrada
Habilitao Linhas de Endereo superiores D7 AD7
Perifrico (Chaves, AD, sensores...)

D0
Chaves de 3 estados
AD0
8085
Exemplos: 74LS125 e 74LS126
218
218
Ampliando a quantidade de Portas de E/S 74LS125 e 74LS126
Habilitao: nvel lgico baixo
Habilitao: nvel lgico alto

219

Criando a Porta de Entrada FFH
220
220
Diagrama de Temporizao da Instruo IN Porta

T1
PC FORA
T2
PC+1 PC
T3
INST IR
T4
T1
PC FORA
T2
PC+1 PC
T3
Byte Z, W
T1
WZ FORA
T2
Porta
T3
A
A15-A8
PCH
PCH
Porta
AD7-AD0
PCL
INST
PCL
Byte
Porta
Dados
ALE
RD\
WR\
IO-M\
221
221

Criando a Porta de Entrada FEH
222
222

Portas de Entrada de FCH a FFH
74LS125
74LS125
223
223

Criando Portas de Sada
Habilitao Linhas de Endereo superiores AD7 D7
Perifrico 8085 Latch (LEDs, DA, atuadores...)

AD0 D0
Exemplos: 74LS75 e 74LS173
224
224

74LS173
IE Input Enable: ativo baixo OE Output Enable: ativo baixo MR Master Reset: ativo alto CP Pulso de Clock
225
225

226
226
Ampliando a quantidade de Portas de E/S 74LS173
227
227

Portas de Sada FC H a FF H
228
228
Bibliografia
[1] ZILLER, Roberto M., Microprocessadores Conceitos Importantes, Edio do autor, Florianpolis, 2000. ISBN 85-901037-2-2 [2] MALVINO, Albert Paul, Microcomputadores e microprocessadores; traduo Anatlio Laschuk, reviso tcnica Rodrigo Aras Farias. So Paulo: McGraw-Hill do Brasil, 1985.
229
229

Microprocessador 8085

Uploaded by

Document Information

Original Description:

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Microprocessador 8085

Uploaded by

Copyright:

Available Formats

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Evoluo de Conhecimentos at Microprocessadores

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Materiais Eltricos Estudo de materiais isolantes, condutores e semicondutores caractersticas.

P Transistores de Juno PNP e NPN

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Contadores Registradores Flip-flops

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Estrutura Bsica de Um Computador

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Funes Bsicas do Computador:

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Memria - Local para armazenamento de dados e programas.

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Unidade Central de Processamento (CPU)

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

N palavras de tamanho fixo: cada palavra est vinculada a um endereo nico)

Linhas de controles, sendo as principais: read write leitura escrita

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

PROM (Programmable Read-Only Memory) Podem ser escritas com

EPROM (Erasable Programmable Read-Only Memory) Podem ser

EEPROM (Electrically Erasable Programmable Read-Only Memory)

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Unidade de Entrada e Sada (I/O)

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

(Industry Standard Architecture)

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Barramento PCI (Peripheral Component Interconnect)

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Barramento PCI - X (PCI Express)

Opera com 64 bits

Clock de at 133 MHz

Taxa de Transferncia de 533 MB/s a 4.266 MB/s

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Barramento AGP (Accelerated Graphics Port)

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Definies Bsicas de Microprocessadores

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

ndice de Desempenho de Processadores

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Alguns Exemplos de Aplicao de Microprocessadores e Microcontroladores

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Alguns Exemplos de Projetos Finais Implementados Usando Microcontroladores na EEEC

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Sistema Posicional Sistema no Posicional

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Sistema Posicional Sistema no Posicional

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao

Universidade Federal de Gois Escola de Engenharia Eltrica e de Computao