Professional Documents
Culture Documents
= = =
+ +
+
, por tanto
1
( ) ( ) 1
arg
( ) ( ) 4 2
o o
i i
V j V j
y
V j V j
=
= =
La seal de entrada est retrasada 30=/6 radianes y la seal de salida est retrasada /4
radianes respecto de la entrada y su amplitud es 0.707 la de la entrada. Como la frecuencia es
de 1 radins
-1
, el periodo de ambas seales es de 2
segundos.
a) Representacin temporal de las seales: En azul
v
i
(t), en rojo a trazos v
o
(t).
b) El tiempo de retardo es el equivalente en
segundos del ngulo de retardo entre ambas seales
de /4 radianes. Es decir, resolviendo una regla de
tres simple relacionando el periodo (que es 2
segundos con el ngulo recorrido (que es 2
radianes), el tiempo de retardo es de /4 segundos.
T2. La tensin de offset del puente es la desviacin de la seal de salida V
A
- V
B
cuando la
entrada es nula. Por tanto, si analizamos el puente con x=k=0 y considerando que las
tolerancias de las resistencias R
o
es igual a D=0.5%, obtenemos los lmites de la tensin de
offset calculando los casos ms desfavorables:
1. Si R
1
= R
o
(1+D); R
2
= R
o
(1-D); R
3
= R
o
(1-D); R
4
= R
o
(1+D);
2 4
1 2 3 4
(1 ) (1 )
(1 ) (1 ) (1 ) (1 )
o o
A B ref ref ref
o o o o
R D R D R R
V V V V DV
R R R R R D R D R D R D
| | | | +
= = =
| |
+ + + +
\ . \ .
Sustituyendo valores, se obtiene que la tensin de offset es de 25 mV. Se puede apreciar que la
tensin de offset es directamente proporcional a la tolerancia y a la tensin de referencia del
puente.
2. Si R
1
= R
o
(1-D); R
2
= R
o
(1+D); R
3
= R
o
(1+D); R
4
= R
o
(1-D);
Obviamente este caso es el opuesto del anterior y se obtendra un valor de +25 mV.
Por tanto 25 mV V
OFFSET
+ 25 mV
-1
-0.8
-0.6
-0.4
-0.2
0
0.2
0.4
0.6
0.8
1
/6
2
/2 3/2
/4
Universidad Politcnica de Cartagena
Escuela Tcnica Superior de Ingenieros Industriales
Departamento de Electrnica, Tecnologa de Computadores y Proyectos
Instrumentacin Electrnica. Febrero 2004
T3. La tensin de salida del puente es V
A
- V
B
= x V
ref
= k V
ref
. La seal de salida del
amplificador de instrumentacin es V
o
= G (V
A
- V
B
) = G k V
ref
. Segn el enunciado y los
datos del ejercicio, solamente consideramos la dependencia del factor de galga con la
temperatura. Si se desea que el margen de salida sea de 10 V a 20 C, la mxima deformacin
se obtiene sustituyendo valores, 10 V = 1000 2.1 5, dando un valor de 952,38
udeformaciones en ambos sentidos. El error a 100 C, manteniendo esa deformacin, es debido a
esa dependencia de la constante k con la temperatura, interpolando valores en la grfica se puede
obtener que k = 2.117, y entonces la seal de salida a 100 C ser 1000 2.117 952,38 5 =
10.081 V, lo que equivale a un error relativo (10.081 10 / 10) = 0.81 % = 8100 p.p.m
T4. En primer lugar se obtiene la tensin de salida del amplificador de instrumentacin en
funcin de V
A
y de V
B
.
4 4 2
3 3 1
1 1
S B A
R R R
V V V
R R R
| | | |
= + +
| |
\ . \ .
. Para evaluar el comportamiento en modo diferencial y en
modo comn, hacemos el cambio
2 2
d d
A cm B cm
v v
V v y V v = + = + , sustituyendo en la expresin
anterior y agrupando trminos, se obtiene:
4 2 4 2 4
3 1 3 1 3
1 2 1
2
d
S cm d d c cm
v R R R R R
V v A v A v
R R R R R
| |
= + + + = +
|
\ .
, siendo A
d
y A
c
las ganancias
diferencial y comn, respectivamente. Si la ganancia de este amplificador, para un rechazo de
modo comn infinito, es de 100, esto significa:
1. A
c
= 0. Por tanto
2 4
1 3
R R
R R
= , y como consecuencia de esta igualdad V
S
=A
d
v
d
2. Mdulo de A
d
=
4
3
1
R
R
| |
+
|
\ .
=100
Ahora, si deseamos conocer cul sera el valor mximo de para que el error relativo de la
ganancia diferencial sea inferior al 0,1%, con la condicin de una desviacin en la relacin entre
las resistencias que cumple la relacin dada en el enunciado (lo que se modifica es la relacin
entre R
2
y R
1
respecto de la condicin ideal)
3 2
1 4
(1 )
R R
R R
= , la expresin del mdulo de la ganancia diferencial que cumpla esta relacin
ser:
3 4 4 4
3 4 3 3
1
1 2 (1 ) 1 100
2 2 2
d
R R R R
A
R R R R
| |
= + + = + =
|
\ .
El error relativo de la ganancia diferencial debe ser inferior al 0,1% = 0,001, por lo tanto
100 100
2
0, 001
100 200
d d
d
A A
A
Tx ref
N
V V
N
= y se
localiza en la tabla, que se supone en la memoria del procesador, el valor de V
Tx
para obtener su
correspondencia con Tx, que es el valor buscado.
Para efectuar la compensacin de la temperatura, una posibilidad es la de linealizar la cada en la
resistencia R de manera que se aproxime a la pendiente del termopar en el rango de temperaturas
ambiente esperado. Es decir S
I
R = pendiente del termopar.
T6. Utilizamos el mtodo determinista. Para la potencia de la seal cuadrada de amplitud V
c
aplicamos la expresin:
/ 2 2 2 2 2
2 2 / 2 2
0 / 2
0 / 2
1 1
( ) ( ) [ ] [ ] ( )
2 2
T T
T T c c c c
seal c c T c
T
V V V V T T
P V dt V dt t t T V
T T T T T T
= + + = + = + =
Para potencia de la seal de ruido, con desplazamiento, aplicamos la expresin:
2
2 3 2 2
3 3
2 3
1 1
( )
2 2 2 4 3 24 12
ruido
q q t q q
P t dt
+
+
| |
= = = + =
|
\ .
Al ser
2
2
c
n
V
q = , entonces
2
2
2
2
2
12 32
c
n
c
ruido n
V
V
P
| |
|
\ .
= =
Por definicin, la relacin seal/ruido es
2
2
2
2
10log 10log 10log32 10log3 20 log 2
32
n seal c
c uido
n
P V
SNR n
V P
= = = = +
En el caso de ser n= 12 bits, entonces el valor de SNR=77,0184 dB
A su vez, si la medicin del SNR es de 6o dB, resulta un
60 10log3
9,17
20log 2
ENOB
= = .
Universidad Politcnica de Cartagena
Escuela Tcnica Superior de Ingenieros Industriales
Departamento de Electrnica, Tecnologa de Computadores y Proyectos
Instrumentacin Electrnica. Febrero 2004
T7.
3
0
2
16
i FB
o REF i
i
R
V V b
R
=
=
; La salida con el valor mximo tendr lugar para b
i
=1, y deberemos
procurar que tenga un valor igual o menor que la tensin de saturacin del amplificador
operacional. Por lo tanto V
REF Mximo
= (-16R/15R
FB
)V
Saturacin
Si V
REF
=+12 V y R
FB
=R, los valores ideales de la tensin de salida en funcin del cdigo son:
Valor cdigo 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
V
o
, V
-0.00 -0.75 -1.50 -2.25 -3.00 -.75 -4.50 -5.25 -6.00 -6.75 -7.50 -8.25 -9.00 -9.75 -10.5 -11.25
Si la resistencia es un 5% menor, los valores correspondientes a los cdigos 8 al 15 se modifican
puesto slo afecta a la resistencia del bit MSB, que pasa de valer 2R a 2R0,95, por tanto la
nueva tensin de salida ser:
3 2 1 0 3
2 1 0
2 2 2 2
16 0.95
FB
o REF
b R
V V b b b
R
| |
= + + +
|
\ .
, y con los datos del enunciado, a la tensin de
salida de los cdigos 8 al 15 indicados en la tabla anterior ser preciso sumar el valor
3
3
12 2
2 0.3158 V
16 0.95
o
V
| |
= =
|
\ .
. En este caso sera conveniente revisar la tensin de
referencia o la de alimentacin del amplificador operacional para evitar la saturacin de ste.
T8. Si v
g1
= 0, el circuito quedara:
y agrupando los componentes
( )
2
2 2
2
1 2
2
2
1 ( )
1
1 ( )
1 ( ) 1
eq
eq OUT L
o g g
g IOS eq
IOS eq OUT L
eq IOS
g
eq OUT L g IOS eq IOS
R
sR C C
Z
v v v
sR C R
Z Z
sC sR C C
sR C
v
sR C C sR C sR C
+ +
= = =
+
+
+
+ +
+ + + +
2
2
2 2
1 ( ) ( ) ( )
eq IOS
o g
g eq IOS eq OUT L eq OUT L g IOS
sR C
v v
s R R C R C C s R C C R C
=
+ + + + + +
R
eq
= R
L
// R
g1
+R
ON
R
g2
v
g2
~
C
IOS
C
OUT
+ C
L
v
o
R
L
R
g1
+R
ON
R
g2
v
g2
~
C
L
C
IOS
C
OUT
v
o
Z
2
Z
1
v
g2
~
v
o
2
1
1
g IOS
IOS
sR C
Z
sC
+
=
2
1 ( )
eq
eq OUT L
R
Z
sR C C
=
+ +
Universidad Politcnica de Cartagena
Escuela Tcnica Superior de Ingenieros Industriales
Departamento de Electrnica, Tecnologa de Computadores y Proyectos
Instrumentacin Electrnica. Febrero 2004
Primer Apellido: Calificacin Problema:
Segundo Apellido: a) d)
Nombre b) e)
D.N.I. c)
Problema. Se desea disear una cadena de adquisicin de datos para adquirir informacin sobre
la deformacin de un determinado material. Para ello disponemos de un puente de Wheastone en
montaje completo, un amplificador de instrumentacin y un conversor ADC conectado a un
visualizador digital de 31/2 dgitos.
El puente se disear con los siguientes
elementos:
Galgas : 120 1%, K =2, I
mx.
= 15 mA
Mdulo de Young 200 Gpa.
AD581. Tensin de salida 10 V,
coeficiente de temperatura 10 ppm C
-1
,
I
mx
= 10 mA.
El amplificador de instrumentacin se realizar en torno al siguiente montaje:
Los amplificadores
operacionales se alimentan a
12 V.
A
R
13
-
R
12
B
R
8
-
-
+
+
R
9
R
10
A1
A2
Vs
R
1
R
2
R
4
R
3
A B
AD581
R
5
R
6
R
7
+
+12 V
M
Universidad Politcnica de Cartagena
Escuela Tcnica Superior de Ingenieros Industriales
Departamento de Electrnica, Tecnologa de Computadores y Proyectos
Instrumentacin Electrnica. Febrero 2004
La etapa de visualizacin se realizar en torno a un conversor ADC de doble rampa, de manera
que su salida pueda proporcionar directamente la informacin de la tensin (kgrfcm
-2
) a la que
est sometido las galgas del puente. Se disear de manera que cubra el mximo rango del
visualizador digital, el cual est conectado a los bits b
n-1
hasta b
0
.
Frecuencia del conversor 1 MHz.
Tensin de referencia 10 V.
Se pide:
a) Disear las resistencias del puente para realizar el ajuste del offset y que la limitacin de la
corriente sea la mxima del circuito integrado de referencia de tensin.
b) Calcular la deriva de la tensin de salida del puente en funcin de la temperatura, suponer
ideales las resistencias R
5
, R
6
y R
7
.
c) Obtener los valores de las resistencias del amplificador de instrumentacin. Se deber dejar
una de ellas para el ajuste fino de la ganancia. Si se supone que todas son del 2% de tolerancia,
cul ser el factor de rechazo del modo comn?. Qu se puede hacer para mejorar dicho factor
de rechazo?.
d) Disear la etapa final de visualizacin. Obtener los valores de C y de R si el valor de la
resistencia no debe superar los 100 k. El nmero de bits del contador es de n=11.
e) Obtener el valor mximo del esfuerzo a que puede estar sometidas las galgas del puente.
(1 kgrfcm
-2
= 98,0665 kPa)
(0)
C
-
+
V
S
Reloj
R
Contador Binario
de n+1 bits
J
Q
K
-V
R
V
o
b
n
b
n-1
... b
1
b
0
-
+
V
p (1)
1
Universidad Politcnica de Cartagena
Escuela Tcnica Superior de Ingenieros Industriales
Departamento de Electrnica, Tecnologa de Computadores y Proyectos
Instrumentacin Electrnica. Febrero 2004
Solucin al problema
Un diagrama de bloques del diseo propuesto y una tabla resumen en la que se indican los datos
del diseo y las incgnitas.
Entrada Puente Amplificador Conversor Display
Datos de
diseo
Alimentacin 10 V,
10 mA, 10ppmC
-1
.
Galgas de 1201%,
K=2, E=200Gpa.
Anular el CMRR.
Alimentacin a 12V
Contador de 11 bits.
Frecuencia del reloj de 1 MHz.
Tensin de referencia de 10 V.
R<100k
31/2 dgitos
Incognitas Deformacin
mxima
Resistencia ajuste del
offset y de limitacin
de corriente. Deriva
de la tensin de
salida.
Ganancia y
resistencias del
amplificador.
CMRR si resistencias
de 2%.
t
1
, V
o mx
Constante de tiempo RC
Empezaremos con el visualizador. Si ste es de 31/2 dgitos quiere decir que podr visualizar
los datos binarios que le aplique a su entrada el conversor ADC, convertidos en formato BCD,
desde 0000 a 1999. El nmero de bits que entrega el conversor ADC es de 10, tal como se indica
en la figura del enunciado y puesto que es un contador de 11 bits. Por tanto el rango de los datos
reales que podrn visualizar irn desde 0 hasta 2
10
-1=1023.
La deformacin mxima terica de la galga, como no se indica ningn valor en el enunciado,
ser la que anula al valor de la galga, es decir que 1-x = 0, por tanto x=k=1 y =1/k=1/2=0,5.
De aqu el esfuerzo mximo a visualizar ser de:
2 6 2
200
0, 5 1, 01971610
98, 0665
GPa
E kgf cm kgf cm
kPa
+
= = =
En cuanto a la escala, por simplificar el diseo se elige de punto fijo, de manera que la
resolucin sea de 1 unidad de 10
3
kgrfcm
-2
. Es decir, que el valor mximo que se visualizar
ser de 101910
3
kgrcm
-2
con resolucin de 110
3
kgrfcm
-2
.
Analizamos ahora el conversor ADC. Como es un circuito de doble rampa, durante la primera
cuenta se integra el valor de V
S
. Al ser un contador de 11 bits, esta cuenta es de 2
11
=2048. N
1
es
el estado del contador para la segunda integracin.
El valor mximo de V
S mx
se podr obtener dado que 2
11
= 2048, N
1 mx
= 1019 y V
ref
= 10V
1
11
1019
10 4, 97559
2 2048
mx
S mx ref
N
V V V = = =
Para la constante de tiempo del conversor, si t
1
= 2
11
T
reloj
=20481us, y se elige una tensin
mxima de salida del integrador V
o mx
= -5 V (la mitad de la de referencia y evitamos la
saturacin de los amplificadores operacionales) se deber cumplir que
11 6
4, 97559
2 10 2048 2, 038
5
s mx
reloj
o mx
V
RC T ms
V
= = =
)
, y
la intensidad por R
6
es de
6
10 20, 416 0, 823 I mA = =
) )
El valor de
5
10 1
900
10
V V
R
mA
= =
Si las galgas tienen una tolerancia de 1%, y tal como se ha demostrado en el ejercicio T2, la
tensin de offset que es preciso aadir es 1%V
M
= 1 mV alrededor del punto medio del
puente, que es de 0,5 V.
Ahora introducimos el conjunto R
6
, R
7
. Debemos tener presente que con un puente equilibrado
(V
A
= 0,5 V) y ajustando R
6
en su punto medio, no circular corriente por R
7
. Haciendo que por
R
6
circule la corriente antes calculada, se obtiene que R
6
= 1214,6 . Para R
7
se elige un valor
que no hace falta que sea grande, por ejemplo, R
7
= 1 k.
La tensin mxima de salida del puente, suponiendo que est con el offset corregido es V
A
V
B
= KV
M
= 2 0,5 1 = 1 V
La deriva de la tensin de salida es debida a la deriva de la tensin de alimentacin del puente,
que segn los datos es de 10 p.p.m.C
-1
, para la tensin de 10 V de salida. Por lo tanto la deriva
para la tensin V
M
del puente ser de 1 p.p.m. C
-1
.
Finalmente nos centramos en el amplificador de instrumentacin. Para que el rechazo del modo
comn sea infinito, se debe cumplir la relacin
9 12
10 8
R R
c
R R
= = , de manera que la tensin de salida slo tendr la componente de la ganancia
diferencial, es decir
12 8
13
( ) 1 ( )
S d A B A B
R R
V A V V c V V
R
| | +
= = + +
|
\ .
Si V
S mx
= 4,97559 V para (V
A
V
B
)
mx
=1 V, la ganancia diferencial debe ser de 4,97559.
Hacemos que R
8
=R
9
= R
10
= R
12
, por tanto
8
13
2
1 1 4, 97559
R
R
+ + = y R
13
= 0,672136R
8
.
R
8
10 k 15 k
R
13
6721,37 10082,1
Se elige para R
13
un potencimetro de ajuste de 10 k y para el resto de resistencias un valor de
10 k.
Con estos valores de ganancia podemos comprobar que no se satura ningn amplificador.
Universidad Politcnica de Cartagena
Escuela Tcnica Superior de Ingenieros Industriales
Departamento de Electrnica, Tecnologa de Computadores y Proyectos
Instrumentacin Electrnica. Febrero 2004
Si las resistencias del amplificador tienen un 2% de tolerancia, el rechazo al modo comn ser:
12 8 12
10 13
12 9
10 8
1
20log
1
R R R
R R
CMRR
R R
R R
+
+ +
=
El caso de mayor CMRR se obtiene cuando R
12
=R
9
=R
8
=10k(1+0,02), R
10
=10k(1-0,02) y
R
13
=6721,37(1-0,02). Con estos valores el CMRR=42 dB.
Para obtener el mejor CMRR es preciso combinar las resistencias de manera que
R
12
=R
8
=10k(1+0,02) y R
10
=R
9
=10k(1-0,02), de esta manera la ganancia de modo comn ser
cero.
Resumen de las soluciones:
a)
R
5
R
6
R
7
900 1214,6 1 k
b)
Deriva de la tensin de salida 1 p.p.m. C
-1
c)
R
8
=R
9
=R
10
=R
12
R
13
10 k 6721,37
CMRR= 42 dB. Elegir R
12
=R
8
=10k(1+0,02) y R
10
=R
9
=10k(1-0,02),
d)
R=10 k, C=203,8 nF
e)
mx
= 101910
3
kgrcm
-2
NOTA: Estos resultados pueden variar en algn apartado debido a que se pueden haber elegido
otros valores para las resistencias y para las tensiones mximas del circuito.