INSTITUTO NACIONAL SANTA LUCIA

D1 D2
LED-RED LED-RED

D3
LED-RED

D5
LED-RED

R2
220

R4
220

D4
LED-RED

R1
220

R3
220

D6 R5
220 LED-RED

U2
U2(UP) 15 1 10 9 5 4 11 14 D0 D1 D2 D3 UP DN PL MR 74193 Q0 Q1 Q2 Q3 TCU TCD 3 2 6 7 12 13 23 22 21 20 18 19

U1
A B C D E1 E2 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17

R7 R6
220 220

D7
LED-RED

R8
220

D8
LED-RED

R9
220

D9
LED-RED

R10 R11 R14 R16

220 220 220 220

D10
LED-RED

74154

R12
220

D11 D12
LED-RED

R15
220

R13
220 LED-RED

D13 D14 D15 D16

LED-RED LED-RED LED-RED LED-RED

NOMBRE: _____________________________________________ SECCIN: ___________________ INSTRUCTORES: SAN SALVADOR, ENERO DE 2012

QUE ES ELECTRNICA DIGITAL es una parte de la electrnica que se encarga de sistemas electrnicos en los cuales la informacin est codificada en dos nicos estados. A dichos estados se les puede llamar "verdadero" o "falso", o ms comnmente 1 y 0, refirindose a que en un circuito electrnico digital hay dos niveles de tensin. Como todos sabemos, la electrnica moderna usa electrnica digital para realizar perfeccionamientos en la tecnologa, muchas veces nos vemos frente a estos sin darnos cuenta, el llamado efecto Caja Negra. En el circuito lgico digital existe transmisin de informacin binaria entre sus circuitos. A primera instancia esto nos parece relativamente simple, pero los circuitos electrnicos son bastante complejos ya que su estructura esta compuesta por un nmero muy grande de circuitos simples, donde todos deben funcionar de la manera correcta, para lograr el resultado esperado y no obtener una informacin errnea .La informacin binaria que transmiten los circuitos ya mencionados, se representan de la siguiente forma: Valor lgico Smbolo Si / "1" 1 Hay corriente Realizacin Nivel tensin (High) No / "0" 0 No hay corriente

1-INTRODUCCIN A LA ELECTRNICA DIGITAL

de Nivel de tensin alta baja (Low)

1. 2. 3. 4.

"0" o "1" "Falso" o "Verdadero" "On" y "Off " "Abierto" o "Cerrado"

TIPOS DE SEALES ELCTRICAS. Una seal analgica: es un tipo de seal generada por fenmenos electromagnticos y que es representable por una funcin matemtica contina en la que es variable su amplitud y periodo (representando un dato de informacin) en funcin del tiempo. Algunas magnitudes fsicas comnmente portadoras de una seal de este tipo son elctricas como la intensidad, la tensin y la potencia, pero tambin pueden ser hidrulicas como la presin, trmicas como la temperatura, mecnicas, etc.

GENERERADOR DE ONDAS ANALOGIC

FORMA DE ONDA

ONDA SENOIDAL

SEAL MODULADA EN FRECUENCIA

SENAL DE SONIDO

SEAL DIENTE DE SIERRA

SEAL DIGITAL Las seales digitales son seales cuantificadas; solo varan a intervalos escalonados determinados. O sea entre un intervalo y el siguiente no puede tomar valores intermedios. La seal digital solo puede tomar dos estados diferentes se denomina seal Binaria. Este es el tipo de seal con el que operan los sistemas digitales.

SEAL DIGITAL

DIAGRAMA DE TEMPORIZACIN DE UNA SEAL DIGITAL

SEAL ANALOGA DIGITALIZADA

ESTADOS DE UNA SEAL DIGITAL

GENERADOR DE SEAL DIGITAL

FORMA DE ONDA DE SEAL DIGITAL

NIVELES LGICOS DE VOLTAJE

las seales binarias tambin se conocen por bits. El termino bit es la abreviatura de BInary digit es la unidad mnima de informacin binaria BIT= DIGITO BINARIO BYTE= GRUPO DE 8 BIT Qu es un Circuito lgico? Un circuito lgico es aquel que maneja la informacin en forma de "1" y "0", dos niveles de voltaje fijos. "1" nivel alto y "0" nivel bajo.

Estos circuitos estn compuestos por elementos digitales como las compuertas: AND (Y), OR (O), NOT (NO) y combinaciones poco o muy complejas de estos. Estas combinaciones dan lugar a otros tipos de elementos digitales como los compuertas, entre otros La informacin binaria se representa en la forma de "0" y "1", un interruptor "abierto" o "cerrado", "On" y "Off", "falso" o "verdadero", en donde "0" representa falso y "1" verdadero. Los circuitos lgicos se pueden representar de muchas maneras. En los circuitos siguientes la lmpara puede estar encendida o apagada ("on" o "off"), dependiendo de la posicin del interruptor. (apagado o encendido)

CIRCUITO LOGICO ON = 1

CIRCUITO LOGICO OFF = 0

SISTEMAS DE NUMERACION Un sistema de numeracin es un conjunto de smbolos y reglas que permiten representar datos numricos. Los sistemas de numeracin actuales son sistemas posicinales, que se caracterizan porque un smbolo tiene distinto valor segn la posicin que ocupa en la cifra.Los Sistemas de numeracin son aquellos que permiten representar una cantidad de unidades de cualquier tipo. Un sistema muy interesante y que todava se utiliza es el sistema de los nmeros romanos. Ver los equivalentes con algunos nmeros en el Sistema decimal (el sistema que todos utilizamos) I=1 II = 2 III = 3 IV = 4 V=5 VI = 6 X = 10 L = 50 C = 100 M = 1000

En este caso para crear un nmero ms o menos grande, basta con agrupar de manera adecuada estos smbolos y as se obtiene la representacin del nmero deseado. Ejemplo: 25 = XXV, 181 = CLXXXI, 2005 = MMV Los sistemas de numeracin actuales son sistemas posicinales, que se caracterizan porque un smbolo tiene distinto valor segn la posicin que ocupa en la cifra. SISTEMA DE NUMERACIN DECIMAL: El sistema de numeracin que utilizamos habitualmente es el decimal, que se compone de diez smbolos o dgitos (0, 1, 2, 3, 4, 5, 6, 7, 8 y 9) a los que otorga un valor dependiendo de la posicin que ocupen en la cifra: unidades, decenas, centenas, millares, etc.

El valor de cada dgito est asociado al de una potencia de base 10, nmero que coincide con la cantidad de smbolos o dgitos del sistema decimal, y un exponente igual a la posicin que ocupa el dgito menos uno, contando desde la derecha. En el sistema decimal el nmero 528, por ejemplo, significa: 5 centenas + 2 decenas + 8 unidades, es decir: 5X102 + 2X101 + 8X100 o, lo que es lo mismo:

500 + 20 + 8 = 528 El nmero 327:

el "7" est en la posicin de las unidades, as que vale 7 (o 7 "1"s), el "2" est en la posicin de las decenas, as que son 2 dieces (o veinte), y el "3" est en la posicin de las centenas, as que vale 3 cientos.

En el caso de nmeros con decimales, la situacin es anloga aunque, en este caso, algunos exponentes de las potencias sern negativos, concretamente el de los dgitos colocados a la derecha del separador decimal. Por ejemplo, el nmero 8245,97 se calculara como: 8 millares + 2 centenas + 4 decenas + 5 unidades + 9 dcimos + 7 cntimos

8X103 + 2X102 + 4X101 + 5X100 + 9X10-1 + 7X10-2, es decir: 8000 + 200 + 40 + 5 + 0,9 + 0,07 = 8245,97

Sistema de numeracin binario. El sistema de numeracin binario utiliza slo dos dgitos, el cero (0) y el uno (1). En una cifra binaria, cada dgito tiene distinto valor dependiendo de la posicin que ocupe. El valor de cada posicin es el de una potencia de base 2, elevada a un exponente igual a la posicin del dgito menos uno. Se puede observar que, tal y como ocurra con el sistema decimal, la base de la potencia coincide con la cantidad de dgitos utilizados (2) para representar los nmeros. De acuerdo con estas reglas, el nmero binario 1011 tiene un valor que se calcula as: 1X23 + 0X22 + 1X21 + 1X20, es decir: 8 + 0 + 2 + 1 = 11 y para expresar que ambas cifras describen la misma cantidad lo escribimos as:

10112 = 1110
CONVERSIN DE NMEROS DECIMALES A BINARIOS Convertir un nmero decimal al sistema binario es muy sencillo: basta con realizar divisiones sucesivas por 2 y escribir los restos obtenidos en cada divisin en orden inverso al que han sido obtenidos. Por ejemplo, para convertir al sistema binario el nmero 7710 haremos una serie de divisiones que arrojarn los restos siguientes y se ordenan como muestra la grafica:

7710 = 10011012

EL TAMAO DE LAS CIFRAS BINARIAS La cantidad de dgitos necesarios para representar un nmero en el sistema binario es mayor que en el sistema decimal. En el ejemplo del prrafo anterior, para representar el nmero 77, que en el sistema decimal est compuesto tan slo por dos dgitos, han necesitado siete dgitos en binario. Para representar nmeros grandes harn falta muchos ms dgitos. Por ejemplo, para representar nmeros mayores de 255 se necesitarn ms de ocho dgitos, porque 2 8 = 256 y podemos afirmar, por tanto, que 255 es el nmero ms grande que puede representarse con ocho dgitos. Como regla general, con n dgitos binarios pueden representarse un mximo de 2n, nmeros. El nmero ms grande que puede escribirse con n dgitos es una unidad menos, es decir, 2n 1. Con cuatro bits, por ejemplo, pueden representarse un total de 16 nmeros, porque 24 = 16 y el mayor de dichos nmeros es el 15, porque 24-1 = 15.

Ejercicios: Expresa, en cdigo binario, los nmeros decimales siguientes: 191, 25, 67, 99, 135, 276 CONVERSION DE FRACCIONES DECIMAL A FRACCION BINARIA

Para convertir una fraccin decimal a binario, esta fraccin debe ser multiplicada por dos y tomamos la parte entera del resultado, repetimos el proceso con la parte fraccionaria del resultado anterior, dndonos una nueva parte entera, y as sucesivamente hasta que la parte fraccionaria se haga 0 (cero) o que tengamos suficientes decimales que nos permita estar debajo de un determinado error. Ej1 : Convertir el nmero 0,64037 decimal a fraccin binaria 0,64037 * 2 = 1,28074 0,28074 * 2 = 0,56148 0,56148 * 2 = 1,12296 0,12296 * 2 = 0,24592 0,24592 * 2 = 0,49184 0,49184 * 2 = 0,98368 0,98368 * 2 = 1,96736 0,96736 * 2 = 1,93472 0,93472 * 2 = 1,86944 0,86944 * 2 = 1,73888

0, 6403710 = 0,10100011112
Ej 2 convertir el siguiente numero a decimal a binario 6,83 (decimal) => 110,110101000111 (binario). Proceso: 6 => 110 la parte entera 0,83 2 = 1,66 => 1 0,66 2 = 1,32 => 1 0,32 2 = 0,64 => 0 0,64 2 = 1,28 => 1 0,28 2 = 0,56 => 0 0,56 2 = 1,12 => 1 0,12 2 = 0,24 => 0 0,24 2 = 0,48 => 0 0,48 2 = 0,96 => 0 0,96 2 = 1,92 => 1 0,92 2 = 1,84 => 1 0,84 2 = 1,68 => 1 En orden: 110101000111 (binario) Parte entera: 110 (binario) Encadenando parte entera y fraccionaria: 110,110101000111 (binario)

CONVERSIN DE BINARIO A DECIMAL El proceso para convertir un nmero del sistema binario al decimal es an ms sencillo; basta con desarrollar el nmero, teniendo en cuenta el valor de cada dgito en su posicin, que es el de una potencia de 2, cuyo exponente es 0 en el bit situado ms a la derecha, y se incrementa en una unidad segn vamos avanzando posiciones hacia la izquierda. Por ejemplo, para convertir el nmero binario 10100112 a decimal, lo desarrollamos teniendo en cuenta el valor de cada bit: Ej.1 convertir el numero binaria o decimal 1010011

1X26 + 0X25 + 1X24 + 0X23 + 0X22 + 1X21 + 1X20 = 83

64 + 0 + 16 + 0 + 0 + 2 + 1 = 8310
10100112 = 8310

Debes recordar que para realizar la conversin de binario a decimal, realice lo siguiente:

1. Inicie por el lado derecho del nmero en binario, cada cifra multiplquela por 2 elevado a la
potencia consecutiva (comenzando por la potencia 0, 20). ser el equivalente al sistema decimal.

2. Despus de realizar cada una de las multiplicaciones, sume todas y el nmero resultante

(Los nmeros de arriba indican la potencia a la que hay que elevar 2)

Ejemplos:

Binario a decimal (con parte fraccionaria binaria) 1. Inicie por el lado izquierdo (la primera cifra a la derecha de la coma), cada nmero multiplquelo por 2 elevado a la potencia consecutiva a la inversa (comenzando por la potencia -1, 2-1). 2.Despus de realizar cada una de las multiplicaciones, sume todas y el nmero resultante ser el equivalente al sistema decimal. Ej. 1 0,101001 (binario) = 0,640625(decimal). Proceso:

10

1 2 elevado a -1 = 0,5 0 2 elevado a -2 = 0 1 2 elevado a -3 = 0,125 0 2 elevado a -4 = 0 0 2 elevado a -5 = 0 1 2 elevado a -6 = 0,015625 La suma es: 0,640625

Ej.2 0.110111 (binario) = 0,859375(decimal). Proceso: 1 2 elevado a -1 = 0,5 1 2 elevado a -2 = 0,25 0 2 elevado a -3 = 0 1 2 elevado a -4 = 0,0625 1 2 elevado a -5 = 0,03125 1 2 elevado a -6 = 0,015625 La suma es: 0,859375 Para cambiar de binario con decimales a decimal se hace exactamente igual, salvo que la posicin cero (en la que el dos es elevado a la cero) es la que est a la izquierda de la coma y se cuenta hacia la derecha a partir de -1:

Sistema de numeracin octal El inconveniente de la codificacin binaria es que la representacin de algunos nmeros resulta muy larga. Por este motivo se utilizan otros sistemas de numeracin que resulten ms cmodos de escribir: el sistema octal y el sistema hexadecimal. Afortunadamente, resulta muy fcil convertir un nmero binario a octal o a hexadecimal. En el sistema de numeracin octal, los nmeros se representan mediante ocho dgitos diferentes: 0, 1, 2, 3, 4, 5, 6 y 7. Cada dgito tiene, naturalmente, un valor distinto dependiendo del lugar que ocupen. El valor de cada una de las posiciones viene determinado por las potencias de base 8. Por ejemplo, el nmero octal 2738 tiene un valor que se calcula as: 2X82 + 7X81 + 3X80 =
2 X 64 + 7 X 8 + 3 X 1 = 128 + 56 + 3 = 18710

2738 = 18710

Forexample:
Convert(765)8 into decimal. (765)8 = (7 x 82) + (6 x 81) + (5 x 80) = (7 x 64) + (6 x 8) + (5 x 1) = 448 + 48 + 5 = 501

11

(765)8 = (501)10

Convert (1336)8 to decimal:

(1336)8 = (1 x 83) + (3 x 82) + (3 x 81) + (6 x 80)= (1 x 512) + (3 x 64) + (3 x 8) + (6 x 1) = 512 + 192 + 24 +6 =734 (1336)8 = (734)10 Conversin de decimal a octal Para convertir de decimal a octal el proceso es parecido a convertir decimal a binario solo tienes que dividir la cantidad decimal entre 8 hasta que no puedas ms. Como lo muestra la grafica Ej1. 12810 a octal (8)

12810

2008
OCTAL (8)

Ej 285. 0510 A

12

Respuesta 435.03148
=

285.0510

Conversin de nmeros binarios a octales y viceversa Observa la tabla siguiente, con los siete primeros nmeros expresados en los sistemas decimal, binario y octal:

DECIMAL BINARIO OCTAL 0 000 0 1 001 1 2 010 2 3 011 3 4 100 4 5 101 5 6 110 6 7 111 7

Cada dgito de un nmero octal se representa con tres dgitos en el sistema binario. Por tanto, el modo de convertir un nmero entre estos sistemas de numeracin equivale a "expandir" cada dgito octal a tres dgitos binarios, o en "contraer" grupos de tres caracteres binarios a su correspondiente dgito octal. Por ejemplo, para convertir el nmero binario 1010010112 a octal tomaremos grupos de tres bits y los sustituiremos por su equivalente octal:

13

1012 = 58 0012 = 18 0112 = 38 y, de ese modo: 1010010112 = 5138 Sistema de numeracin hexadecimal En el sistema hexadecimal los nmeros se representan con diecisis smbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E y F. Se utilizan los caracteres A, B, C, D, E y F representando las cantidades decimales 10, 11, 12, 13, 14 y 15 respectivamente, porque no hay dgitos mayores que 9 en el sistema decimal. El valor de cada uno de estos smbolos depende, como es lgico, de su posicin, que se calcula mediante potencias de base 16. CONVERSION DE NUMEROS HEXADECIMAL A DECIMAL Calculemos, a modo de ejemplo, el valor del nmero hexadecimal 1A3F16: 1A3F16 = 1X163 + AX162 + 3X161 + FX160 1X4096 + 10X256 + 3X16 + 15X1 = 6719 1A3F16 = 671910

14

CONVERSIN ENTRE BINARIO Y HEXADECIMAL La conversin entre binario y hexadecimal es igual al de la conversin octal y binario, pero teniendo en cuenta los caracteres hexadecimales, ya que se tienen que agrupar de 4 en 4. La conversin de binario a hexadecimal se realiza segn el ejemplo siguiente: Sistema binario 0000 0001 0010 0011 0100 0101 0110 Sistema Hexadecimal 0 1 2 3 4 5 6 Ejemplo: 1011111,1100012 Agrupando obtenemos el siguiente resultado: 0101 1111, 1100 01002 Sustituyendo segn la tabla logramos la conversin esperada:

15

0111 1000 1001 1010 1011 1100 1101 1110 1111

7 8 9 A B C D E F

5F, C416

La conversin de hexadecimal a binario simplemente sustituiremos cada carcter por su equivalente en binario, por ejemplo:

69DE16= 0110 1001 1101 11102

EJERCICIOS PROPUESTOS 1. Para pasar de binario a decimal a) 110012 b) 10110110112 2. Para pasar de decimal a binario a) 86910 b) 842610 3. Para pasar de binario a octal a) 1110101012 b) 11011, 012 4. Para pasar de octal a binario a) 20668 b) 142768 5. Para pasar de binario a hexadecimal a) 1100010002 b) 100010,1102 6. Para pasar de hexadecimal a binario a) 86BF16 b) 2D5E16 7. Para pasar de octal a decimal a) 1068 b) 7428 8. Para pasar de decimal a octal: a) 23610 b) 5274610

16

1. 3 FAMILIAS LGICAS Existen diversas formas de proporcionar estados lgicos altos y bajos en un circuito, para ellos se dispone de elementos electrnicos activos y pasivos tales como. transistores bipolares, JFET, MOSFET, diodos rectificadores y otros similares, pero mejorados en consumo de corriente. As, se agrupan los dispositivos en los circuitos integrados, para formar familias compuestas por elementos comunes, tenindose la TTL, MOS, ECL, DTL, HTL y otros. Cada una de ellas poseen sus parmetros elctricos particulares de voltaje, corriente y sus caractersticas elctricas son representadas por manuales de los fabricantes. Familia DTL: La abreviatura DTL es para una lgica de diodo- transistor. Los diodos se usan para las compuertas and o las compuertas or y los transistores de un juntura sirven para los inversores y amplificadores reforzadores. En realidad, cada diodo puede hacerse como la juntura emisor-base de un transistor integrado .La configuracin bsica de la familia DTL son las compuertas NAND. Familia TTL: La abreviatura TTL se usa para la lgica transistor-transistor, en lugar de diodos para la compuerta se utilizan transistores especialmente con emisor mltiple para las seales de entrada, de esta manera se ahorra espacio en el circuito integrado. La configuracin del circuito bsico es la compuerta NAND.

Familia ECL: La abreviatura ECL es para la lgica de emisor acoplado. Cada seal de entrada aplica a la base de transistores separados con resistencia RE de emisor comn para formar la compuerta, la salida conmutada por el emisor se acopla al seguidor de emisor por la salida. Este tipo de circuito es tambin llamado Lgica en modo de corriente, porque los transistores de entrada conmutan la corriente a travs de la R E. La ventaja de esta familia es la alta velocidad para las compuertas de conmutacin porque los transistores no estn saturados y el tpico tiempo de conmutacin es de 5ns. Familia MOS: Estas abreviaturas significan la simetra complementaria usando transistores MOS de canal P y canal N , La ventaja es que no se necesitan transistores, lo cual permite muy alta densidad de compuertas en bloquecillos o lasca del circuito integrado y disipacin de potencia es baja. La velocidad de conmutacin es ms o menos la misma que la de los transistores de juntura saturada con TTL.

17

A continuacin se muestra una tabla con algunas caractersticas elctricas de las familias lgicas.

TIPO/ CARACTERISTICA COMPUERTA BASICA Fan-in mximo Fan-out tpico Potencia tpica Retardo nseg Desempeo de ruido Costo Disponible para circuitos complejos

DTL NAND 10 8-10 10mW 30 Bueno Bajo Aceptable

RTL NOR 5 4 12mW 20 Aceptable Bajo Aceptable a media

TTL NAND 8 8-10 1-25mW 6-33 Aceptable Bajo Excelente

STTL NAND 8 8-10 2-25mW 3-10 Aceptable Medio Media

ECL OR/NOR 5 20-25 Alta 1-2 Aceptable Alto Aceptable

CMOS NAND/NOR 8 limitada 1mW mxima 25-35 Muy bueno Medio Media creciente

Tabla 2 .Caractersticas bsicas de algunas familias lgicas.

2. COMPUERTAS LGICAS Y ALGEBRA DE BOOL.

2. 1 DESCRIPCION DE LAS COMPUERTAS LGICAS. Se les conoce como compuertas lgicas a los circuitos que son capaces de proporcionar estados lgicos segn su funcin y su tabla de verdad, es decir, de un esquema que ilustra el estado en que se debe de tener en su salida, dependiendo de los estados lgicos de entrada. La funcin lgica es la expresin que muestra el estado lgico en una salida determinada del circuito, dependiendo de los estados lgicos de entrada. La barra que se ubica sobre las variables de una expresin lgica indica negaciones de ellas, es decir, el estado lgico contrario de la variable. Toda compuerta consta solamente de una salida lgica, aunque puede tener varias entradas. Las compuertas lgicas se representan a continuacin. COMPUERTA SMBOLO

18

Compuerta AND

X Y

XY=Z

Compuerta NAND

X Y

XY=Z

Compuerta OR

X Y

X+Y=Z

Compuerta NOR

X Y

X+Y=Z

Compuerta NOT

X'

Compuerta XOR

Compuerta XNOR

19

Compuerta YES

Figura 2.1 Smbolos de las compuerta lgicas. 2.1.1 Compuerta OR (sumadora) Hagamos que las letra A y B representen las variables lgicas independientes, cuando A y B se cambien con la operacin OR el resultado X , se puede expresar de la siguiente manera: X = A+B. En esta expresin el signo + no representa la adicin ordinaria, en lugar denota la operacin OR cuyas reglas se dan en la tabla de verdad. Los aspectos importantes que deben de recordares en la operacin OR y en las compuertas OR son: La operacin OR produce un resultado de 1 lgico cuando cualquiera de sus entradas es 1 lgico. La operacin OR produce un resultado de 0 lgico cuando nicamente sus entradas son 0 lgicos.

TABLA DE VERDAD A 0 0 1 1 B 0 1 0 1 X 0 1 1 1

SIMBOLO ESQUEMTICO

X X+Y=Z Figura 2.2 Tabla de verdad y smbolo esquemtico de la Y compuerta OR.

2.1.2 compuerta NOR (sumadora e inversora) Hagamos que las letra A y B representen las variables lgicas independientes, cuando A y B se cambien con la operacin NOR el resultado X , se puede expresar de la siguiente manera: X = A+B. En esta expresin el signo + no representa la adicin ordinaria, en lugar denota la operacin NOR, con la barra simbolizamos la negacin de la funcin lgica, cuyas reglas se dan en la tabla de verdad.

20

Los aspectos importantes que deben de recordares en la operacin NOR y en las compuertas NOR son: La operacin NOR produce un resultado de 1 lgico cuando sus entradas son 0 lgico. La operacin NOR produce un resultado de 0 lgico cuando cualquiera de sus entradas sean 1 lgicos o ambas entradas sean 1 lgicos.

TABLA DE VERDAD
A 0 0 1 1 B 0 1 0 1 X 1 0 0 0

SIMBOLO ESQUEMATICO
X Y X+Y=Z

Figura 2.3. Tabla de verdad y smbolo esquemtico de la compuerta NOR.

2.1.3 compuerta AND (multiplicadora) Al observar la tabla de verdad, se advierte que la multiplicacin AND es exactamente igual que la multiplicacin ordinaria. Siempre que A o B sean 0 lgicos su producto ser 0 lgico, cuando A o B sean 1 lgicos su producto ser de 1 lgico. Por lo tanto, podemos decir que en la operacin AND el resultado ser 1 slo si todas las entradas son 1, en todos los otros casos ser 0. La expresin lgica se denota por: X = A. B y se lee por x es igual a A AND B, omitiendo el signo de la multiplicacin como se hace en la multiplicacin ordinaria. TABLA DE VERDAD SIMBOLO ESQUEMATICO

A B X XY=Z X 0 0 0 Y 0 1 0 1 0 0 1 1 1 Figura 2.4 Tabla de verdad y smbolo esquemtico de la compuerta AND. 2.1.4 compuerta NAND (multiplicadora e invierte el resultado) Al observar la tabla de verdad, se advierte que la multiplicacin NAND es exactamente igual que la multiplicacin ordinaria.

21

Siempre que A o B sean 0 lgicos su producto ser 1 lgico, cuando A o B sean 1 lgicos su producto ser de 0 lgico. Por lo tanto, podemos decir que en la operacin NAND el resultado ser 1 slo si En cualquiera de sus entradas son 0, en caso particular que las entradas sean 1 entonces el resultado ser 0. La expresin lgica se denota por: X = A. B y se lee por x es igual a A NAND B, omitiendo el signo de la multiplicacin como se hace en la multiplicacin ordinaria.

A B X 0 0 1 XY=Z X 0 1 1 Y 1 0 1 1 1 0 Figura 2.5. Tabla de verdad y smbolo esquemtico de la compuerta NAND. 2.2.5 compuerta NOT o inversor. La operacin NOT difiere de las operaciones anteriores (AND Y OR) ya que esta se puede efectuarse con una sola variable de entrada. Por ejemplo, si la variable es A se somete a la operacin NOT, el resultado se puede representar como X = A en donde la barra representa la inversin o negacin del estado lgico de la entrada. Por tanto, la compuerta NOT es un dispositivo que invierte el estado lgico de la entrada respecto a la salida. Su tabla de verdad nos representa las posibles combinaciones que se pueden hacer con el inversor. TABLA DE VERDAD X 0 1 X 1 1 SIMBOLO ESQUEMATICO

X'

Figura 2.6. Tabla de verdad y smbolo esquemtico de la compuerta NOT. 2.2.6 compuerta YES o buffer. Este tipo de compuerta es la mas sencilla de operar ya que su funcin principal es el aumento de corriente del estado lgico de la entrada con respecto a la salida es decir, el estado lgico de la entrada se mantiene a la salida ( no lo cambia ). La expresin lgica se representa de la siguiente manera: Si A es la variable la salida sigue siendo A, es decir X = A X 0 1 X 0 1 22

Figura 2.7. Tabla de verdad y smbolo esquemtico de la compuerta YES. 2.2.7 compuerta OR Exclusiva (EX OR) Este tipo de compuerta efecta una suma multiplicacin. Su tabla de verdad nos representa los valores que se deben de tomar como resultado de la misma. La salida es un 1 lgico cuando una de las entrada sea un 1 lgico, es decir, responde a slo cuando un nmero impar de entradas es un 1 lgico y ser 0 lgico cuando las entradas sean un nmero par de 1 0 lgicos. La expresin lgica se representa por: X = A + B , se lee X igual a A XOR B. TABLA DE VERDAD A 0 0 1 1 B 0 1 0 1 X 0 1 1 0 SIMBOLO ESQUEMATICO

Figura 2.8. Tabla de verdad y smbolo esquemtico de la compuerta XOR.

2.2.8 compuerta NOR exclusiva (EX NOR) Este tipo de compuerta efecta una suma multiplicacin su tabla de verdad nos representa los valores que se deben de tomar como resultado de la misma. La salida es un 0 lgico cuando una de las entradas sea un 0 lgico, es decir, responde a slo cuando un nmero impar de entradas es un 0 lgico y ser 1 lgico cuando las entradas sean un nmero par de 1 0 lgicos. La expresin lgica se representa por: X =A + B , TABLA DE VERDAD SIMBOLO ESQUEMATICO A 0 0 1 1 B 0 1 0 1 X 1 0 0 1

Figura 2.9. Tabla de verdad y smbolo esquemtico de la compuerta XNOR.

23

2.2 FACTOR DE CARGA PARA CIRCUITOS DIGITALES. Aunque los circuitos tienen establecidos los valores de tensin y de corriente para cada estado lgico es importante conocer la capacidad que tienen para proporcionar o recibir corrientes de otros dispositivos, por ello el fabricante presenta las caracterstica elctricas en los manuales de especificaciones tcnicas, considerando valores mnimos y mximos de corriente. 2.2.1 Parmetros de corriente y voltaje. VIH (min) = Voltaje de entrada de nivel alto: Nivel de voltaje que se requiere para un 1 lgico en una entrada, cualquier voltaje debajo de este nivel no ser aceptado como un alto por el circuito lgico. VIL (max) = Voltaje de entrada de nivel bajo: Nivel de voltaje que se necesita para un 0 lgico en una entrada, cualquier voltaje que este sobre de este nivel no ser aceptado como un bajo por el circuito lgico. VOH (min) = Voltaje de salida de nivel alto: Nivel de voltaje en la salida de un circuito lgico para un 1 lgico , por lo general se especifica el valor mnimo de VOH. VOL (max) = Voltaje de salida de nivel bajo: Nivel de voltaje en la salida de un circuito lgico para un 0 lgico , por lo general se especifica el valor mximo de VO l. IIH = Corriente de entrada de nivel alto: Corriente que fluye en una entrada cuando se aplica un voltaje de nivel alto especfico a dicha entrada. IIL = Corriente de entrada de nivel bajo: Corriente que fluye en una entrada cuando se aplica un voltaje de nivel bajo especfico a dicha entrada. IOH = Corriente de salida de nivel alto: Corriente que fluye desde una salida en un voltaje de nivel alto de carga especfica . IOL = Corriente de salida de nivel bajo: Corriente que fluye desde una salida en un voltaje de nivel bajo de carga especfica. En la siguiente figura se puede observar los parmetros ms bsicos de una compuerta Lgica.

+5V

BAJO

ALTO

24

Figura 2.10 Corrientes y voltajes en los dos estados lgicos. 2.2.2 Factor de carga de salida ( fan-out). En general, la salida de un circuito lgico debe de manejar varias entradas lgicas. El factor de carga de salida se define como el nmero mximo de entradas lgicas estndar que una salida puede manejar confiablemente. Por ejemplo, una compuerta lgica que se especifica con un factor de carga de 10 puede manejar 10 entradas lgicas normales. Si este nmero es excedido, no puede garantizar los voltajes del nivel lgico de salida. Es importante analizar las corrientes que demandarn los dispositivos de un circuito, antes de ubicar un IC que sirva para suministrar esa corriente. Por consiguiente, existen tcnicas para aumentar la corriente de un circuito digital, las cuales se mencionarn a continuacin: Caso 1. conexin de 2 o mas compuertas yes o not en paralelo. Para ello se sugiere que las compuertas sean del mismo IC para que cambien su estado lgico y a la vez no exista la posibilidad de corto circuito entre sus salidas. Por ejemplo, se tiene el circuito A que puede proporcionar una corriente en alto de 0.8mA y en estado bajo de 45mA . Por otro lado el circuito B necesita 0.6mA en estado alto y 6mA en estado bajo. Se observa que el circuito A no puede cumplir la demanda del circuito B y de propone la solucin siguiente: Ubicar 2 compuertas YES o NOT en paralelo como se muestra en la figura 12 , para el caso se colocaron 2 YES , si cada una proporciona 4mA en bajo y 0.4mA en alto ambas tendrn una capacidad de 8mA en bajo y de 0.8mA en alto , esta capacidad es suficiente para alimentar el circuito B. IOH=0.3mA IOL=3mA A IOH=0.4mA IOL=4mA 25 B IIH=0.6mA IIL=6mA

Figura 2.11 Diagrama a bloque del circuito A y circuito B. Caso 2. Ubicacin de resistencias entre las salidas del circuito y fuente de alimentacin. Existen otras circunstancias en que, la corriente que proporciona el dispositivo no es necesaria para alimentar la entrada de otro componente digital o analgico, por lo que se hace una conexin de resistencias en paralelo a la fuente de alimentacin. Ante esta situacin se opta por: 1 -Se ubica resistencias de valor RL entre las salidas del circuito ( o compuertas ) y la fuente de alimentacin. 2-Se efecta un anlisis de nodo considerando las corrientes mximas de los dispositivos conectados al nodo y se encuentra aquella corriente que pasa por RL y que equilibra al nodo de acuerdo a la primera ley de Kirchhoff . 3-Se encuentra el valor de RL que permite el flujo de la corriente, obtenido en el numeral anterior. Este procedimiento se analizar con un ejemplo, como se muestra en la figura 13. Se recomienda hacer el anlisis del nodo en que se conecta la salida del circuito, que se pretende amplificar la corriente y RL para comprobar que la corriente dada por el circuito y la que circula por la RL son suficientes para alimentar al sistema. El proceso anterior se explica mejor con el siguiente ejemplo: La capacidad de las compuertas 74LS04 para proporcionar corriente con 1 lgico es de 0.4mA y para 0 lgico es de 8mA, se necesita controlar la corriente de base para una transistor NPN que para un 1 lgico requiere de 10mA y para 0 lgico requiere 0mA. SOLUCION: Se ubica RL entre Vcc y el nodo como se muestra en la figura 2.12 que une la salida de la compuerta y la base del transistor , al realizar un anlisis de nodo se tiene que:

Figura 2.12. Circuito de aplicacin de factor de carga PARA UN 1 LOGICO. La corriente que sale de la compuerta es de 0.4mA ,la que entra a la base es de 10mA, esto quiere decir que por la RL debe circular una corriente de 9.6mA. Si a la salida de la compuerta hay 2.0v como mnimo se despeja la RL de la ecuacin. 26

RL = Vcc 2.0v 9.6mA

= 5.0v - 2.0v = 312.5 Ohmios. 9.6mA

PARA UN 0 LOGICO. La corriente que sale de la compuerta es de 8mA ,la que entra a la base es de 0mA, esto quiere decir que por la RL debe circular una corriente de 8.0mA. Si a la salida de la compuerta hay 0.4v como mnimo se despeja la RL de la ecuacin. RL = Vcc 0.4v 8.0mA = 5.0v - 0.4v = 575 Ohmios. 8.0mA

Conclusin: Como se tiene dos valores de RL se toma el mnimo porque es aquel valor de activa al transistor mencionado en el problema. 2.3. ALGEBRA DE BOOLE El lgebra booleana es la que tiene que ver con variables binarias y operaciones lgicas. Las variables se designan por letras del alfabeto, y las tres operaciones lgicas bsicas son AND, OR y el complemento. Una funcin booleana consta de una expresin algebraica formada con variables binarias, las constantes 0 y 1, los smbolos de las operaciones lgicas, parntesis y un signo igual. Para un valor dado de las variables binarias, la funcin booleana puede ser igual a 1 o 0. 2.3.1 Propiedades del lgebra de boole Propiedad asociativa: Esta propiedad afirma que podemos agrupar las variables en una expresin AND o en una OR en la forma que se desee. Por ejemplo: X*(Y*Z) = (X*Y)*Z. Propiedad o ley conmutativa. Esta propiedad nos indica que no importa el orden en que operemos dos variables con OR y AND; el resultado es el mismo. Por ejemplo X*Y = Y*X. Propiedad distributiva: esta propiedad afirma que una expresin puede desarrollarse multiplicando termino a termino, como en el lgebra ordinaria. Este teorema indica asimismo que podemos factorizar una expresin. Es decir, si tenemos una suma de dos o mas trminos, y cada uno contiene una variable comn, esta se puede factorizar como

27

en el lgebra ordinaria. Por ejemplo, si tenemos la expresin ABC + ABC, podemos factorizar la variable B: ABC + ABC = B(AC+AC)
POSTULADOS Y TEOREMAS BSICOS DEL LGEBRA DE BOOLE.

1 3 5 7 9 10 12 14 16 18

a) X + 0 = X a) X + X' = 1 a) X + X = X a) X + 1 = 1 Convolucin a) X + Y = Y + X a) X + (Y + Z)= (X + Y) + Z a) X(Y+Z) = XY + XZ a) (X+Y)' = X'Y' a) X + XY = X

2 4 6 8 11 13 15 17 19

b) X 1 = X b) X X' = 0 b) X X = X b) X 0 = 0 (X')' = X b) X Y= Y X b) X(YZ) = (XY)Z b) X+YZ = (X+Y)(X+Z) b) (XY)'=X'+Y' b) X (X + Y) = X

Conmutativa Asociativa Distributiva Demorgan

2.3.2 Funciones booleanas Como ya sabemos, una funcin de boole est formada por variables binarias, los operadores lgicos AND, OR, NOT, parntesis y el signo igual ( = ). Una funcin lgica puede tener dos y slo dos valores: 0 y 1. Ejemplos: F1 = XYZ' X Y Z

F1

Figura 2.13 Una compuerta AND puede tener, en teora, de 2 hasta n entradas. F2 = X + Y' Z X Y Z Figura 2.14 F3 = X' Y' Z + X' Y Z + X Y' F2

28

X Y Z F3

Figura 2.15 F4 = X Y' + X' Y X Y F4

Figura 2.16 F5 = X' Y' Z + X' Y Z' + Z X Y Z F5

Figura 2.17 Tabla de verdad: X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 F1 0 0 0 0 0 0 1 0 F2 0 1 0 0 1 1 1 1 F3 0 1 0 1 1 1 0 0 F4 0 0 1 1 1 1 0 0 F5 0 1 1 1 0 1 0 1

29

2.3.3 Simplificacin de expresiones booleanas Cuando una funcin de Boole se ejecuta por medio de compuertas lgicas, cada literal o letra de la funcin designa una entrada a cada compuerta y cada trmino se realiza con una compuerta. La minimizacin del nmero de literales y el nmero de trminos dar como resultado un circuito con menos componentes. No es siempre posible minimizar ambos simultneamente. Reducir las siguientes funciones al mnimo de literales: 1) X + X'Y = (X + X') (X + Y) = 1(X + Y) = X+Y

X Y

X Y

XYX+Y0000 11101111

Figura 2.18 2) X (X' + Y ) = X X' + X Y = 0+XY = X Y

X Y

X Y

XYXY000 01010011 1

Figura 2.19 3) X' Y' Z + X' Y Z + X Y' = X' Z( Y' + Y ) + X Y' = X' Z + X Y' X Y XYZX'ZXY'X'Z+XY'00000 00011010100000111011000 11101011110000111000 Z

Figura 2.20

30

2.3.4 Teoremas de DEMORGAN Adicional a los postulados de BOOL el estudiante de electrnica debe de conocer y aplicar los teoremas de DEMORGAN , con los cuales se facilita la simplificacin de expresiones lgicas de gran magnitud. Los teoremas de DEMORGAN son de extrema utilidad en la simplificacin de expresiones debido a que en los cuales se invierte la suma producto de variables. Los 2 teoremas fundamentales son: 1- ( A+B+C+...) = ( A. B. C. ....) 2- ( A.B.C. ..) = (A +B + C+..) PRACTICA # 2 TEMA: LGEBRA DE BOOLE Y TEOREMAS DE DEMORGAN OBJETIVOS: Aplicar los teoremas del lgebra de boole para simplificar expresiones boolenas Obtener las tablas de verdad y la funcin lgica de circuitos combinacionales con compuertas. Obtener circuitos lgicos a partir de una funcin lgica Implementar circuitos lgicos para comprobar su tabla de verdad. Simplificar expresiones boolenas utilizando los teoremas de DEMORGAN PROCEDIMIENTO: 1- Obtener las tablas de verdad y la funcin lgica de los siguientes circuitos combinacionales :
U3A U2C U1A U2A U3B U1B U2B U1C F

Circuito combinacional # 1

31

U1A

U2A

B C

U1B U2B

U3A F2

U4A

Circuito combinacional # 2 2- Implemente los circuitos combinacionales 1 y 2 comprobando las tablas de verdad y su funcin lgica. 3- Dibuje los circuitos lgicos que cumplan con las siguientes funciones lgicas F1= ABC+ ABC F2= ABC+ABC+ABC F3= AB (C+AB)+ ABC 4-Obtenga las tablas de verdad para las funciones lgicas anteriores e implemente los circuitos lgicos comprobando dichas tablas. 5-Obtener con ayuda del lgebra de Bool la simplificacin de las funciones lgicas del numeral 3,construyendo los circuitos lgicos de dichas funciones. 6-Obtenga las tablas de verdad de las funciones simplificadas y responda si se obtienen los mismos resultados. TEOREMAS DE DEMORGAN 7-Simplifique las siguientes funciones lgicas: f1= A +B . C f2=(A+BC).(D+EF) f3=( A+B) . (B+D) 8-Elabore las tablas de verdad y su circuito lgico de las funciones anteriores . 9-Implemente los circuitos lgicos de las funciones simplificadas del numera 7.

32

2.5 MAPAS DE KARNAUGH El mapa de Karnaugh es un mtodo grfico para la simplificacin de expresiones lgicas o para convertir una tabla lgica en un circuito lgico correspondiente en un proceso simple y ordenado. Este mtodo se puede utilizar para resolver problemas con cualquier nmero de variables. Formato del mapa de Karnaugh. El mapa de K, al igual que una tabla de verdad, es un medio para demostrar la relacin entre las entradas lgicas y la salida que se busca. En la figura 21 se muestran tres ejemplos de mapas de K para dos, tres y cuatro variables junto con las tablas de verdad correspondientes.

Figura 2.21. Ejemplos de mapas de Karnaugh. 33

Ejercicios: 1) Obtener las funciones simplificadas de las tablas de verdad que se muestran a continuacin, haciendo uso de los mapas de Karnaugh A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F1 0 1 0 1 0 1 1 1 F2 1 1 0 0 1 1 0 0 F3 0 1 1 1 0 0 0 0

2) Determine las expresiones mnimas para cada mapa K de la figura 2.22

1 0 1 1 1 0 0 0

1 1 0 0

1 1 0 1

1 0 0 1

1 0 1 0

1 1 0 1

0 0 0 0

1 0 0 1

1 1 0 1

(a)

(b) ( C) Figura 2.22

34

2.6 APLICACIN DE LAS COMPUERTAS LGICAS y DISEO DE CIRCUITOS LGICOS. 2.6.1 Pasos para el diseo de circuitos combinacionales 1. Se enuncia el problema 2. Se determina el nmero requerido de variables de entrada y el nmero requerido de variables de salida. 3. Se le asignan letras a las variables de entrada y salida. 4. Se deduce la tabla de verdad que define las relaciones entre las entradas y las salidas. 5. Se obtiene la funcin de Boole simplificada para cada salida 6. Se dibuja el diagrama de compuertas EJEMPLO : Se necesita controlar el funcionamiento de un horno industrial, bajo las siguientes condiciones: a) Enciende solamente con el interruptor OFF/ON en la posicin de ON. b) Active la resistencia trmica cuando la temperatura sea menor de 100 grados centgrados, para ello el sistema tiene un circuito auxiliar que proporciona un 1 lgico cuando la temperatura es menor de 100 grados y 0 lgico en el otro caso. c) Que pueda activarse la resistencia trmica solamente cuando la compuerta del horno se encuentre cerrada. SOLUCION: Al asignar las variables se tiene: A- Posicin del interruptor B- Temperatura C- Compuerta del horno 1:ON 1<100 1:abierta 0:OFF 0>100 0:cerrada

La tabla de verdad que se genera, el circuito a bloques y lgico se muestra a continuacin.: C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 F 0 0 0 1 0 0 0 0

35

Interruptor de prueba Sensor de temperatur a Interruptor on/off

C B A

Circuito combinacional

Interfase a res trmicas

U2A U1A OUT

Figura 2.23 Tabla de verdad , diagrama a bloque s y circuito lgico. PRACTICA # 3 TEMA: DISEO DE CIRCUITOS DE APLICACIN CON COMPUERTAS OBJETIVOS: Implementar circuitos de aplicacin con compuertas lgicas. Disear circuitos de aplicacin con compuertas utilizando Mapas de Karnaugh, simplificacin de expresiones boolenas y otras tcnicas para el diseo de circuitos. 1-Disee e implemente un circuito lgico cuya salida sea alta siempre que A y B sean altas,en tanto que C y D sean ambas altas o ambas bajas, elabore su tabla de verdad e implemente el circuito. 2-Cuatro tanques de gran capacidad de una planta qumica contienen diferentes lquidos sometidos a calentamiento. Se utilizan sensores de nivel de lquido para detectar si el nivel de lquido de los tanques A y B excede el nivel predeterminado. Los sensores de temperatura de los tanques C y D detectan cuando la temperatura de estos tanques desciende de un lmite prescrito. Suponga que la salida A y B del sensor del nivel de lquido son bajos cuando el nivel es satisfactorio y alto cuando es demasiado alto. Asimismo , las salidas C y D del sensor de temperatura son bajas cuando la temperatura es satisfactoria y alta cuando la temperatura es demasiado baja. Disee un circuito lgico que detecte el nivel del tanque A o B es demasiado alto al mismo tiempo que en la temperatura del tanque C o en el D es demasiado baja, elabore su tabla de verdad e implemntelo.

36

3-Disee e implemente un circuito lgico a una seal de entrada A pasar hacia la salida solamente cuando la entrada de control B sea baja, en tanto, que la entrada de control C sea alta en caso contrario la salida es baja. Implemente el circuito lgico. 4- Disee e implemente un circuito para una chapa elctrica la cual se activara nicamente cuando se coloque la combinacin correcta de los interruptores de entrada. Cualquier combinacin incorrecta activara una alarma. Tambin se incluye una combinacin donde la chapa y la alarma estn desactivadas. Nota: son tres interruptores de entrada. 5- Implemente el circuito de la siguiente figura y compruebe el funcionamiento del oscilador a compuerta, midiendo la frecuencia con el osciloscopio y dibjela.
U1A U1B

4
+

salida C1 0.1uF

74lsc4 74lsc4

R1 330 ohms

6- Implemente y explique el funcionamiento del siguiente circuito interruptor lgico CMOS sin rebote
U1A

R1 100K

OUT

S1 U1B R2 100K

7- Implemente en breadboard un probador lgico como parte de los circuitos de aplicacin con compuertas que sea de su propio diseo o tomado de algn autor. Nota: el circuito tiene que mostrar el estado alto, estado bajo y pulsos. 8- Una vez diseado prubelo y realice cambios si es necesario. 9- Por ultimo constryalo en circuito impreso y mntelo en un chasis de su opcin.

37

3 CIRCUITOS COMBINACIONALES 3.1 CODIFICADORES: Es un circuito combinacional formado por 2 a la n entradas y n salidas cuya funcin es tal que cuando una sola entrada adopta un determinado valor lgico ( 0 o 1, segn las propiedades del circuito) las salidas representan en binario el nmero de orden de la entrada que adopte el valor activo. Los codificadores comerciales construidos con tecnologa MSI son prioritarios, esto quiere decir que la combinacin presente a la salida ser la correspondiente a la entrada activa de mayor valor decimal. El diseo de un codificador se realiza como el de cualquier circuito combinacional. En la figura 3.1 se muestra el diagrama general de un codificador con M entradas y N salidas. Aqu las entradas son activas en alto lo cual significa que normalmente son bajas

Figura 3.1 Diagrama general de un codificador 3.1.1Codificador de prioridad. Existe otra versin de este circuito denominado codificador de prioridad, que incluye la lgica necesaria para asegurar que cuando dos o ms entradas sean activadas al mismo tiempo, el cdigo de la salida responde al de la entrada que tiene asociado el mayor de los nmeros. 3.1.2 Codificador con prioridad de decimal a bcd 74LS147. En la figura 3.2 se muestra la distribucin de pines y la tabla de verdad para el 74LS147 el cual funciona como codificador de prioridad de decimal a BCD.

38

Figura 3.2. Distribucin de pines y tabla de verdad para el 74LS147 El circuito tiene 9 lneas activas en bajo que representan los dgitos desde 1 hasta 9 y produce como salida un cdigo BCD invertido (negado) correspondiente a la entrada activa que tiene el mayor nmero. En la primera lnea de la tabla de verdad se representan todas las entradas inactivas es decir, en estado ALTO. De manera similar, los dems renglones de la tabla sealan que un estado bajo en cualquier entrada, siempre y cuando las entradas que tienen una numeracin mayor se encuentren en alto, produce como salida un cdigo BCD negado para dicha salida. Las salidas se encuentran en estado alto normalmente cuando ninguna de las entradas est activa. Esto corresponde a la condicin de entrada del cero decimal. Las salidas negadas del 74LS147 pueden convertirse en BCD normal conectando inversores a dichas salidas, como se muestra en la figura 3.3.

I9 I8 I7 I6 I5 I4 I3 I2 I1

U1 74147
A3 A2 A1 A0

U2A D U2B C U2C B U2D A

Figura 3.3 Codificador decimal a BCD. 3.2 DECODIFICADORES:

39

Son circuitos combinacionales de N entradas y un nmero de salidas menor o igual a 2 n. Bsicamente funciona de manera que al aparecer una combinacin binaria en sus entradas, se activa una sola de sus salidas (no siempre). Los codificadores realizan la funcin inversa a los codificadores. Un decodificador selecciona una de las salidas dependiendo de la combinacin binaria presente a la entrada. 3.2.1 Decodificador 74LS138: Es un circuito construido con tecnologa TTL. Tiene 3 lneas de entrada y 8 de salida. Aplicando una combinacin BCD a su entrada, activa la correspondiente lnea de salida. En la figura 3.4 se muestra el smbolo del decodificador 74lS138 y su tabla de verdad

Figura 3.4 Diagrama lgico y tabla de verdad del 74LS138 Algunos decodificadores poseen una o ms entradas de habilitacin que se utilizan para controlar la operacin del decodificador. Estas entrada de habilitacin pueden ser activadas en alto o bajo dependiendo del tipo de decodificador. Por ejemplo el decodificador 74LS138 posee 2 entradas de habilitacin en bajo ( G2A y G2B) y una en alto (G1) tal como se muestra en la figura 3.4 3.2.2 Decodificador de BCD a decimal. En la figura 3.5 se muestra un decodificador de decimal a BCD ( 74LS42) y su tabla de verdad . El circuito tambin se encuentra como 74HC42 , cada salida cambia hacia el nivel bajo solo cuando se aplica su correspondiente entrada BCD. Este decodificador se conoce

40

tambin como decodificador de 4 a 10 y no posee entrada de habilitacin, pero se puede utilizar la entrada D con habilitacin en algunos casos.

Figura 3.5 Decodificador de BCD a decimal y tabla de verdad. 3.2.3 Decodificadores /Manejadores de BCD a siete segmentos. Muchas presentaciones numricas en dispositivos de visualizacin utilizan una configuracin de 7 segmentos como se muestra en la figura 3.6 , para formar los caracteres decimales de 0 al 9 y algunas veces de caracteres hexadecimales de A a F .

Figura 3.6 Configuracin de 7 segmentos activos para cada dgito. Cada segmento esta fabricado de un material que emite luz cuando se pasa la corriente a travs de l. Se utiliza el decodificador de BCD a 7 segmento para tomar una entrada de BCD de 4 bits y dar las salidas que pasarn corriente a travs de los segmentos indicados para presentar el dgito decimal. En la figura 3.7 se muestra un decodificador de BCD a 7 segmentos en forma particular el 74LS47 o 74LS46 que son decodificadores para presentadores nodo comn , es decir , que todos los nodos estn conectados a +Vcc y los ctodos estn conectados a travs de una resistencia limitadora de corriente a las salidas del decodificador . Este tipo de decodificador posee salidas activas en bajo, aunque existen decodificadores con salidas activas en alto tal es el caso del 74LS48 que es un decodificador para presentadores ctodo comn.

41

Figura 3.7 Decodificador de BCD a 7 segmentos para presentador nodo comn.

PRACTICA # 4. TEMA: CIRCUITOS CODIFICADORES Y DECODIFICADORES OBJETIVOS: Analizar el funcionamiento de los circuitos codificadores y decodificadores Implementar circuitos codificadores y decodificadores para comprobar su tabla de verdad. CODIFICADOR. PROCEDIMIENTO. 1-Con ayuda del manual TTL compruebe la tabla de verdad del 74LS147 implementando su conexin bsica. 2 -Implemente el circuito de la figura 3.8 y explique el funcionamiento del mismo.

42

U1A V1 5V +V U1B S1

C R1 1k

Figura 3.8 1- Analice el funcionamiento e implemente en circuito de la figura 3.9 y elabore su propia conclusin.
R2 1k V2 5V V1 5V +V
V+

+V

S1 V3 5V +V

R3 1k

I9 I8 I7 I6 I5 I4 I3 I2 I1

U1 74147
A3 A2 A1 A0

DISP1 U2 74LS47 R1 220

abcdefg.

A3 A2 A1 A0

g f e d c b a

test RBI RBO

S2

Figura 3.9 Funcionamiento del 74LS147 DECODIFICADOR. 1- Con ayuda del manual TTL compruebe la tabla de verdad del 74LS138 Y Explique su funcionamiento como decodificador . 2- Compruebe el funcionamiento del circuito de la figura 3.9, y explique cmo considera el funcionamiento de dicho circuito.

43

B U2A

U2B

U1A

Y0

U1B

Y1

U1C

Y2

U1D

Y3

Figura 3.9. Decodificador de 2 a 4 lneas con salidas activas en alto. 3- Implemente el circuito de la figura 3.9, explicando el funcionamiento del 74LS138 conectado como decodificador de 4 a 16 lneas.

D U1 74LS138 74LS138 5V +V
A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

D1 LED1

U2 74LS138 74LS138 +V
A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

R2 330 D2 LED1

Figura 3.9 Decodificador de 4 a 16 lneas.

44

+V V3 5V

R1 330

V2 5V

4- Disee un circuito decodificador de 5 a 32 lneas utilizando el 74LS138 y explique el funcionamiento. 5- Implemente el circuito de la figura 3.10 y explique cual es el fenmeno que se da con los pines habilitadores del 74LS138.
V5 5V +V

R2 1k R1 330 S4
I9 I8 I7 I6 I5 I4 I3 I2 I1

U1 74147
A3 A2 A1 A0

U2 74LS138 74LS138
A2 A1 A0 E3 E2 E1 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

D1 LED1

5V +V

S1 5V +V S2

5V +V S3

Figura 3.10 6- Compruebe la tabla de verdad para el 74LS47 y haga su respectiva conexin a un presentador de 7 segmentos nodo comn. 7- Utilizando el circuito del numeral anterior haga las siguientes pruebas: a) b) c) d) e) f) Coloque el pin LT a +Vcc, explique que sucede? Coloque el pin LT a tierra , explique que sucede? Coloque el pin BI a +Vcc, explique que sucede? Coloque el pin BI a tierra, explique que sucede? Coloque el pin RBI a +Vcc, explique que sucede? Coloque el pin RBI a tierra, explique que sucede?

10-Compruebe con ayuda del TTL el funcionamiento del decodificador 74LS42 . Establezca diferencias con el 74LS47 y con 74LS138.

45

+V

V2 5V

46

MULTIPLEXORES: La funcin de multiplexar consiste en enviar por un solo canal de salida alguna de las informaciones presentes en varias lneas de entrada. Los circuitos que realizan esta funcin se llaman Multiplexores y estn formados por N lneas de entrada de informacin, una salida y n entradas de control. La relacin entre las entradas de informacin y las de control es la siguiente:

N=2n

MULTIPLEXADOR 74 LS 151: Es un circuito de 8 lneas de entrada, tres de seleccin A, B y C, y una de inhibicin, S. Dispone tambin de dos salidas complementarias Y y W. La entrada d inhibicin S a nivel alto fuerza las salidas Y y W a nivel bajo y alto respectivamente, sea cual sea el valor de las entradas de inhibicin y de seleccin.

47

SUMADOR. El sumador binario es la clula fundamental de todos los circuitos aritmticos, ya que mediante sumas (y complementos) es posible realizar restas y como ya se vi en captulos anteriores con sumas y restas (adems de corrimientos) es posible realizar multiplicaciones y divisiones, en otras palabras, las cuatro operaciones aritmticas fundamentales se pueden realizar usando sumas. A continuacin se describe el diseo paso a paso de un sumador binario expandible de acuerdo al nmero de bits de los datos a sumar. EL MEDIO SUMADOR Un medio sumador es un sumador capaz de sumar dos datos de un slo bit y producir un bit de acarreo de salida. Como se muestra en el siguiente diagrama de bloques. La manera como realiza la suma y produce el acarreo el medio sumador se desglosa en la siguiente tabla de verdad.

De lo cual es evidente la expresin lgica para cada salida: C= A.B y S = . Con lo cual, la A/B implementacin del medio sumador es como se muestra a continuacin.

EL SUMADOR COMPLETO DE UN BIT El medio sumador no puede ser interconectado con otros medios sumadores para formar un sumador ms grande, por ello es necesario disear un sumador que admita otra entrada aparte de los datos a sumar, es decir, un sumador de 3 datos de 1 bit, ste es denominado sumador completo y su diagrama de bloques es como se muestra a continuacin.

48

En la siguiente tabla de verdad se muestra la manera como este sumador realiza su funcin.

Un anlisis de esta tabla de verdad y el uso de Mapas de Karnaugh nos lleva a las siguientes expresiones para C1 y S: S = A /B / C0, C1 = AB + (A /B)C0 Con lo cual la implementacin del sumador completo es como se muestra en la siguiente figura.

EL SUMADOR BINARIO DE n BITS La ventaja del sumador completo de un bit es que permite conectarse en cascada con otros sumadores completos para realizar un sumador completo de varios bits. Por ejemplo, en la siguiente figura se muestra como se conectaran cuatro sumadores completos de 1 bit para construir un sumador binario de cuatro bits.

49

El sumador mostrado en la figura anterior puede realizar la suma de dos datos binarios de cuatro bits, el dato A=A3A2A1A0 y el dato B =B3B2B1B0 para producir la suma A+B +C0=S=C4S3S2S1S0 con la posibilidad de recibir un acarreo de entrada C0 y de generar un acarreo de salida C4. Estos acarreos permiten ver a este sumador como un solo bloque que se puede a su vez conectar en cascada con otro bloque idntico para formar un sumador binario de 8 bits, y as sucesivamente, uno de 16 o uno de 32, etc. SUMADORES EN CIRCUITO INTEGRADO Algunos sumadores binarios en circuito integrado de la familia TTL son los siguientes: 7480 Sumador Completo de 1 bit. 7482 Sumador Completo de 2 bits. 7483 Sumador Completo de 4 bits. 74283 igual al 7483 pero con diagrama de patitas diferente En la siguiente figura se muestra el diagrama funcional del 74LS83 (sumador binario de 4 bits).

50

COMPARADOR BINARIO Es un circuito combinacional que compara nmeros binarios de una cierta cantidad de bits activando a su salida G si es mayor, L si es menor o E si son iguales.

FLIP FLOP Una red combinacional es aquella que "combina" compuertas Y, O, Negadas y del 3 Estado. Una secuencial es sta pero realimentada. En las salidas preferiremos llamar a los estados anteriores con letra minscula (q) para diferenciarlos de los presentes que se har con mayscula (Q), y los de la entrada con mayscula porque siendo presentes, tampoco cambiaron durante la transicin (x = X).

51

FLIP-FLOP Un Flip Flop es un circuito electrnico digital, llamado tambin simplemente multivibrador biestable, que tiene dos estados estables (0, 1). El Flip Flop es un elemento de memoria mas pequeo que es capaz de almacenar un nmero binario de un solo bit, es decir, que puede almacenar solo un uno (1) o un cero (0) y permanece indefinidamente en uno de sus dos estados posibles aunque haya desaparecido la seal de control que provoc su transicin al estado actual. Debido a su amplia utilizacin, los Flip Flops se han convertido en un elemento fundamental dentro de los circuitos secunciales. Generalidades Siendo los Flip-Flop las unidades bsicas de todos los sistemas secuenciales, existen cuatro tipos: el RS, el JK, el T y el D. Y los ltimos tres se implementan del primero pudindose con posterioridad con cualquiera de los resultados confeccionar quienquiera de los restantes. Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien FlipFlop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera que uno "hace caso" al otro. Flip-Flop Activados por Nivel Flip-Flop RS Su unidad bsica (con compuertas NAND o NOR) se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop RS activado por nivel (FF-RS-AN). Cuando no se especifica este detalle es del tipo Flip-Flop RS maestro-esclavo (FF-RS-ME). Sus ecuaciones y tabla de funcionamiento son Q = S + q R* RS = 0

52

Flip-Flop JK Su unidad bsica se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop JK activado por nivel (FF-JK-AN). Cuando no se especifica este detalle es del tipo Flip-Flop JK maestro-esclavo (FF-JK-ME). Su ecuacin y tabla de funcionamiento son Q = J q* + K* q

Se da detalle de su confeccin lgica a partir del FF-RS-AN.

53

y si simplificamos por ejemplo usando Veich-Karnaugh

R = Kq S = J q* resulta el circuito

Flip-Flop T Su unidad bsica se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). Cuando no se especifica este detalle es del tipo Flip-Flop T maestro-esclavo (FF-T-ME). Su ecuacin y tabla de funcionamiento son

54

Q = T q

A partir del FF-RS-AN puede disearse este FF-T-AN siguiendo los pasos mostrados anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad.

Flip-Flop D Su unidad bsica se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop D activado por nivel (FF-D-AN). Cuando no se especifica este detalle es del tipo Flip-Flop D maestro-esclavo (FF-D-ME) comnmente denominado tambin Cerrojo Latch. Su ecuacin y tabla de funcionamiento son Q = D

A partir del FF-RS-AN puede disearse este FF-D-AN siguiendo los pasos mostrados anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad. Flip-Flop Maestro-Esclavo

55

Todos los cuatro FF-AN pueden implementarse siguiendo las rdenes de un FF-D-AN a su entrada como muestra el dibujo esquemtico. El FF-D hace de puerta (Cerrojo). Cada pulso en el clock har que la seal entre al sistema (como salida del FF-D-AN) y salga la misma a la salida final respetando la tabla de verdad del FF esclavo. As, si el esclavo es un FF-XAN, todo el conjunto se comporta como un FF-X-ME aqu X puede ser un FF o bien tambin un sistema secuencial complejo.

Accesorios de los Flip-Flop Los Flip-Flop, normalmente y si no se especifica otro detalle, son siempre MaestroEsclavo, y suelen traer patas accesorias combinacionales. Nombramos las siguientes: Reset Set Clock Inhibicin inhibe (no deja pasar) la entrada de seal pone a cero Q pone a 1 a Q

56

REGISTROS
REPRESENTACION DE UN REGISTRO ENTRADA PARALELO SALIDA PARALELO. Con un flip flop es posible almacenar informacin (un bit), entonces al juntar varios FF es posible guardar varios bits y de esta forma construir una palabra de informacin.

PB0

L0

PB1 L1

PB2

PB3

L2

La carta de tiempo representa el funcionamiento del circuito al cual daremos el nombre de registro de cuatro bits. Como se puede observar en la figura 2.1,el cambio de la salida se hace en el cambio de la seal de reloj de alto a bajo tomando el valor que est presente en la entrada correspondiente de cada ff, la seal de entrada puede cambiar tantas veces se quiera pero si no se da el cambio de la seal de reloj de alto a bajo ( transicin negativa) la salida seguir sin cambio.

L3

DIAGRAMA DE TIEMPO

57

CK

PB0

PB1

PB2 PB3

REGISTRO DE 4 BITS CON SALIDA DE TRES ESTADOS PR D Q L D0 Q0

0

L1

CK
L2

CK CL

L3

PR D Q Q1

D1

CK CL

D2

PR

Q2

CK

CL

D3

PR

Q3

CK

CL

58

59

CONTADORES
Contador asincrnico con FF tipo T

Para comprender bien lo que sigue, es conveniente ver primero el funcionamiento de un flip-flop tipo T. En el siguiente grfico un FF JK est cableado como FF tipo T (tienen las dos entradas unidas). Se puede ver que con esta configuracin que las entradas J y K del flip-flop JK siempre tendrn el mismo valor, lo que causa que cuando aparezca el siguiente de cambio, este ser al estado opuesto (ver tabla de verdad del flip-flop JK cuando las entradas J y K estn ambas en "0" o en "1"). El grfico y funcionamiento del FF tipo T es el siguiente:

Ver que se utiliza un flip-flop JK que se dispara por el borde o flanco descendente

Contador asincrnico ascendente con flip-flop tipo T (implementado con flip-flop JK) Un contador asincrnico es un arreglo de FF conectados en cascada. En este caso la seal de reloj se aplica slo al primer FF. Los siguientes entradas de reloj (en los otros FF) se alimentan de la salida Q del FF anterior. Este es el motivo por el cual este arreglo se llama asincrnico, pues no todos los FF tienen la misma seal de reloj y no todos responden instantneamente a los cambios de este. (ver grfico). Al estar todas las entradas de reloj (menos la del primer FF) conectadas a la salida Q del FF anterior, este contador est configurado como contador ascendente.

La idea de este tipo de contador es "contar" la cantidad de pulsos del reloj que se aplica al primer FF. Dependiendo de la cantidad de FF que se pongan en cascada, ser la mxima cuanta a la que se pueda llegar. Si se tienen 2 FF, la cuenta slo llegar hasta 4 y se le llama un contador modulo 4, si se tienen 3 la cuanta ser hasta 8 y se le llama contador modulo 8, si se tienen 4, la cuenta ser hasta 16 y se le llama contador modulo 16, etc. Una vez completada la cuanta mxima se regresa nuevamente a empezar desde cero. Analizando en diagrama temporal se puede ver con facilidad que este es un contador ascendente.

60

Contador asincrnico descendente con flip-flop tipo T (implementado con flip-flop JK) Si en vez de conectar la salida Q a las entradas de reloj de todos los FF despus del primero, se conecta a la salida Q, el resultado ser un contador descendente, ver el grfico del arreglo de FFs.

Detencin del contador en una cuenta deseada Estos contadores tienen definida por el nmero de FF que tienen, una cuanta mxima. Qu sucede cuando se desea llegar a una cuenta menor a sta?. Si por ejemplo utilizo 3 FFs, el nmero de cuentas mxima ser 8 (0,1,2,3,4,5,6,7). Ahora se desea que solamente haga 5 cuentas (0,1,2,3,4). Para que sto suceda se tiene que detectar cuando a la salida de los FFs est el nmero 5 (que ya es la cuenta 6) y con sto enviar al primer FF una seal para que se pongan en "1". De esta manera la cuenta ser 0,1,2,3,4 y se detendr, pues el primer FF se queda bloqueado con salida = "1". En este caso se implementara una compuerta NAND que utilice como entradas, las salidas de los FF del contador, que combinadas den un "0" a su salida y as activar la entrada de SET del primer flip-flop JK.

Nota: - FF = flip flop = flip-flop - asncrono = asincrnico - sncrono = sincrnico

61

Contador de anillo

Contador anular, circuitos sincrnicos con flip-flop D Si se conectan 4 flip-flops tipo D como se muestra en la figura. - La seal de reloj es la misma para todos los flip-flop - La seal CLEAR es la misma para todos los flip-flop - La salida Q de un flip-flop es la entrada D del siguiente - La salida Q del ultimo flip-flop es la entrada D del primero se tiene un contador anular. Nota: Se tiene la posibilidad de activar la entrada PRESET del primer flip-flop con el propsito de poder poner un "1" en este.

El propsito de este contador es de hacer avanzar el "1" de un flip-flop al siguiente, sucesivamente hasta hacerlo regresar al primer flip-flop.

Los registros de desplazamiento. Los flip-flop D se pueden utilizar en circuitos de registro de desplazamiento. (Ver siguiente grfico). Los registros de desplazamiento se utilizan para almacenar y transferir la informacin de maneras diferentes.

62

En un registro de desplazamiento la informacin puede: - Entrar en serie y salir en serie - Entrar en serie y salir en paralelo - Entrar en paralelo y salir en serie - Entrar en paralelo y salir en paralelo - Entrar en serie y salir en serie y paralelo - Entrar en serie y paralelo y salir en serie Donde: La entrada en serie: se aplica a la entrada D del primer flip-flop La salida serie: es la salida Q del ultimo flip-flop Entrada paralelo: Son las seales PRESET de todos los flip-flop Salida paralelo: Son las seales en as salidas Q de todos los flip-flop

ADC - El Convertidor Analgico Digital

Para comprender mejor el funcionamiento interno de un convertidor analgico digital se expondr el siguiente ejemplo de un convertidor simple con comparadores. Se supone que una entrada analgica que puede variar entre 0 y 2 voltios y se desea convertir sta en una salida digital de 2 bits. Con estos datos y con la frmula que ya se conoce, la resolucin que se puede obtener de este convertidor ser: Resolucin = ViFS / [ 2n - 1] = 2 / (22 - 1) = 2 / 3 = 0.5 voltios Donde: - n = nmero de bits del ADC - ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversin mxima (todas las salidas son "1") Como se ve es una resolucin bastante baja, tomando en cuenta que la entrada mxima es slo de 2 voltios (ViFS)

63

Analizando el grfico se ve que a este circuito hay que aumentarle un circuito que transforme su salida en un cdigo de dos bits que ser el resultado final (la salida digital). Lo que hace el grupo de comparadores mostrado es censar la entrada analgica y dar una salida que indicar cual es el dato digital ms cercano a la seal analgica de entrada. Si se aumentara el nmero de comparadores la resolucin aumentara debido a que el nmero de bits del convertidor aumentara. Esta situacin se vuelve imprctica pues el nmero de compradores aumenta rpidamente. La alternativa es utilizar comparadores integrados como los analizados antes, que tienen la desventaja de ser ms lentos. Nota: Las salidas de los comparadores tendrn un nivel alto (1 lgico) cuando la entrada no inversora (+) que est conectada a la tensin de entrada analgica sea igual o superior a la tensin establecida por la divisin de tensin hecha por las resistencias y que est conectada a la entrada inversora (-) Convertidor Analgico Digital utilizando un Convertidor Digital Analgico (DAC) y un comparador sencillo, un contador, y un temporizador 555. Es mucho ms lento pero ms barato.

Una tensin desconocida es aplicada a la entrada inversora del comparador (Vin). A la entrada no inversora se le aplica la tensin de salida del DAC que a su vez es alimentado con la salida de un contador. El contador cuenta ascendentemente desde "0" hasta su cuenta mxima y despus vuelve a comenzar, en forma continua. Esto se hace al ritmo de un circuito de un reloj que puede ser un temporizador 555. Esta cuenta muesra a la salida del DAC una escalera que se repite en forma contnua.

64

Normalmente el nivel de la salida del comprarador es alto, no afectando el funcionamiento del 555, pero cuando las dos entradas del comparador son iguales la salida pasa a nivel bajo deteniendo el funcionamiento del 555 (el reloj) En este momento el contador se detiene y su cuenta equivale, en digital, al valor analgico desconocido que alimentaba una de las entradas del comparador. Slo es necesario medir los valores en las salidas del contador. Se podra tener estas salidas alimentando unos LEDs y los datos se obtendran visualmente. Nota: El interruptor de inicio de conteo se utiliza para reiniciar el contador (ponerlo en la cuenta "0") para medir una nueva tensin analgica

CONT En el mundo real las seales analgicas varan constantemente, pueden variar lentamente como la temperatura o muy rpidamente como una seal de audio. Lo que sucede con las seales analgicas es que son muy difciles de manipular, guardar y despus recuperar con exactitud. Si esta informacin analgica se convierte a informacin digital, se podra manipular sin problema. La informacin manipulada puede volver a tomar su valor analgico si se desea con un DAC (convertidor Digital a Analgico) Hay que definir que tan exacta ser la conversin entre la seal analgica y la digital, para lo cual se define la resolucin que tendr. Primero se define el nmero mximo de bits de salida (la salida digital). Este dato permite determinar el nmero mximo de combinaciones en la salida digital. Este nmero mximo est dado por: 2n donde n es el nmero de bits. Tambin la resolucin se entiende como el voltaje necesario (seal analgica) para lograr que en la salida (seal digital) haya un cambio del bit menos significativo.(LSB) Para hallar la resolucin se utiliza la siguiente frmula: Resolucin = ViFS / [ 2n - 1] Donde: - n = nmero de bits del ADC - ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversin mxima (todas las salidas son "1") Ejemplo # 1: Si se tiene un convertidos analgico / digital de 4 bits y el rango de voltaje de entrada es de 0 a 15 voltios

Con n = 4 y ViFS = 15 Voltios

65

La resolucin ser = ViFS / [2n -1] = 15 / [24 - 1] = 15 / 15 = 1 voltio / variacin en el bit menos significativo Esto significa que un cambio de 1 voltio en la entrada, causar un cambio del bit menos significativo (LSB) a la salida. En este caso este bit es D0. Ver la siguiente tabla. De esta manera se construye una tabla de que muestra la conversin para este ADC: Entrada analgica Voltios 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Salida digital de 4 bits D3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 D2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Ejemplo # 2: Un ADC de 8 bits genera solo "1" (las 8 salidas en 1), cuando en la entrada hay un voltaje de 2.55 voltios (entrada analgica mxima). La resolucin es = ViFS / [2n -1] = 2.55 / [28 - 1] = 10 miliVoltios / variacin en el bit menos significativo Se puede ver que mientras ms bits tenga el convertidor ms exacta ser la conversin Si se tiene una seal de valor mximo de 15 voltios y aplicamos esta seal analgica por diferentes convertidores analgico digital se puede tener una idea de la variacin de la resolucin con el aumento del nmero de bits del convertidor # de bits del ADC 4 bits 8 bits 16 bits 32 bits Resolucin 15 voltios / 15 = 1Voltio 15 voltios / 255 = 58.8 miliVoltios 15 voltios / 65536 = 0.23 milivoltios 15 voltios / 4294967296 = 0.0000035 milivoltios D1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

66

Esto significa que a mayor nmero de bits del ADC, un cambio ms pequeo en la magnitud analgica causar un cambio en el bit menos significativo (LSB) de la salida, aumentando as la resolucin

El Convertidor Digital - Analgico / (DAC) Digital to Analog Converter

En el mundo real las seales analgicas varan constantemente, pueden variar lentamente como la temperatura o muy rpidamente como una seal de audio. Lo que sucede con las seales analgicas es que son muy difciles de manipular, guardar y despus recuperar con exactitud. Si esta informacin analgica se convierte a informacin digital, se podra manipular sin problema. La informacin manipulada puede volver a tomar su valor analgico si se desea con un DAC (convertidor Digital a Analgico) Un DAC contiene normalmente una red resistiva divisora de tensin, que tiene una tensin de referencia estable y fija como entrada. Hay que definir que tan exacta ser la conversin entre la seal analgica y la digital, para lo cual se define la resolucin que tendr. En la siguiente figura se representa un convertidor Digital - Analgico de 4 bits. cada entrad digital puede ser slo un "0" o un "1". D0 es el bit menos significativo (LSB) y D3 es el ms significativo (MSB). El voltaje de salida analgica tendr uno de 16 posibles valores dados por una de las 16 combinaciones de la entrada digital.

La resolucin se define de dos maneras: Primero se define el nmero mximo de bits de salida (la salida digital). Este dato permite determinar el nmero mximo de combinaciones en la salida digital. Este nmero mximo est dado por: 2n donde n es el nmero de bits. Tambin la resolucin se entiende como el voltaje necesario (seal analgica) para lograr que en la salida (seal digital) haya un cambio del bit menos significativo.(LSB) Para hallar la resolucin se utiliza la siguiente frmula: Resolucin = VoFS / [ 2n - 1] Donde: - n = nmero de bits del ADC - VoFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversin mxima (todas las salidas son "1") Ejemplo: Se tiene un convertidos digital - analgico de 8 bits y el rango de voltaje de salida de 0 a 5 voltios. Con n = 8, hay una resolucin de 2N = 256 o lo que es o mismo: El voltaje de salida puede tener 256 valores distintos (contando el "0")

67

Tambin: resolucin = VoFS / [ 2n - 1] = 5 / 28-1 = 5 / 255 = 19.6 mV / variacin en el bit menos significativo Con n = 4 bits, se consiguen 2n = 16 posibles combinaciones de entradas digitales La salida analgica correspondiente a cada una de las 16 combinaciones depender del voltaje de referencia que estemos usando, que a su vez depender del voltaje mximo que es posible tener a la salida analgica. Si V mximo es 10 Voltios, entonces el Vref. (voltaje de referencia) ser 10 / 16 = 0.625 Voltios. Si el voltaje mximo es 7 voltios, Vref = 7 / 16 = 0.4375 Voltios. Se puede ver estos voltajes de referencia sern diferentes (menores) si se utiliza un DAC de 8 o mas bits. Con el de 8 bits se tienen 256 combinaciones en vez de 16. ESto significa que el voltaje mximo posible se divide en mas partes, logrndose una mayor exactitud. Si el Vref = 0.5 Voltios Entrada digital D3 D2 D1 D0 Salida analgica Voltios

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0 7.5

Se puede ver que mientras ms bits tenga el convertidor ms exacto ser la conversin Si se tiene diferentes tipos de DAC y todos ellos pueden tener una salida mxima de 15 voltios, se puede ver que la resolucin y exactitud de la salida analgica es mayor cuando ms bits tengan. Ver siguiente cuadro # de bits del DAC 4 bits Resolucin 15 voltios / 15 = 1Voltio

68

8 bits 16 bits 32 bits

15 voltios / 255 = 58.8 miliVoltios 15 voltios / 65536 = 0.23 milivoltios 15 voltios / 4294967296 = 0.0000035 milivoltios

69