Captulo Nro.

9 Circuitos Lgicos MSI

Los sistemas digitales obtienen datos e informacin codificada en binario la cual continuamente se utiliza para diferentes operaciones, entre stas: decodificacin y codificacin; multiplexin y demultiplexin o comparacin entre otras operaciones, stas y otras se han facilitado gracias a la disponibilidad de numerosos circuitos integrados en la categora de MSI (integracin a mediana escala). En el presente captulo estudiaremos varios de los tipos ms comunes de dispositivos MSI. Para cada uno, iniciaremos con un anlisis breve sobre su principio bsico de operacin y luego introduciremos circuitos integrados especficos. Tambin mostraremos cmo se pueden usar solos o en combinacin con otros CIs en diversas aplicaciones. El decodificador es un circuito lgico que acepta un conjunto de entradas que representan un nmero binario y slo activa la salida que corresponde a ese nmero en la entrada. En otras palabras, un circuito decodificador analiza sus entradas, determina qu nmero binario est presente all y activa a la salida que corresponde a ese nmero, el resto de las salidas permanecen inactivas. El diagrama para un decodificador general se muestra en la N Fig.Nro.91 con N entradas y M salidas. Como cada una de las N entradas puede ser un 0 o un 1, existen 2 combinaciones posibles de entradas o cdigos. Para cada una de estas combinaciones de entrada slo una de las M salidas ser activa (ALTO); el resto de las salidas sern BAJAS. N En algunos de los decodificadores no se utilizan todos los 2 cdigos posibles de entrada, sino slo unos cuantos. Por ejemplo, un decodificador de BCD a decimal tiene un cdigo de entrada de cuatro bits y diez lneas de salida que corresponden a los diez grupos de cdigo BCD 0000 a 1001. Los decodificadores de este tipo con frecuencia han sido diseados de modo que cualquiera de los cdigos no usados se aplican a la entrada, ninguna de las salidas se activar.

9.1. Introduccin;

9.2. Decodificadores:

Figura Nro.91 Diagrama general de un decodificador En la Fig.Nro.92 se muestra la circuitera de un decodificador de tres entradas y 2 = 8 salidas. En este circuito se usan todas las compuertas AND y por lo tanto, las salidas son activas en ALTO. Note que para un cdigo de entrada especfico la nica salida que es activa (ALTA) es la que corresponde al equivalente decimal del cdigo binario de entrada (por ejemplo, la salida Q6 pasa a ALTO slo cuando CBA = 1102 = 610).
3

Figura Nrp.92 Decodificador de 3 entradas a 8 lneas de salida (o bien, 1 de 8)

Este decodificador se puede denominar de varias maneras: decodificador de 3 a 8 lneas, porque tiene tres lneas de entrada y ocho de salida, o decodificador de binario a octal o convertidor porque toma un cdigo binario de entrada de tres dgitos y activa una de las ocho (octal) salidas correspondientes a dicho cdigo- tambin se le llama decodificador de 1 a 8 porque slo 1 de las 8 salidas se activa a la vez. Algunos decodificadores tienen una o ms entradas de ENABLE (habilitacin) que se emplean para controlar la operacin del decodificador. Por ejemplo, si suponemos que el decodificador de la Fig.Nro.9-2 tiene una lnea comn de ENABLE conectada a una cuarta entrada de cada compuerta. Con esta lnea de ENABLE mantenida en ALTO, el decodificador funcionar normalmente y el cdigo de entrada A, B, C determinar qu salida es ALTA. Sin embargo, con la ENABLE mantenida en BAJO, todas las salidas se forzarn al estado BAJO sin importar los niveles en las entradas A, B, C. As, el decodificador se habilita slo si la ENABLE es ALTA.

9.3. Decodificadores de BCD a Decimal:

En la Fig.Nro.93 se muestra el diagrama lgico de un decodificador de BCD a decimal, el 7442. Cada salida pasa a BAJO slo cuando se aplica en su entrada el BCD correspondiente. Por ejemplo, 5 pasar a BAJO slo cuando las entradas DCBA = 1001. Para combinaciones de entrada que no son vlidas para BCD, ninguna de las salidas se activar.

Figura Nro.93 (a) Diagrama lgico del decodificador 7442 de BCD a decimal (b) Smbolo lgico (c) Tabla de Verdad Otro circuito integrado de inters es el 7445, tambin un decodificador BCD a decimal, pero con la diferencia de tener sus salidas en colector abierto, capaces de operar con lmites de corriente y voltaje mayores que una salida TTL normal. Los lmites mximos de las salidas del 7445 especifican una corriente de 80 mA en estado BAJO y un voltaje de colector de 30Volt en estado ALTO. Esto los hace adecuados para manejar de manera directa cargas de LED, ampolletas pilotos o dispositivos electromecnicos.

Uno de los mtodos ms simples y populares para desplegar visualmente dgitos numricos se emplea una configuracin de 7 segmentos (Fig.Nro.94 a) para formar los caracteres 0 9 y a veces los caracteres hexadecimales A F. En una configuracin comn se emplean diodos emisores de luz (LED) para cada segmento. Si se controla la corriente de cada LED algunos segmentos se iluminarn y otros permanecern oscuros, de modo que se generar el patrn del carcter deseado. En la Fig.Nro.94 (b) se muestra los patrones de segmentos que se usan

9.4. Decodificadores de BCD a 7 Segmentos:

para desplegar visualmente los distintos dgitos. Por ejemplo, para desplegar visualmente un 6, los segmentos a, c, d, e, f y g se iluminarn, mientras que el segmento b permanece oscuro.

Figura Nro.94 (a) Configuracin de 7 Segmentos (b) Segmentos activos para cada dgito El decodificador de BCD a 7 segmentos se usa tomar una entrada BCD de cuatro bits y proporcionar las salidas que pasarn corriente a travs de los segmentos apropiados para desplegar visualmente el dgito decimal. La lgica para este decodificador es ms complicada que la de los decodificadores que analizamos antes, debido a que cada salida se activa mediante ms de combinacin de entradas. Por ejemplo, el segmente e se debe activar para cualquiera de los dgitos 0, 2, 6 y 8, lo que significa que tienen lugar cualquiera de los cdigos 0000, 0010, 0110 o 1000 En la Fig.Nro.94 (b) se muestra un decodificador de BCD a 7 segmentos (TTL 7446 o bien 7447) usado para excitar LED de 7 segmentos. Cada segmento consta de uno o ms LED. Todos los nodo de los LED estn conectados a VCC (+5V). Los ctodos de los LED estn conectados mediante resistencia limitadoras de corriente a las salidas correctas del decodificador. El decodificador tiene salidas activas en BAJO que son transistores de colector abierto. Cada LED puede requerir una corriente de 10 a 40 mA por segmento, dependiendo de su tipo y tamao. Los decodificadores 7446 y 7447 estn diseados para activar segmentos especficos, incluso para cdigos de entrada que no sean BCD (mayores que 1001). En la Fig.Nro.94 (b) se muestra los patrones de segmentos activados para todos los cdigos de entrada posibles de 0000 a 1111. Note que un cdigo de entrada de 1111 (15) borrar todos los segmentos.

Figura Nro.95 (a) El decodificador de BCD a 7b segmentos excitando un visualizador LED de 7 segmentos con nodo comn. (b) Patrn de los segmentos para todos los cdigos de entrada posibles.

9.5. Codificadores:

La mayora de los decodificadores aceptan un cdigo de entrada y producen un ALTO (o un BAJO) en una y slo en una lnea de salida. En otras palabras, un decodificador identifica, reconoce o detecta un cdigo en particular. A lo opuesto de este proceso de decodificacin se llama codificacin y se lleva a cabo mediante un circuito lgico llamado codificador. Un codificador tiene un nmero de lneas de entrada, de las cuales slo una se activa en un tiempo determinado y produce un cdigo de salida de N bits, dependiendo de cul entrada se active. La Fig.Nro.9 6 se muestra el diagrama general de un codificador de M entradas y N salidas. Aqu las entradas son activas en ALTO, lo cual significa que normalmente son BAJAS. Ya vimos que un decodificador de binario a octal (decodificador de 3 a 8 lneas) acepta un cdigo de tres bits y activa una de ocho lneas de salida correspondiente a ese cdigo. Un codificador de octal a binario (codificador de 8 a 3 lneas) realiza la funcin opuesta: acepta ocho lneas de entrada y produce un cdigo de salida de tres bits correspondiente a la entrada activa. En la Fig.Nro.97 se muestra el circuito lgico y la tabla de verdad para un codificador de octal a binario con entradas en BAJO.

Figura Nro.96 Diagrama general del codificador

Figura Nro.97 Circuito lgico de un codificador de octal a binario (de 8 lneas a 3 lneas) Para su operacin adecuada, slo se debe activar una entrada a la vez. Si nos guiamos por la lgica, usted puede verificar que un BAJO en cualquier entrada individual producir el cdigo binario de salida correspondiente a esa entrada. Por ejemplo, Un BAJO en 3 (mientras todas las otras entradas son ALTAS) producir 02 = 0, 01 =1 y 00 = 1, que es el cdigo binario para un 3. Note que 0 no est conectada a las compuertas lgicas, porque las salidas del codificador normalmente estarn en 000 cuando ninguna de las entradas o a 7 sea BAJO En el ejemplo anterior, se identifica una desventaja del circuito codificador simple de la Fig.Nro.97 cuando se activa ms de una entrada a la vez. Una versin modificada de este circuito, llamado codificador de prioridad, incluye la lgica necesaria para asegurar que cuando dos o ms entradas se activen, el cdigo de salida

9.6. Codificadores de Prioridad:

corresponder a la entrada que tiene asociada el mayor de los nmeros. Por ejemplo, cuando 3 y 5 sean BAJAS el cdigo de salida ser 101 (5). De manera similar, cuando 6, 2 y o estn en BAJO, el cdigo de salida ser 110 (6). El 74148 y 74LS148 son codificadores de prioridad de octal a binario. En la Fig.Nro.98 se muestra el smbolo lgico y la tabla de verdad para el 74147 o 74LS147, que funciona como codificador de prioridad de decimal a BCD. Tiene nueve entradas activas en BAJO las cuales representan los nmeros 1 al 9 y produce el cdigo BCD inverso correspondiente a la entrada con el mayor nmero

Figura Nro.98 Codificador de prioridad 74147 de decimal a BCD. Las salidas del 74147 normalmente sern ALTAS cuando ninguna de las entradas se active. Esto corresponde a la condicin de entrada 0 decimal. No hay entrada 0, puesto que el codificador supone el estado de entrada 0 decimal cuando todas las otras entradas son ALTAS. Las salidas BCD invertidas del 74147 se pueden convertir a BCD normal, pasando cada una por un INVERSOR

Un multiplexor digital o selector de datos es un circuito lgico que acepta varias entradas de datos digitales y selecciona una de ellas en cualquier instante para enviarla a la salida. El enrutamiento de la entrada de datos deseada hacia la salida se controla mediante entradas de SELECT a las cuales a menudo se les llama entradas de DIRECCIN. En la Fig.Nro.99 se muestra el diagrama funcional de un multiplexor digital general. Las entradas y salidas estn dibujadas como flechas anchas en lugar de lneas, esto indica que en realidad puede ser ms de una lnea de seal. El multiplexor acta como un interruptor de posiciones mltiples controlado digitalmente, donde el cdigo digital aplicado a las entradas de SELECT controla qu entradas de datos se cambiarn a la salida. Por ejemplo, la salida Z ser igual a la entrada de datos I0 de algn cdigo de entrada SELECT en particular; Z ser igual a I1 para determinado cdigo de entrada SELECT, etc. Dicho de otra manera, un multiplexor selecciona 1 de N fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida. A esto se le llama multiplexaje.

9.7. Multiplexores (Selectores de Datos):

Figura Nro.99 Diagrama funcional de un multiplexor digital (MUX) A continuacin se muestran multiplexores, uno de dos entradas, otro de cuatro y finalmente, uno de ocho entradas. De las tablas de verdad que acompaan a cada tipo de multiplexor nos sirve para complementar el concepto sobre el funcionamiento de este tipo de circuitos integrados:

Figura Nro.910 Multiplexor de dos entradas

Figura Nro.911 Multiplexor de cuatro entradas

Figura Nro.912 (a) Diagrama lgico del multiplexor de ocho entradas (74LS151). (b) La Tabla de Verdad Es interesante hacer notar que este multiplexor, junto a sus tres entradas de SELECT, dispone de una cuarta entrada, llamada Enable (habilitacin), cuyo valor lgico debe ser BAJO para el normal funcionamiento del multiplexor. Adems, se dispone de dos salidas, una normal y otra, invertida.

Finalmente, el 74LS157 es in circuito integrado muy til que contiene, internamente, cuatro multiplexores de dos entradas, como l que se muestra en la Fig.Nro.910. El diagrama lgico del 74LS157 se muestra en la Fig.Nro.913. Note la forma en que se etiquetan las entradas y salidas de datos.

Figura Nro.913 (a) Diagrama lgico del multiplexor 74LS157 (b) Smbolo lgico (c) Tabla de Verdad Con = 0 y S = 1, las salidas Z seguirn el conjunto de entradas I1; es decir, Za = I1a, Zb = I1b, Zc = I1c y Zd = I1d. Todas las salidas se deshabilitarn (BAJAS) cuando = 1. Es til considerar a este multiplexor como si fuera un multiplexor simple de dos entradas, pero en el cual cada entrada tiene cuatro lneas y la salida tambin cuatro lneas. Las cuatro lneas de salida conmutan entre los dos conjuntos de cuatro lneas de entrada, bajo el control de la entrada de SELECT. Esta operacin se representa mediante el smbolo lgico del 74LS157 en la Fig.Nro.913 (c). Los multiplexores pueden enrutar datos desde una de varias fuentes a un destino. En una aplicacin comn se usan multiplexores 74LS157 para seleccionar y visualizar el contenido de cualquiera de los contadores BCD, usando un solo conjunto de decodificadores a 7 segmentos y visualizadores LED. En la Fig.Nro.914 se muestra la configuracin del circuito. Cada contador consta de dos etapas BCD en cascada y a cada una la excita su propia seal de reloj. Cuando la lnea SELECT DE CONTADOR es ALTA, se permite que las salidas del contador 1 pasen por los multiplexores hacia los decodificadores para su visualizacin en los lectores LED. Cuando SELECT DE CONTADOR =0, las salidas del contador 2 pasarn por los multiplexores hacia los visualizadores. De esta manera, el contenido decimal de un contador o del otro se visualizan bajo el control de la entrada SELECCCIONADOR CONTADOR.

Figura Nro.9.14 Sistema para visualizar dos contadores BCD de dgitos mltiples a la vez. Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor (DEMUX) realiza la operacin inversa: toma una sola entrada y la distribuye sobre varias salidas, En la Fig.Nro.915 se muestra el diagrama funcional de un demultiplexor digital. Las flechas anchas para la entrada y salida pueden desplegar visualmente una o ms lneas. El cdigo de entrada de SELECT determina a qu salida se transmitir la entrada de DATOS, En otras palabras, el demultiplexor toma la fuente de datos de entrada y, en forma selectiva, los distribuye a N canales de salida, igual que un interruptor de posiciones mltiples.

9.8. Demultiplexores (Distribuidores de Datos):

Figura Nto.915 Esquema de un demultiplexor general

En la Fig.Nro.916 se muestra el diagrama lgico de un demultiplexor que distribuya una lnea de entrada a ocho lneas de salida. La nica lnea de entrada, I, est conectada a las ocho compuertas AND, pero slo una de stas se habilitar mediante las lneas de entrada de SELCT. Por ejemplo, con S2, S1, S0 = 000, slo se habilitar la compuerta AND 0 y la entrada de datos, I, aparecer en la salida Q0. Otros cdigos de SELECT causarn que la entrada I llegue a las otras salidas. En la tabla de verdad se resume la operacin.

Figura Nro. 916 Demultiplexor de 1 lnea a 8 lneas El circuito demultiplexor de la Fig.Nro.916 es muy simular al circuito decodificador de 3 lneas a 8 lneas de la Fig.Nro.92, excepto que se ha agregado una cuarta lnea (I) a cada compuerta. Con anterioridad se indic que muchos decodificadores de circuito integrado tienen una entrada de ENABLE, que es una entrada adicional agregada a las compuertas del decodificador. Por lo tanto, este tipo de CI decodificador se puede usar como un demultiplexor, con las entradas de cdigo binario (por ejemplo, A, B y C de la Fig.Nro.92) que sirven como las entradas de SELECT y la entrada de ENABLE se usa como la entrada de datos I. Por esta razn, los fabricantes de CI a menudo llaman a este tipo de dispositivo decodificador-demultiplexor y se puede emplear para desempear una u otra funcin. El circuito decodificador 74LS138 puede usarse como decodificador de 1 a 8. En la Fig.Nro.917 se muestra cmo se puede usar como un demultiplexor. La entrada de ENABLE, 1 se utiliza como la entrada de datas I, en tanto que las otras dos entradas de ENABLE se mantienen en sus estados activos. Las entradas A2, A1. A0 se utilizan como el cdigo de SELECT. Para ilustrar la operacin, supongamos que las entradas de SELECT son 000. Con este cdigo de entrada, la nica salida que se puede activar es o en tanto que todas las otras salidas son ALTAS. o pasar a BAJO slo si 1 pasa a BAJO y ser ALTA si 1 pasa a ALTO. En otras palabras, o seguir la seal en 1 (es decir, la entrada de datos. I) mientras que las otras salidas permanecen en ALTO. De manera similar, un cdigo de SELECT distinto aplicado a A2, A1. A0 causar que la salida correspondiente siga la entrada de datos, I.

Figura Nro.917 El decodificador 74138 puede operar como un demultiplexor con 1 usado como entrada de datos

El principio de demultiplexaje tiene muchas aplicaciones. En la Fig.Nro.918 se muestra el demultiplexor 74LS138 que es usado como un demultiplexor de reloj. Bajo el control de las lneas de SELECT, la seal de reloj se encamina al destino deseado. Por ejemplo, con S2, S1.S0 = 000, la seal de reloj aplicada a I aparecer en la salida o. Con S2, S1.S0 = 101, la salida de reloj aparecer en 5.

Figura Nro.918 Un demultiplexor de reloj transmite la seal de reloj a un destino determinado por las entradas de cdigo, SELECT.

Otro ejemplo de aplicacin de circuitos multiplexores y demultiplexores es aqul mostrado en la Fig.Nro.919, el cual muestra un sistema de seguridad y vigilancia en una planta industrial donde se debe vigilar el estado abierto cerrado de muchas puertas de acceso. Cada puerta controla el estado de un interruptor y es necesario visualizar el estado de cada interruptor mediante LEDs que estn montados en un monitor de transmisin remota en la estacin del guardia de seguridad

Figura Nro.919 Un sistema de vigilancia y seguridad

Una forma de llevarlo a cabo sera tender una seal separada desde cada interruptor de puerta a un LED en el panel de monitoreo. Esto requerira muchos cables en una distancia grande. Un planteamiento mejor que reducira la cantidad de alambrado hacia el panel de monitoreo consiste en usar una combinacin multiplexordemultiplexor. En la Fig.Nro.919 se muestra un sistema que puede manejar ocho puertas, pero la idea bsica se puede expandir a cualquier nmero de puertas. Como el contador sincroniza a travs de sus ocho estados de 000 a 111, los LEDs indicarn secuencialmente el estado de las ocho puertas. Si todas las puertas estn cerradas, ninguno de los LEDs estar iluminado aun cuando se seleccione la salida correspondiente del DEMUX. Si se abre una puerta, su LED se iluminar slo durante el intervalo que el contador est en el conteo apropiado, permanecer apagado en todos los otros conteos. As, el LED destellar, iluminndose y apagndose, si se abre su puerta. La velocidad del destello se puede ajustar cambiando la frecuencia del reloj. Note que slo hay cuatro lneas de seal que van de la circuitera de deteccin de la puerta al panel de monitoreo remoto: la salida y las tres lneas de seleccin. Esto representa un ahorro de cuatro lneas en comparacin con la alternativa de tener una lnea por puerta. La combinacin MUXDEMUX se usa para transmitir el estado de cada puerta a su LED, uno a la vez (en serie) en vez de todos al mismo tiempo (en paralelo).

9.9. Comparadores de Magnitud:

Otro miembro til de la categora de MSI es el circuito integrado Comparador de Magnitud. Es un circuito lgico combinacional que compara dos cantidades binarias de entrada y genera salidas para indicar cul tiene la magnitud mayor. En la Fig.Nro.920 se muestran el smbolo lgico y la tabla de verdad del comparador de magnitud 74HC85 de cuatro bits, que tambin est disponible como 74LS85.

Figura Nro.920 Smbolo lgico y tabla de verdad del comparador de magnitud 74HC85 74LS85.

9.9.1. Entrada de Datos:

El 74HC85 (74LS85) compara dos nmeros binarios de cuatro bits sin signo. Uno de ellos es A3, A2, A1, A0, el cual se denomina palabra A; el otro es B3, B2, B1, B0, y se llama palabra B. El trmino palabra se usa en el campo de las computadoras digitales para designar un grupo de bits que representa algn tipo especfico de informacin. En este caso, A y B representan cantidades numricas. El 74HC85 (74LS85) tiene tres salidas en ALTO. La salida OA B ser ALTA cuando la magnitud de la palabra A sea mayor que la magnitud de la palabra B. La salida OA B ser ALTA cuando la magnitud de la palabra A sea menor que la magnitud de la palabra B. La salida OA=B ser ALTA cuando las palabras A y B sean iguales.

9.9.2. Salidas:

9.9.3. Entradas en Cascada:

Las entradas en cascada proporcionan un medio para ampliar la operacin de comparacin a ms de cuatro bits, conectando en cascada dos o ms comparadores de cuatro bits. Note que las entradas en cascada estn etiquetadas igual que las salidas. Cuando se hace una comparacin de cuatro bits, como en la Fig.Nro.921 (a), las entradas en cascada se deben conectar como se muestra para que el comparador produzca las salidas correctas.

Figura Nro.921 (a) El 74HC85 alambrado como un comparador de cuarto bits; (b) Dos 74HC85 en cascada para realizar una comparacin de ocho bits. Cuando se van a conectar dos comparadores en cascada, las salidas del comparador de orden inferior se conectan a las entradas correspondientes del de orden superior. Esto se muestra en la Fig.Nro.921 (b), donde el comparador a la izquierda compara los cuatro bits de orden inferior de las dos palabras de ocho bits: A7A6A5A4A3A2A1A0 y B7B6B5B4B3B2B1B0. Las salidas del comparador de orden inferior alimentan, en cascada, a las entradas del comparador de la derecha, que compara los bits de orden superior. Las salidas del comparador de orden superior son las salidas finales que indican el resultado de la comparacin de ocho bits.

9.9.4. Aplicaciones:
Los comparadores de magnitud tambin son tiles en aplicaciones de control donde un nmero binario que representa una variable fsica que est siendo controlada, (por ejemplo, posicin, velocidad o temperatura) se compara con un valor de referencia. Las salidas del comparador se usan para accionar la circuitera y excitar la variable fsica hacia el valor de referencia. El ejemplo de la Fig.Nro.922 ilustra la aplicacin de control de la temperatura de un horno. La temperatura proveniente de un termmetro digital es comparada con un valor de referencia ingresado al comparador por un teclado numrico. Dependiendo de los resultados, A B o A<B, se activan los controles necesarios para mantener la temperatura del horno a un valor constante y preajustado por intermedio del teclado numrico.

Figura Nro.922 Comparador de magnitud usado en un control de temperatura de un horno.