INSTITUTO TECNOLGICO SUPERIOR DE HUAUCHINANGO Plcs Mtro.

Dorin Rojas Balbuena

Sandra Denisse Ontiveros Paredes, Luis Angel Torres Vite, Rolando Quiroz Antonio, Uriel Gonzlez Silva, Gonzalo Garcia Lechuga. San_2507_op@hotmail.com, triple_619@hotmail.com, rolaspadna@hotmail.com, uriel_gs_07@hotmail.com, taker_rip_7515@hotmail.com

RESUMEN
En este reporte se presenta la prctica uno LATCH. Realizada en el software de simulacin de circuitos electrnicos PROTEUS, implementndolo en un protoboard. La prctica Latch R-S diseamos el esquema del circuito que indica que el comportamiento de nuestro latch es de flaco de subida, y es controlado por 1 o 0 de la entrada. De tal manera que si nuestro bit de entrada es 0 obtendremos un resultado diferente a si nuestra entrada es 1, en la salida del circuito tenemos unos LEDs que se encienden como indicadores del resultado. Los latchs se basan en la lgica secuencial, los circuitos lgicos secuenciales contienen uno o ms bloque lgicos combinacionales junto con elementos de memoria en un camino de realimentacin con la lgica. Para la comprobacin del programa se simulo en el software ISIS y al comprobar el funcionamiento, se realiz el circuito en el Protoboard, comprobando el funcionamiento fsicamente. [Palabras clave: ISIS, SECUENCIAL] LATCH, LOGICA

This report presents the practical one "LATCH". Made of software PROTEUS simulation of electronic circuits, implementing it on a breadboard. Practice "SR Latch" circuit design scheme indicates that the behavior of our latch rise is thin, and is controlled by 1 or 0 of the inlet. So that if our input bit is 0 we get a different result if our entry is 1, the output of the circuit we have some LEDs that light up as indicators of outcome. The latch's are based on sequential logic, sequential logic circuits containing one or more combinational logic block with memory elements in a feedback path with logic. To test the program was simulated in ISIS software and check the operation was conducted in the breadboard circuit, physically checking operation. [Keywords: ISIS, LATCH SEQUENTIAL LOGIC]

INTRODUCCIN
Un latch (lat memori inglet) es un circuito electrnico usado para almacenar informacin en sistemas lgicos asncronos. Un latch puede almacenar un bit de informacin. Los latches se pueden agrupar, algunos de estos grupos tienen nombres

ABSTRAC

especiales, como por ejemplo el 'latch quad ' (que puede almacenar cuatro bits) y el 'latch octal' (ocho bits). Los latches pueden ser dispositivos biestables asncronos que no tienen entrada de reloj y cambian el estado de salida solo en respuesta a datos de entrada, o bien biestables sncronos por nivel, que cuando tienen datos de entrada, cambian el estado de salida slo si lo permite una entrada de reloj. LATCH R-S Los latches a diferencia de los conectores no necesitan una seal de reloj para su funcionamiento.

0 y reset a 0 (estado 'hold'), que mantiene la salida que tuviera anteriormente el sistema; set a 0 y reset a 1 (estado 'reset'), en cuyo caso la salida Q pasa a valer 0; y finalmente set a 1 y reset a 1, que es un estado indeseado en los biestables de tipo RS, pues provoca oscilaciones que hacen imposible determinar el estado de salida Q. Esta situacin indeseada se soluciona con los biestables tipo JK, donde se aade un nivel ms de retroalimentacin al circuito, logrando que dicha entrada haga conmutar a las salidas, denominndose estado de 'toggle'.
Tabla 1.- Tabla de verdad

Set 1 0 0 1

Reset 0 0 1 1

Q 1 Qn-1 0 X

Ilustracin 1.- Latch R-S

El latch lgico ms simple es el RS, donde R y S permanecen en estado 'reset' y 'set'. El latch es construido mediante la interconexin retroalimentada de puertas lgicas NOR (negativo OR), o bien de puertas lgicas NAND (aunque en este caso la tabla de verdad tiene salida en lgica negativa para evitar la incongruencia de los datos). El bit almacenado est presente en la salida marcada como Q. Se pueden dar las siguientes combinaciones de entrada: set a 1 y reset a 0 (estado 'set'), en cuyo caso la salida Q pasa a valer 1; set a

Debido a sus mltiples aplicaciones y facilidad de uso es uno de los circuitos secuenciales ms utilizados actualmente para la realizacin de automatizacin, adems que almacena informacin en los sistemas digitales. En la ilustracin 2 se muestra el diagrama de bloques.

Ilustracin 2.- Bloques de memoria

OBJETIVO
Disear y comprobar el funcionamiento de un Latch SR activo con flaco de subida.

fsico, se procede a la realizacin fsica del programa. El problema planteado para esta prctica es: Mediante push button generar una seal de entrada en circuito de tal manera que este entregue un resultado dependiendo de la entrada Si R = 0 y S = 0 no se enciende ningn LEDs Q = 0 y Q! = 0. Si R = 1 y S = 0 solo se enciende el segundo led Q = 0 y Q! = 1 Si R = 0 y S = 1, solo se enciende el primer led Q = 1 y Q! = 0 Si R = 1 y S = 1 se da una condicin no permitida en la cual ninguno de los LEDs se enciende.

MATERIALES
1 COMPUERTA OR 1 COMPUERTA NOT 1 METRO DE CABLE UTP 1 PROTOBOARD 2 PUSH BUTTON 2 RESISTENCIAS DE 1K 2 LEDS 2 RESISTENCIAS DE 330 OHMS

EQUIPO
MULTIMETRO FUENTE DE 5V PINZAS DE CORTE PINZAS DE PUNTA Antes de iniciar la implementacin del circuito se analizan las caractersticas y posibles resultados que este tiene. SIMULACIN DEL CIRCUITO En el software PROTEUS el cual es un programa de simulacin de circuitos. Se colocan todos los componentes a utilizar en nuestro circuito. En este caso solo utilizaremos 2 compuertas NOR, 2 LOGICSTATE, 2 LOGICPROBE. Nota: las compuertas NOR tambin se pueden cambiar por una compuerta OR y una NOT conectando la salida de OR a la NOT.

SOFTWARE A UTILIZAR
ISIS (Simulacin)

DESARROLLO
El procedimiento a seguir ser el diseo del circuito en PROTEUS, para comprobar su funcionamiento y poder desarrollarlo en

Cuando R = 1 y S = 0 obtenemos que Q = 0 y Q! = 1.

Ilustracin 3.- Compuerta NOR.

Ilustracin 6.- Reset = 1

Ilustracin 4.- Logicstate y Logicprobe

Cuando R = 0 y S = 1 tenemos a la salida Q = 1 y Q! =0.

Despus de conocer las herramientas que ocuparemos, procedemos a la simulacin de este para comprobar su funcionamiento. Lo que utilizamos en PROTEUS, es un LOGICSTATE para simular el estado de Alto o Bajo (1 o 0) en las entradas del circuito, el estado de lo que simulara los LEDs es el LOGICPRO, en donde se muestra la salida del circuito. El circuito LATCH R-S se conecta de la siguiente manera:
Ilustracin 7.-Set = 1

Cuando R = 1 y S = 1 al mismo tiempo, tenemos un caso especial, se le conoce como Condicin no permitida en el cual el resultado Q = 0 y Q! = 0.

Ilustracin 5.- Latch R-S

Una vez conectadas las compuertas como en la figura anterior se procede a simular comprobar las entradas:

Ilustracin 8.- Condicin no permitida.

RESULTADOS

Primero probamos la simulacin, como se muestra en las figuras anteriores, durante la simulacin todo funciona correctamente, posteriormente se llevara a cabo la realizacin fsica de la practica en un protoboard es necesario llevar la simulacin correctamente ya que nuestro circuito depende mucho de un experimento previo, de no ser lo as podemos daar nuestros componentes. El circuito Latch R-S queda implementado en el protoboard de la siguiente manera:

Ilustracin 11.- Cuando S = 1 se enciende Q.

Por ultimo cuando se ponen R = 1 y S = 1 se obtiene que los dos leds no encienden.

Ilustracin 12.- Cuando se pulsan los dos botones ninguno de los leds se enciende. Ilustracin 9.- Circuito R-S

CONCLUSIN
Los latch son circuitos muy importantes en nuestra vida diaria, ya que con ellos se pueden almacenar los datos de los circuitos digitales. Los circuitos secuenciales requieren de una seal de reloj para producir cambios en la salida. Los circuitos secuenciales bsicos son los flip-flops, en ellos est basado los circuitos de Latch. El comportamiento de los latch se puede expresar en una tabla de salidas. As mismo se puede desarrollar cualquier latch mediante una tabla de verdad diseada el usuario mediante los mapas de Karnaugh se obtiene la ecuacin caracterstica de las tablas de verdad. Adems cuando diseamos un circuito debemos de tomar en cuenta todas las posibilidades, como por ejemplo la

Como primer resultado ponemos R = 1 y S=0, y obtenemos mediante los leds:

Ilustracin 10.- R = 1 solo Q! se enciende.

En la segunda condicin tenemos que R = 0 y S = 1 en donde Q = 1 y Q! = 0

velocidad de ejecucin, en especial con los circuitos que funcionan con trenes de pulsos. Como definicin importante los Latch son aquellos en los cuales las salidas en un instante de tiempo determinado dependen de

las entradas en ese instante y en instantes anteriores de tiempo.