Professional Documents
Culture Documents
Material utilizado
- Bastidor de Sistema de Treinamento em Eletrnica Digital (DeLorenzo);
- Mdulo : FLIP FLOPs.
- Multmetro digital;
- Osciloscpio;
- Cabinhos de conexo.
Procedimento Experimental:
1)
1)
Alimente o circuito com o plo positivo +5V e o plo negativo ao GND da placa.
2)
3)
Clock
PR
Para o LED
CLK
R
K
CL
Q
4027
4)
Variando os nveis lgicos nas entradas J e K conforme seqncia mostrada na tabela a seguir, verifique o
estado lgico da sada (Qn+1) atravs do LED anotando os resultados obtidos. Note que este FF sensvel
transio de subida do Clock (transio positiva).
CK
Eletrnica Digital
5)
.................................................................................................................................................................................
.................................................................................................................................................................................
.................................................................................................................................................................................
.................................................................................................................................................................................
.................................................................................................................................................................................
.................................................................................................................................................................................
Entrada D
PR
Para o LED
CLK
R
K
CL
4027
L
Clock
S2
+Vcc
Figura 1
7)
8)
9)
Para obter a porta inversora indicada na figura 1, utilize uma porta NAND localizada no circuito FLIP FLOP
e do circuito
BSICO existente na placa, conectando as entradas S e Clock entrada J do CI e a sada B13 entrada
K, figura 2.
Figura 2
Eletrnica Digital
10) Coloque nvel zero na entrada D e a chave ligada ao CL em zero.
11) Provoque uma transio positiva no sinal de cloque e observe a sada anotando o resultado na tabela
abaixo.
12) Mude o nvel da entrada D par 1 e repita o procedimento do item anterior.
CK
T
Clock
PR
Para o LED
CLK
R
K
CL
4027
17) Coloque nvel zero na entrada T e acione o clock manual observando o comportamento da sada,
preenchendo a tabela abaixo com o ressoldado obtido.
18) Repita o procedimento do item anterior com a entrada T em um.
CK
Eletrnica Digital
19) Analise as tabela e escreva suas concluses.
...........................................................................................................................................................................
...........................................................................................................................................................................
............................................................................................................................................................................
...........................................................................................................................................................................
...........................................................................................................................................................................
............................................................................................................................................................................
20) Escreva uma concluso final abordando os trs tipos de Flip Flops
...........................................................................................................................................................................
...........................................................................................................................................................................
............................................................................................................................................................................
...........................................................................................................................................................................
...........................................................................................................................................................................
............................................................................................................................................................................
...........................................................................................................................................................................
...........................................................................................................................................................................
............................................................................................................................................................................
...........................................................................................................................................................................
...........................................................................................................................................................................
............................................................................................................................................................................