ENGENHARIA DE CONTROLE E AUTOMAO DISCIPLINA: SISTEMAS DIGITAIS PROFESSOR: EDSON S. C.

SILVA

Lista de Exerccios Mapas de Karnaugh 01) Pede-se expandir as expresses para a forma de soma de produtos. a) f (X, Y, Z) Y (X X Z) X Z b) f (W, X, Y, Z) W Y Z W X Y W (Y Z) c) f (W, X, Y, Z) X (W Y Z ) X Y Z 02) Pede-se reescrever as expresses como soma de mintermos. a) f (X, Y, Z) Y (X X Z) X Z b) f (W, X, Y, Z) W Y Z W X Y W (Y Z) c) f (W, X, Y, Z) X (W Y Z ) X Y Z 03) Utilizando mapas de Karnaugh, simplifique as seguintes funes de 3 variveis. m(1,3,5, 6, 7) a) f (A, B, C) b) f (A, B, C) A B C B C B C c) f (A, B, C) (A B)(A C)(B C)(A B C ) d) f (A, B, C, D) A (B D C D B) D (A B) e) f (A, B, C, D) AB C A (B C) ( A C )(B D) f) f (A, B, C, D) (A B)(B D)(B C D)(A B D) 08) Obtenha a mnima expresso de soma de produtos para as funes incompletamente especificadas: (1,2, 4) d(0,3,5,7) a) f (A,B,C)

b) f (A, B, C) m(0,1, 2, 4,5) c) f (A, B, C) m(2,3, 4, 5, 6, 7) d) f (A, B, C) M( 0, 3, 4, 7)

b) f (A,B,C) (0,2, 4,7) d(3,6) c) f (A,B,C,D) (1,3,5,8,9,11,15) d(2,13) d) f (A,B,C,D) (1,7,8,11) d(0,2,10,12,13,14) e) f (A, B, C, D) (0,1,2, 3,5,13) d(6, 7, 8, 9 ) f) f (A, B, C, D) (2,5, 7, 8,10) d(0, 6,13,15)

b) f (A, B, C, D) (0,1, 3,5, 6, 9,11,12,13,15) c) f (A, B,C,D) (0,2, 3, 4,5, 7, 8, 9,13,15) d) f (A, B, C, D) (3,5, 7,10,11,12,13,14,15) e) f (A, B, C, D) ( 0, 2, 3, 4, 5,6, 8,10,1 1) f) f (A,B,C,D) ( 0,1,2,3,5, 7, 8, 9,10,11,14)

04) Novamente utilizando mapas de Karnaugh, simplifique as seguintes funes de 4 variveis. (3, 4, 6, 8, 9,11,13) a) f (A, B, C, D)

09) Desenvolva o projeto de um sistema de iluminao onde as luzes podem ser acesas ou apagadas de cada um de trs pontos de chaveamento. Elabore a tabela verdade, obtenha a funo lgica correspondentes em sua forma mais simples e apresente o circuito lgico. 10) Projete um circuito combinacional para trs entradas, que fornece 1 (adotada a lgica positiva) na sada somente quando duas ou trs variveis na entrada esto no nvel 1. 11) Projete um circuito que receba dois nmeros binrios de dois bits (A = A1A0 e B = B1B0) e produza a sada 1 quando ocorrer A > B. 12) Um nybble (4 bits) ou um byte (8 bits) apresenta paridade mpar quando apresenta nmero mpar de bits 1, caso contrrio, ele apresenta paridade par. O conceito de paridade til para deteo de erros de um bit. Projete um circuito combinacional, apenas com portas lgicas de duas entradas, que ao receber um nybble (ABCD), indique 0 (lgica positiva) quando este apresentar paridade par (quantidade nula ou par de bits 1) e 1 quando o mesmo vir a apresentar paridade mpar. 13) Projete um circuito multiplicador binrio para duas palavras de dois bits. A sada deve possuir quatro bits (P3P2P1P0). 14) Projete um circuito combinacional detetor de erros que recebe sete bits C6C5C4C3C2C1C0 resultantes da codificao de dgitos decimais de acordo com o cdigo biquinrio.
1/2

b) Z ( 2, 3, 4, 6, 7, 12, 18, 19, 20, 22, 23, 28) c) Z ( 0, 2, 8, 10, 12, 14, 24, 26, 28, 29, 30) d) Z (1, 7, 8, 9, 10, 17, 23, 24, 25, 26) b) Z (9, 11, 13, 25, 27, 41, 43, 45, 57, 59)

05) Usando mapas de K, simplifique as seguintes funes Z = f(A, B, C, D, E) de 5 variveis. ( 0, 3, 5, 7, 8, 11, 15, 16, 21, 23, 29) a) Z

06) Usando mapas de K, simplifique as seguintes funes Z = f(A, B, C, D, E, F) de 6 variveis. ( 6, 7, 13, 22, 23, 29, 39, 47, 55) a) Z

07) Minimize as expresses no expressas por soma de mintermos usando mapas K. a) f (A, B, C) AB A C AB C

IESAM Engenharia de Controle e Automao Sistemas Digitais Prof. MSc. Edson S. C. Silva

GABARITO 01) a) f (X, Y, Z) X Y X Y Z X Z b) f (W, X, Y, Z) W Y Z W X Y W Y W Z c) f (W, X, Y, Z) W X X Y X Z Y Z 02) a) f (X, Y, Z)

e) f (A, B,C,D) B D A C f) f (A, B,C, D) D(A B)(B C) 08) a) f (A, B, C) A B b) f (A, B, C) B C c) f (A,B,C,D) A B C A D C D B D d) f (A, B, C, D) A B C D A B C A B C B D e) f (A, B,C,D) A B C D f) f (A, B,C,D) B D 09) f (A,B,C) A B C 10) f (A,B,C) A B A C B C 11) f (A, B, C,D) A 0 B 0 (A1 B1 ) A1 B1
A0 B0 A1 B1
1 3 2 2 1 2 1 3 1 3 2 1 3 1 2 2 2 1 3

(0, 2, 3, 6, 7) b) f (W, X, Y, Z) (0, 4, 5, 9, 10, 11, 13, 14, 15) c) f (W, X, Y, Z) (0, 1, 2, 4, 8, 9, 10, 11, 12) m(1,3,5,6,7) AB C b) f (A,B,C) m(0,1, 2, 4,5) A C B c) f (A, B,C) m(2, 3, 4,5, 6, 7) A B d) f (A, B,C) M( 0,3, 4, 7) (B C)(B C)

03) a) f (A, B,C)

04) a) Z A B C A C D A B D B C D b) Z A B C D A B C A B C A D B D C D c) Z A C D A B C A B C B D d) Z (A B )(B D )(A C )(C D ) e) Z (A B C )(A D )(B D )(B C ) f) Z B(A D )(A C D ) 05) a) Z A C D E A C D E B C D E A D E B C E b) Z C D E B D c) Z A B C D A C E B E d) Z B C D E B C E C D E 06) a) Z A B D E F A C D E F A C D E C D E F b) Z B C E F C D F 07) a) f (A, B, C) A C B b) f (A, B, C) B C c) f (A,B,C) A B d) f (A,B,C,D) A B D

12) f (A, B,C, D) A B C D 13) P3 A1A 0B1B0

P1 (A1B0 ) (A 0B1 )
1 2 4 5 9 10 12 13 3 6

P2 A1B1 A 0B0 P0 A 0B0

1 2 1 2 1 2
P1

A0

P2

B0

8 4 5 6

P0

A1

P3

11

B1

14) Ocorre erro nos bits recebidos quando o circuito receptor, definido pela expresso lgica abaixo, apresenta o valor E 1 ao receber a seqncia C 6 C 5 C 4 C 3 C 2C1C 0 , assim, temos:
E (C 4 C 3 C 2 C1 C 0 )(C 4 C 3 C 2 C1 C 0 ) (C 4 C 3 C 2 C1 C 0 )(C 4 C 3 C 2 C1 C 0 ) (C 4 C 3 C 2 C1 C 0 ) C5 C 6
2/2

IESAM Engenharia de Controle e Automao Sistemas Digitais Prof. MSc. Edson S. C. Silva