You are on page 1of 83

U.T.N. F.R.M.

Pgina 1 de 83 Resumen de Electrnica Aplicada II


E EL LE EC CT TR R N NI IC CA A A AP PL LI IC CA AD DA A I II I
UNIDAD I: EL AMPLIFICADOR OPERACIONAL
Simbologa y terminales
El amplificador operacional es un amplificador de circuito integrado que, en
general, tiene dos terminales de alimentacin
CC
V + y
EE
V , dos terminales de
entrada de seal:
1
V llamado inversor y
2
V llamado no inversor, y un
terminal de salida de seal
o
V . Esto se muestra en la Figura 1. Puede tener
adems algunos otros terminales con funciones especficas. Como se observa,
ningn terminal de alimentacin se conecta a masa fsicamente. La masa es el
terminal comn de las fuentes de alimentacin.
ste amplificador tiene una ganancia de tensin a lazo abierto (sin realimentacin)
denotada por
OC
A , que amplifica la diferencia de las seales de entrada. Por esto:
( )
1 2
V V A V
OC o
=

Figura 1 - Terminales del
amplificador operacional

El amplificador operacional ideal
Circuito equivalente y caractersticas
El circuito equivalente del amplificador operacional ideal se muestra en la Figura 2. All se pueden apreciar las
siguientes caractersticas:
Impedancia de entrada infinita ( = =
2 1 i i
Z Z ):
Las entradas de seal no toman corriente.
Impedancia de salida nula ( 0 =
o
Z ): La salida es
una fuente ideal de tensin.
Relacin de rechazo de modo comn infinita
( = RRMC ): El amplificador rechaza toda seal
comn a los dos terminales de entrada.
Adems de stas, el amplificador operacional ideal tiene otras
caractersticas como:
Ancho de banda infinito ( = BW ): Mantiene la
ganancia constante desde frecuencia cero a frecuencia
infinita.
Ganancia a lazo abierto infinita ( =
OC
A ): La
ganancia sin aplicar realimentacin es infinita.


Figura 2 - Circuito equivalente del amplificador
operacional ideal
Una caracterstica circuital importante, que surge de la propiedad de ganancia infinita a lazo abierto, es que, para
poder obtener una tensin finita en la salida, la diferencia de tensin entre los terminales de entrada debe ser
infinitesimal. Vale decir entonces que existir un cortocircuito virtual entre los terminales de entrada, o lo que es lo
mismo decir, la tensin en uno de los terminales sigue a la del otro.
Siempre usaremos el amplificador operacional con algn tipo de realimentacin aplicada (en general, negativa).
Configuracin inversora
La configuracin inversora del amplificador operacional es la que se muestra en la Figura 3.

Figura 3 - Configuracin inversora
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 2 de 83 Resumen de Electrnica Aplicada II
Ganancia a lazo cerrado
Debido al cortocircuito virtual entre los terminales de entrada, las tensiones en ellos son V 0
1 2
= = V V .
Por ello, la corriente de entrada ser
1 1
/ R V I
i
= . Como la impedancia de entrada del operacional es
infinita, el nico camino para sta corriente es a travs de
2
R . sta circulacin produce que la tensin en
la salida sea
2 1
.R I V
o
= , con lo cual, la ganancia de tensin a lazo cerrado
V
A es:
1
2
R
R
V
V
A
i
o
V
= =
En general, las resistencias podran ser cualquier tipo de impedancias
1
Z y
2
Z , en cuyo caso la ganancia
ser:
1
2
Z
Z
A
V
=
Impedancias de entrada y de salida
Como V 0
1
= V , la impedancia de entrada es:
1
R Z
i
=
Valor que, si queremos tener una alta ganancia, necesariamente ser chico. Por ello, la configuracin
inversora presenta baja impedancia de entrada.
Como la fuente de tensin a la salida del amplificador es ideal, la impedancia de salida ser nula:
0 =
o
Z
El integrador inversor
Si usamos como
1
Z una resistencia R y como
2
Z
una capacidad C (con una tensin en el instante
inicial de
0 C
V ), obtenemos el circuito de la Figura 4.
La corriente R V I
i
/
1
= atravesar tambin al
capacitor, generando una tensin en l de
( )

t
dt t I
C
0
1
.
1


Figura 4 - El integrador inversor
Por lo tanto, la tensin de salida ser:
( ) ( )

=
t
i C o
dt t V
C R
V t V
0
0
.
.
1

sta ecuacin corresponde a una integracin en el tiempo de la tensin de entrada.
La ganancia de tensin a lazo cerrado en funcin de la frecuencia ser:
( )
C R j
j A
V
. . .
1
.

=
Problema del integrador inversor:
Como el circuito de realimentacin es un capacitor, en corriente continua no hay realimentacin negativa,
y por lo tanto la tensin de entrada se amplifica a lazo abierto (ganancia infinita). Por lo tanto, cualquier
pequea componente de corriente continua en la entrada har que la tensin de salida se sature al valor de
una de las fuentes de alimentacin. Para solucionar ste problema se coloca en paralelo con el capacitor
una resistencia
F
R (tan grande como sea posible), de tal manera de dar en continua una realimentacin.
Desafortunadamente, el integrador en ste caso deja de ser ideal, para pasar a ser una red pasabajos de
primer orden.
El diferenciador inversor
Si usamos como
1
Z una capacidad C (con una tensin en el instante inicial de
0 C
V ) y como
2
Z una
resistencia R , obtenemos el circuito de la Figura 5.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 3 de 83 Resumen de Electrnica Aplicada II
La corriente
( )
dt
t dV
C I
1
1
= atravesar tambin a la
resistencia, generando una tensin en ella de
1
.I R .
Por lo tanto, la tensin de salida ser:
( )
( )
dt
t dV
C R t V
o
1
. =
sta ecuacin corresponde a una diferenciacin en el
tiempo de la tensin de entrada.

Figura 5 - El diferenciador inversor
La ganancia de tensin a lazo cerrado ser:
( ) C R j j A
V
. . . . =
Problema del diferenciador inversor:
Como el circuito deriva la tensin de entrada, ante un cambio brusco en sta, la salida presentar un pico
de tensin. Esto hace que sta configuracin sea un aumentador de ruido, por lo que en la prctica trata de
evitarse su uso. Para solucionar ste problema se coloca en serie con el capacitor una resistencia
F
R (tan
pequea como sea posible), de tal manera de dar en frecuencia infinita un lmite a la ganancia.
Desafortunadamente, el diferenciador en ste caso deja de ser ideal, para pasar a ser una red pasa altos de
primer orden.
El sumador ponderado
En sta configuracin tenemos una resistencia
f
R en la trayectoria de realimentacin
negativa, pero tenemos varias seales
i
V ,
aplicadas al terminal inversor a travs de
resistencias
i
R . La Figura 6 muestra la
configuracin descrita.
Debido a la masa virtual que aparece en el
terminal inversor, cada corriente
i
I ser igual
a:
i i i
R V I =
Como el terminal inversor tiene impedancia
infinita, la corriente
f
I ser:

Figura 6 - El sumador ponderado

=
= + + + =
n
i
i n f
I I I I I
1
2 1
L
Y la tensin a la salida ser:

=
= =
n
i
i f f f o
I R R I V
1
. .
Reacomodando queda:
i
n
i i
f
o
V
R
R
V .
1

=
=
Como vemos, la tensin de salida es la suma ponderada (por el valor de cada resistencia) de las tensiones
de entrada.
La configuracin no inversora
En sta configuracin, la seal de entrada se aplica directamente al
terminal no inversor del amplificador operacional. La
configuracin de realimentacin es la misma que en la
configuracin inversora. El terminal donde se colocaba la seal de
entrada en dicha configuracin se conecta a masa. El circuito se
muestra en la Figura 7.
Nuevamente se presenta un cortocircuito virtual entre las entradas
del amplificador.

Figura 7 - Configuracin no inversora
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 4 de 83 Resumen de Electrnica Aplicada II
Ganancia a circuito cerrado
Debido al cortocircuito virtual, la tensin
i
V queda tambin aplicada al terminal no inversor. sta hace
que a travs de la resistencia
1
R circule una corriente
1 1
/ R V I
i
= , en la direccin contraria a la de la
configuracin inversora. Como la impedancia de entrada del operacional es infinita, sta corriente es la
misma que circula a travs de
2
R pero con sentido contrario, es decir
1 2
I I = . sta circulacin produce
que la tensin en la salida sea
2 1 2 2
. . R I V R I V V
i i o
+ = = , con lo cual, la ganancia de tensin a lazo
cerrado
V
A es:
1
2
1
R
R
V
V
A
i
o
V
+ = =
En general, las resistencias podran ser cualquier tipo de impedancias
1
Z y
2
Z , en cuyo caso la ganancia
ser:
1
2
1
Z
Z
A
V
+ =
Resistencias de entrada y de salida
Como la seal de entrada se conecta directamente al terminal no inversor del operacional, sin presentar
ningn camino resistivo a masa, la impedancia de entrada es igual a la propia de la entrada del
amplificador. En el caso de un amplificador operacional ideal:
=
i
Z
Vemos que la configuracin no inversora presenta una muy alta impedancia de entrada.
Como la fuente de tensin a la salida del amplificador es ideal, la impedancia de salida ser nula:
0 =
o
Z
El seguidor de voltaje
En muchos casos se hace uso de las propiedades de alta
impedancia de entrada y baja impedancia de salida de la
configuracin no inversora para adaptar impedancias entre
etapas. En general se hace que 0
2
= R y =
1
R , con lo que
se obtiene un amplificador de ganancia unitaria (o seguidor de
voltaje). sta configuracin se muestra en la Figura 8.

Figura 8 - Seguidor de voltaje
El amplificador operacional real
Efecto de la ganancia finita a circuito abierto
En la realidad, el amplificador operacional tiene una muy alta ganancia a lazo abierto, pero sta es finita.
Denominaremos a sta cantidad como
OC
A . Analizaremos qu sucede con la ganancia a lazo cerrado para las dos
configuraciones.
Configuracin no inversora
Como la ganancia a lazo abierto es finita, existir una diferencia
OC o
A V entre las tensiones de entrada.
Como el terminal no inversor est a masa, la tensin en el terminal inversor ser
OC o
A V . La corriente
1
I ser:
1
1
R
A V V
I
OC o i
+
=
La impedancia de entrada infinita del operacional obliga a
1
I a circular enteramente por
2
R . El voltaje de
salida ser entonces:
2
1
R
R
A V V
A V V
OC o i
OC o o
+
=
La ganancia a lazo cerrado ser entonces:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 5 de 83 Resumen de Electrnica Aplicada II
OC
V
A
R R
R R
A
1 2
1 2
1
1
+
+
=
Como vemos, mientras
OC
A tiende a infinito, la ganancia a lazo cerrado tiende al valor ideal.
Configuracin no inversora
Haciendo un anlisis similar al anterior se encuentra que la ganancia a lazo cerrado para la configuracin
no inversora es:
OC
V
A
R R
R R
A
1 2
1 2
1
1
1
+
+
+
=
Las conclusiones son las mismas.
Efecto del ancho de banda finito
La ganancia a lazo abierto en un amplificador operacional real no
slo es finita, sino que adems vara con la frecuencia. En la Figura 9
se muestra un diagrama de ganancia/frecuencia tpico de un
operacional real.
Como se puede observar la ganancia a frecuencia cero
0
A es
bastante alta, pero comienza a caer a una frecuencia relativamente
baja (
b
f ). La pendiente de dB/dec 20 es tpica de amplificadores
operacionales internamente compensados (para lograr estabilidad).
La frecuencia
t
f a la cual la ganancia se hace unitaria se denomina
tambin producto ganancia-ancho de banda ( GB ).
El circuito se comporta como un pasabajos, cuya ecuacin de
ganancia es:
( )
b
j
A
j A

. 1
.
0
+
=
Para frecuencias mayores que
b
f , la ecuacin de la magnitud de la
ganancia se puede aproximar como:
f
f
A
t

Con sta ecuacin, dada una frecuencia de trabajo, se puede obtener
la magnitud de la ganancia a lazo abierto.

El efecto que produce esto en las configuraciones inversora y no
inversora se muestra en la Figura 10, y es que la ganancia a lazo
cerrado pasa a tener una forma similar a la que tiene la de lazo
abierto, con la ganancia en continua propia de la configuracin, pero
con una frecuencia de corte de:
1 2
dB 3
1 R R
t
+
=


I



Figura 9 - Ganancia a lazo abierto del
amplificador operacional real


Figura 10 - Ganancia a lazo cerrado del
amplificador operacional real
En los manuales de amplificadores operacionales, se suele especificar una ecuacin prctica para relacionar la
frecuencia de ganancia unitaria y la ganancia a lazo cerrado del amplificador, para una frecuencia dada. sta
frmula es:
4 , 1
.
dB 3
f A
GB f
V
t
= =

I
Ver demostracin en Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press. Pg. 94
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 6 de 83 Resumen de Electrnica Aplicada II
Operacin del amplificador operacional con seales fuertes
La operacin del amplificador operacional con seales fuertes trae consigo la produccin de distorsin no lineal.
Saturacin de salida
La salida de los amplificadores operacionales reales se satura a tensiones de entre 1 y 3 V de las fuentes de
alimentacin. Para evitar que se recorten los picos de la onda de salida, la seal de entrada debe
mantenerse suficientemente pequea.
Rapidez de respuesta
Existe una rapidez especfica mxima de variacin de tensin posible a la salida de los amplificadores
operacionales reales. ste mximo se conoce como rapidez de respuesta SR (slew rate) y est definida
como:
max
dt
dV
SR
o
=
Por lo general el SR se especifica en la hoja de datos, y se da en unidades de s / V .
ste fenmeno es distinto del ancho de banda finito que limita la respuesta en frecuencia, el cual es un
fenmeno lineal. La rapidez de respuesta, en cambio, es un fenmeno que produce distorsin no lineal.
Para medir el SR se coloca una configuracin de seguidor (ver El seguidor de voltaje) con una seal de
onda cuadrada en la entrada. Se mide el tiempo de subida t (del 10% al 90%) y la variacin de tensin
o
V . Se calcula el slew rate como:
t
V
SR
o

=
Ancho de banda a plena potencia
El ancho de banda a plena potencia es la frecuencia (
M
f ) a la que una senoide de salida con amplitud
igual al voltaje nominal de salida (
max o
V ) del amplificador operacional empieza a mostrar distorsin
debida a la limitacin de rapidez de respuesta. Como SR V f
o M
=
max
. . . 2 , entonces:
max
. . 2
o
M
V
SR
f

=
Las seales senoidales de salida de amplitudes menores que
max o
V producirn distorsin a frecuencias
mayores. De hecho, dada una frecuencia
M
f f > , la amplitud mxima de la senoide de salida no
distorsionada ser:
|
|

\
|
=
f
f
V V
M
o o max

Impedancias de entrada y de salida
En un amplificador operacional real, las impedancias de entrada son muy grandes, pero no infinitas. Asimismo, la
impedancia de salida es muy pequea, pero no nula. Podemos modelar los efectos de stas impedancias en el
circuito equivalente del operacional, en la manera en que se muestra en la Figura 11.
Los componentes del modelo son:

id
R (resistencia diferencial de entrada): Es la resistencia que se ve entre los bornes de entrada. Un valor
tpico es M 1 .

icm
R (resistencia comn de entrada): Es la resistencia a masa que se ve si conectamos ambos bornes de
entrada. En el circuito se divide en una para cada borne, por eso est multiplicada por 2. Un valor tpico es
M 100 .

o
R (resistencia de salida): Un valor tpico es 100 .
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 7 de 83 Resumen de Electrnica Aplicada II

Figura 11 - Impedancias de entrada y salida del operacional
Tensin de desnivel (offset)
La tensin de offset de salida es la tensin que aparece en ste terminal del operacional cuando unimos los dos
terminales de entrada y los conectamos a tierra.
La tensin de offset de entrada (
OS
V ) resulta de dividir la tensin de offset de salida por la ganancia del
amplificador. sta, si se aplica en la entrada no inversora pero con polaridad opuesta, produce que a la salida haya
una tensin nula.
En la Figura 12 se muestra la caracterstica de transferencia de un operacional con tensin de offset.
Algunos amplificadores operacionales integrados estn equipados con dos terminales adicionales a los que se puede
conectar un circuito especificado para compensar la tensin de offset de salida, debida a
OS
V . En la Figura 13 se
muestra el circuito ms tpico.

Figura 12 - Caracterstica de transferencia de un operacional con offset


Figura 13 - Terminales de correccin de offset del
amplificador operacional

Corrientes de polarizacin de entrada
Para que funcione un amplificador operacional real, sus dos terminales de entrada deben ser alimentados con
corrientes continuas. A stas se las denomina corrientes de polarizacin de entrada, y son independientes del
hecho de que un operacional tenga resistencia de entrada finita. Debido a stas corrientes es que el operacional
siempre debe tener un camino resistivo a masa desde sus terminales de entrada para funcionar correctamente.
En la Figura 14 se representan stas corrientes.
El valor promedio recibe el nombre de corriente de polarizacin de entrada
B
I :
2
2 1 B B
B
I I
I
+
=
Y el mdulo de la diferencia se llama corriente de desnivel de entrada
OS
I :
2 1 B B OS
I I I =
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 8 de 83 Resumen de Electrnica Aplicada II
Valores tpicos son nA 100 =
B
I e nA 10 =
OS
I .
Para poder medir las corrientes de polarizacin de
entrada realizamos los siguientes pasos:
1. Colocamos una resistencia R de valor alto
(para que provoque una cada de tensin
apreciable) entre el terminal no inversor y
masa, y cortocircuitamos la salida hacia el
terminal inversor. Medimos la tensin de
salida, que ser R I V
B o
.
1
= .
2. Colocamos la misma resistencia R entre
el terminal inversor y la salida, y
conectamos a masa el terminal no inversor.
Medimos la tensin de salida, que ser
R I V
B o
.
2
= .
3. Calculamos la corriente de polarizacin y
la corriente de desnivel de entrada.

Figura 14 - Corrientes de polarizacin de entrada del operacional
Tensin de desnivel de salida debido a las corrientes de polarizacin
Cuando operamos el amplificador en lazo cerrado, stas corrientes provocan cadas de tensin en las
resistencias, por lo que habr una componente continua en la salida debida a ellas, independiente de la
debida a la tensin de offset de entrada. Su valor se obtiene armando una configuracin de lazo cerrado
con sus entradas de seal a masa, y midiendo la tensin de salida. sta es:
( )
2 2 1 2 1
. . , R I R I I I V
B B B B O
=
Esto pone un lmite superior al valor de
2
R , para evitar el recorte de la seal a la salida. Afortunadamente
existe una tcnica para reducir ste voltaje de salida. El mtodo consiste en colocar una resistencia
3
R en
serie con la entrada no inversora, como muestra la Figura 15.
El valor de
3
R que reduce totalmente la tensin
de salida debida a la corriente de polarizacin es:
2 1 3
// R R R =
II

Con ste valor, la tensin de salida se deber
solamente a la corriente de desnivel de entrada.
Siendo:
2 /
1 OS B B
I I I + =
2 /
2 OS B B
I I I =
sta tensin ser
2
.R I V
OS O
= .
En general, para reducir al mnimo la tensin de
salida debida a las corrientes de polarizacin, el
terminal no inversor debe tener una resistencia
igual a la vista por el terminal inversor.

Figura 15 - Reduccin de la tensin debida a corrientes de
polarizacin
Rechazo en modo comn
Los amplificadores operacionales reales tienen una ganancia en modo comn
CM
A distinta de cero, por ende, la
relacin de rechazo de modo comn RRMC deja de ser infinita.
La RRMC se define como:
CM
V
A
A
RRMC =
y es funcin inversa de la frecuencia.
Se puede incluir los efectos de la RRMC en el modelo ideal para la configuracin no inversora (la inversora es
inmune a la RRMC finita), conectando una fuente de tensin en la entrada no inversora igual a RRMC v
i
/ .

II
Estudiar demostracin en Ing. Cuello, Alberto. Apuntes correspondientes a la ctedra Electrnica Aplicada II. Pg. 53
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 9 de 83 Resumen de Electrnica Aplicada II
Para medir la RRMC conectamos un circuito como el que muestra la Figura 16. pero cortocircuitamos los
terminales de entrada y aplicamos una seal comn en ellos. Los valores de las resistencias deben ser:
1 1 2 2
R R R R = >> =
Medimos la tensin de entrada
s
V y la tensin de salida
o
V . Con ellas y el valor de las resistencias usadas
obtenemos
o
s
V
V
R
R
RRMC
1
2
=
III

Rechazo a la variacin de la fuente de alimentacin
La relacin de rechazo a la variacin de la fuente de alimentacin es la variacin de la tensin de offset de
entrada respecto de la variacin de la tensin de alimentacin que la produce, es decir:
CC
OS
V
V
RRFA

=
Variaciones con la temperatura
La variacin trmica de la tensin de offset de entrada
OS
V se debe a las variaciones trmicas correspondientes a
las tensiones base-emisor de los transistores de la etapa diferencial de entrada, sobre todo a las diferencias entre sus
coeficientes trmicos.
La variacin trmica de las corrientes de polarizacin de entrada se debe principalmente a las variaciones del
FE
h
de los transistores de la etapa diferencial de entrada, as como al desapareamiento entre ellos.
UNIDAD II: APLICACIONES DEL AMPLIFICADOR OPERACIONAL
Amplificador diferencial
Un uso importante del amplificador operacional es como amplificador
diferencial, para poder amplificar seales diferenciales y eliminar
seales en modo comn. Para ello se usa la configuracin de la Figura
16. La resistencia
1
R y
1
R tienen el mismo valor, pero difieren
ligeramente en la realidad por las tolerancias. Lo mismo ocurre con
2
R
y
2
R .
La ganancia de tensin diferencial del amplificador es:
1
2
R
R
V
V
A
id
o
Vd
= =


Figura 16 - Configuracin como amplificador
diferencial
Aplicando el principio de superposicin, es decir sumando los aportes de las tensiones de entrada individuales,
podemos obtener el rango de variacin de la ganancia de tensin en modo comn como:
R
R
A
R
R
CM

4 2 < <
IV

Donde R R/ es la tolerancia de las resistencias.
La impedancia de entrada diferencial de la etapa es:
1 1
R R Z
id
+ =
La desventaja de ste circuito es que para una ganancia grande,
1
R es chica, y la impedancia de entrada se hace
pequea.

III
Estudiar demostracin y anlisis en Ing. Nelson Mocayar. Guas de Trabajos Prcticos de Electrnica Aplicada II., T.P. N 2, Pg. 22.
IV
Estudiar demostracin en Malvino, Albert Paul. Principios de electrnica. 6. ed. Mc Graw Hill. Pg. 770
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 10 de 83 Resumen de Electrnica Aplicada II
Amplificador de instrumentacin
Para eliminar el problema de impedancia de
entrada bajas, se utilizan etapas seguidoras de
tensin, con lo cual se logra una impedancia de
entrada muy alta, y se aprovechan las
propiedades de rechazo del modo comn del
amplificador diferencial. sta configuracin se
muestra en la Figura 17. La resistencia
2
R se
hace variable para poder controlar la RRMC ,
y as obtener una mejor respuesta.

Figura 17 - Configuracin como amplificador de instrumentacin
Convertidor de impedancia negativa
sta configuracin se muestra en la Figura 18. La
impedancia de entrada del circuito es
i i i
I V Z / = .
Como sabemos, no entra corriente en el terminal de
entrada no inversor (ideal), por lo que toda la corriente
que circula por la impedancia Z sale hacia el terminal
donde conectamos el circuito. Por ende, la impedancia
de entrada es:
2
1
R
R
Z Z
i
=
Que como vemos toma un valor negativo, para el caso
de ser Z positivo. En general se usa para convertir
resistencias, es decir para R Z = .

Figura 18 - Configuracin como convertidor de impedancia
negativa
Convertidor de tensin a corriente (Fuente de corriente de Howland)
Usando un convertidor de impedancia negativa, podemos
obtener una fuente ideal de corriente, mediante la eliminacin
de la resistencia interna
g
R de un generador de tensin
i
V .
sta configuracin se muestra en la Figura 19. La corriente de
salida es independiente de la impedancia de carga
L
Z , y su
valor es:
g
i
L
R
V
I =
ste generador de corriente no presenta resistencia interna,
pues la vista por la carga es el paralelo de
g
R y
g
R :
= ) //(
g g
R R

Figura 19 - Configuracin como fuente ideal de corriente

Amplificador de AC
En muchos casos necesitamos desacoplar la entrada y
la salida del amplificador, para que acte slo sobre
las seales alternas. Para ello colocamos capacitores
de desacople
i
C y
o
C respectivamente. Tambin
colocamos un capacitor
1
C en serie con
1
R y una
resistencia
3
R entre el terminal no inversor y masa,
ambos para minimizar la tensin de offset de salida.
La configuracin se muestra en la Figura 20.
Figura 20 - Amplificador de AC

U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 11 de 83 Resumen de Electrnica Aplicada II
Amplificadores con una sola fuente de alimentacin
Para poder operar un amplificador operacional con
una sola fuente de alimentacin
CC
V (es decir sin
fuente partida) debemos referir la seal de entrada
al punto medio 2 /
CC
V de esa fuente, con el objeto
de lograr la polarizacin correcta de los transistores
de entrada del amplificador operacional. Para ello
desacoplamos la seal de entrada mediante un
capacitor
i
C , y la montamos sobre un divisor de
tensin resistivo de resistencias R iguales. A la
salida tambin desacoplamos la seal mediante un
capacitor
o
C . Colocamos tambin un capacitor
1
C
en serie con
1
R para minimizar la tensin de offset
de salida. La configuracin queda como se muestra
en la Figura 21.

Figura 21 - Configuracin de polarizacin con una sola fuente


Otra configuracin posible es utilizando
una etapa transistorizada para
preamplificar la seal y realizar el
montaje en continua. Para ello utilizamos
el circuito que se muestra en la Figura 22.
La etapa compuesta por el transistor
1
Q y
sus elementos de polarizacin ,
1 B
R
,
2 B
R ,
C
R
E
R y
E
C elevan el nivel de
continua de la seal. La resistencia
F
R y
el capacitor
F
C forman un filtro
pasabajos con una frecuencia de corte
pequea para evitar oscilaciones causadas
por la realimentacin no deseada entre
etapas.
sta configuracin tiene la ventaja de
proveer ms ganancia al circuito, previa a
la ganancia del operacional. stas se
multiplican, logrando una gran
amplificacin.

Figura 22 - Amplificador de audio con una sola fuente
Amplificador con ganancia controlada por un FET
Algunas aplicaciones requieren una variacin de la
ganancia de tensin en lazo cerrado. Para ello
podemos aplicar una configuracin que intercale
resistencias en paralelo con
1
R , seleccionndolas
mediante un control digital, con lo que la ganancia
ir variando dependiendo de la cantidad de
resistencias agregadas al circuito. Usando un JFET
como interruptor controlado por tensin, podemos
lograr una aplicacin como sta. En la Figura 23 se
muestra una configuracin tpica.

Figura 23 - Amplificador con ganancia controlada por un FET
Se elige
3
R mucho mayor que la
( ) ON DS
r del JFET, para evitar que sta afecte a la ganancia. La tensin de control
c
V tiene dos niveles: uno a V 0 , que mantiene encendido el JFET (baja
DS
r ); y otro en
( ) OFF GS
V , que apaga el
JFET (alta
DS
r ). La ganancia de tensin cuando
1
Q est apagado es:
( )
1
2
1
R
R
A
OFF v
+ =
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 12 de 83 Resumen de Electrnica Aplicada II
Cuando
1
Q est encendido, la resistencia
3
R queda en paralelo con
1
R , y por lo tanto la ganancia es:
( )
( )
3 1
2
//
1
R R
R
A
ON v
+ =
Inversor-no inversor conmutable mediante un FET
sta configuracin se muestra en la Figura 24. Cuando
1
Q est apagado, la seal de entrada es aplicada a ambas
entradas. En ste caso se suma la ganancia inversora (
inv
A ) y la no inversora (
non
A ), cuyo resultado da:

= + =
= =
2 1
1
R
R
A
R
R
A
non
inv
( )
1 =
OFF v
A (No inversor)
Cuando
1
Q est encendido, la seal de entrada es aplicada
slo al terminal inversor, ya que el no inversor se pone a masa.
Con esto se logra que:

=
= =
0
1
non
inv
A
R
R
A
( )
1 =
ON v
A (Inversor)

Figura 24 - Inversor-no inversor conmutable mediante un
FET
Para lograr un funcionamiento adecuado, R debe ser mucho mayor que
( ) ON DS
r .
Amplificador con ancho de banda ajustable
Es de gran utilidad un amplificador que permita variar su ancho de banda (entre ciertos lmites) sin variar la
ganancia a lazo cerrado de la etapa. Para ello usamos la configuracin que se muestra en la Figura 25.
La resistencia
1
R incluye la resistencia interna del
generador de tensin
i
V . La resistencia R tiene una
parte fija y otra variable (resistor en serie con un
potencimetro), para no derivar toda la seal de entrada
a masa en caso de variar en el extremo.
Sabemos que si 1 . >> A se cumple que / 1 A
V
.
Adems f f A
t
/ = . La cantidad de realimentacin del
amplificador es:
2 1
1
//
//
R R R
R R
+
=


Figura 25 - Amplificador con ancho de banda ajustable
De todo esto concluimos que:
t
f
R R R
R R
f
2 1
1
2
//
//
+
=
Con la ecuacin anterior vemos que variando R variamos el ancho de banda del circuito.
Por otra parte, si aplicamos el teorema de Thvenin a la seal
de entrada en el terminal inversor, queda el circuito que se ve
en la Figura 26. Vemos que la tensin de salida de la etapa es:
( )
i o
V
R R
R
R R
R R R
V
+
+
=
1 1
1 2
.
.

Con lo que la ganancia de tensin en lazo cerrado queda
independizada del valor de R , y se calcula como:
1
2
R
R
A
v
=


Figura 26 - Equivalente de Thvenin del amplificador
con ancho de banda ajustable

V
Ver UNIDAD IV: AMPLIFICADORES REALIMENTADOS
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 13 de 83 Resumen de Electrnica Aplicada II
Amplificador con ganancia ajustable y reversible
Podemos realizar un amplificador cuya ganancia vaya de
n a n + , siendo n un nmero cualquiera (razonable).
Para ello implementamos el circuito de la Figura 27.
Cuando el potencimetro
V
R est en el extremo izquierdo,
calculando las ganancias inversora y no inversora podemos
calcular la ganancia total del circuito:

)
`

=
=
n A
n A
non
inv
2
n A
v
=
Cuando el potencimetro
V
R est en el extremo derecho,
calculando las ganancias inversora y no inversora podemos
calcular la ganancia total del circuito:

)
`

=
=
0
non
inv
A
n A
n A
v
=

Figura 27 - Amplificador con ganancia ajustable y reversible
Entonces, variando la resistencia de extremo a extremo, variamos la ganancia de n + a n .
Buffers de corriente para amplificadores de tensin
Si la carga que alimenta un amplificador operacional requiere una corriente
mayor que la que ste es capaz de proporcionarle, debemos agregar un
amplificador de corriente (buffer) en la salida.
Amplificador de corriente unidireccional: Seguidor de
emisor
Utilizaremos en ste caso una etapa transistorizada de seguidor de
emisor para proveer a la carga la corriente requerida. En la
configuracin mostrada en la Figura 28, la ganancia de tensin es la
propia de un amplificador no inversor. La diferencia radica en que
ahora la salida del operacional slo maneja la corriente de base del
transistor, que es mucho ms pequea que la corriente en la carga.
Desafortunadamente, ste diseo sencillo no sirve en la prctica
debido a que la corriente en la carga es slo unidireccional, ya que
el transistor conduce slo un hemiciclo de la seal de salida.

Figura 28 - Amplificador de corriente
unidireccional
Amplificador de corriente bidireccional: clase B
La desventaja de la unidireccionalidad de la
corriente de salida en el circuito anterior se
soluciona con un circuito como el de la Figura
29. En l se ha colocado a la salida del
amplificador operacional un amplificador clase
B
VI
. ste utiliza un transistor para amplificar
cada hemiciclo de la seal. As, en la salida,
tendremos la onda completa, pero con
capacidad de manejar corrientes altas.
La ganancia de tensin de la etapa es la propia
de un amplificador inversor. Tomamos la
realimentacin desde la salida de la etapa (y no
desde la salida del operacional) para ajustar los
valores de
BE
V de los transistores a una
cantidad adecuada, y para reducir la distorsin
de cruce por cero, propia de los amplificadores
clase B.

Figura 29 - Amplificador de corriente bidireccional

VI
Ver Etapas de salida clase B (UNIDAD VI: AMPLIFICADORES DE POTENCIA)
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 14 de 83 Resumen de Electrnica Aplicada II
Fuentes de corriente unidireccionales controladas por tensin
Carga flotante
La configuracin para realizar una fuente de corriente
o
I
independiente de la impedancia de carga
L
Z , para una
colocacin flotante de la carga, es la que se muestra en la
Figura 30. Aqu, el cortocircuito virtual entre los
terminales de entrada hace que
i
V aparezca entre los
terminales de R , y por lo tanto, la corriente en sta y en la
carga es:
R
V
I
i
o
=


Figura 30 - Fuente de corriente con carga flotante
La tensin mxima en la carga ser:
i CC L
V V V =
max

La corriente mxima en la carga es la corriente mxima
que puede proveer el operacional en su salida, es decir
corriente de salida en cortocircuito:
SC o
I I =
max

Carga a masa
Si se requiere que la carga tenga un terminal a masa,
podemos implementar el circuito que muestra la Figura 31.
La corriente en la carga ser:
R
V V
I
i CC
o

=
El lmite de tensin mxima en la carga est dado por la
tensin de entrada y la tensin de saturacin del transistor
de la siguiente manera:
CEsat i L
V V V =
max

ste lmite de tensin no podr ser superado debido a la
saturacin del transistor.

Figura 31 - Fuente de corriente con carga a masa
La corriente mxima en la carga est limitada por la corriente mxima que puede entregar el operacional a
la base del transistor, es decir, su corriente de cortocircuito. Entonces, si la ganancia del transistor es :
SC o
I I .
max
=
Corriente de salida directamente proporcional a la tensin de entrada
El circuito anterior tiene la desventaja de que la corriente
en la carga es inversamente proporcional a la tensin de
entrada. Si queremos que sta sea directamente
proporcional, usamos el circuito de la Figura 32. En los
colectores de ambos transistores
1
Q y
2
Q la tensin es
i CC
V V , por ende en las resistencias R que se
conectan entre ellos y la fuente aparece una tensin
i
V .
La corriente en la carga es, por lo tanto:
R
V
I
i
o
=
La tensin mxima en la carga ser:
CEsat i CC L
V V V V =
max

Y la corriente mxima en la carga es:
SC o
I I .
2 max
=

Figura 32 - Fuente de corriente directamente
proporcional a la tensin de entrada

U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 15 de 83 Resumen de Electrnica Aplicada II
Control automtico de ganancia
En muchas aplicaciones necesitamos que la ganancia de tensin aumente o disminuya dependiendo si la amplitud
de la seal de entrada decrece o crece, respectivamente, de manera de tener a la salida una tensin relativamente
constante. Para ello se utiliza el CAG (control automtico de ganancia).
En la Figura 33 se muestra una configuracin tpica de CAG de audio. La esencia de sta configuracin es el uso
del JFET
F
Q como resistencia controlada por tensin, y su ubicacin como divisor de tensin junto con
div
R .
La tensin de salida est ubicada en paralelo con
la juntura base-emisor del transistor
T
Q , de tal
manera de que:
Cuando la tensin de salida es menor
que V 7 , 0 , en el hemiciclo negativo de
la seal,
T
Q est cortado,
F
C
descargado, y por lo tanto aparece
EE
V en la compuerta de
F
Q , quien
presentar una resistencia muy alta. Por
ende, prcticamente toda la tensin de
entrada aparecer en el terminal no
inversor del operacional.
Cuando la tensin de salida supera los
V 7 , 0 , en el hemiciclo negativo de la
seal, se polariza el transistor, cargando
el capacitor
F
C . ste le quita tensin
negativa a la compuerta de
F
Q , de tal
manera que su resistencia disminuye,
haciendo que la proporcin de la seal
de entrada que llega al terminal no
inversor del operacional sea menor.

Figura 33 - Control automtico de ganancia (CAG)
La ganancia de ste circuito es, entonces:
|
|

\
|
+
|
|

\
|
+ =
div DS
DS
v
R r
r
R
R
A
1
2
1
Donde
DS
r es la resistencia del JFET.
Rectificadores de precisin
La desventaja de los rectificadores convencionales con diodos es que no pueden rectificar tensiones ms bajas que
V 6 , 0 , debido a su cada de tensin propia. Podemos, sin embargo, lograr circuitos que se comporten como diodos
ideales, de tal manera de mejorar sta desventaja. Para ello utilizamos los circuitos rectificadores de precisin.
Con stos circuitos, adems de rectificar la seal, podemos amplificarla, invertirla, etc.
Media onda
Rectificador inversor de media onda con salida positiva
Agregando dos diodos a la configuracin inversora se obtiene un rectificador de precisin de
media onda. La configuracin con salida positiva se muestra en la Figura 34.
Cuando
i
V es positivo,
1
D conduce y causa que la tensin de salida del operacional sea
V 6 , 0 . Con esto,
2
D est polarizado en inverso, y la salida se vuelve V 0 . Para ste caso no
circula corriente por
2
R .
Cuando
i
V es negativo,
1
D est polarizado inversamente debido al cortocircuito virtual, y se
obliga a la tensin de salida del operacional a ser positiva. Por ello el amplificador funciona como
inversor, con una ganancia de
1 2
R R A
v
= .
En sta configuracin, por estar los diodos en el circuito de realimentacin, se elimina su tensin
de umbral, por lo que puede rectificarse cualquier seal, incluso de amplitud menor a V 6 , 0 .
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 16 de 83 Resumen de Electrnica Aplicada II

Figura 34 - Rectificador inversor de media onda con salida positiva
Rectificador inversor de media onda con salida negativa
Invirtiendo los diodos de la
configuracin anterior, se obtiene una
configuracin con salida negativa,
como muestra la Figura 35.
Cuando
i
V es positivo,
1
D est
polarizado inversamente debido al
cortocircuito virtual, y se obliga a la
tensin de salida del operacional a ser
negativa. Por ello el amplificador
funciona como inversor, con una
ganancia de
1 2
R R A
v
= .
Cuando
i
V es negativo,
1
D conduce y
causa que la tensin de salida del
operacional sea V 6 , 0 . Con esto,
2
D
est polarizado en inverso, y la salida
se vuelve V 0 . Para ste caso no
circula corriente por
2
R .

Figura 35 - Rectificador inversor de media onda con salida
negativa
De igual manera que en la anterior, en sta configuracin puede rectificarse cualquier seal,
incluso de amplitud menor a V 6 , 0 .
Onda completa
Rectificador de onda completa con resistencias iguales
ste circuito, que se muestra en la Figura 36, tiene todas sus resistencias iguales.
Cuando
i
V es positivo, conduce el diodo
P
D y no conduce
N
D , de tal manera que ambos
amplificadores se comportan como inversores, y a la salida aparece el mismo
i
V .
Cuando
i
V es negativo, conduce el diodo
N
D y no conduce
P
D , de manera que el primer
amplificador es inversor y el segundo no inversor, con lo cual aparece invertido a la salida el
voltaje
i
V .
La desventaja de ste circuito es que la impedancia de entrada es igual a R , valor que puede
llegar a ser bajo.
Para obtener un circuito de salida negativa se invierten los diodos.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 17 de 83 Resumen de Electrnica Aplicada II

Figura 36 - Rectificador de onda completa con resistencias iguales
Rectificador de onda completa de alta impedancia
Para solucionar el problema de baja impedancia de entrada de la configuracin anterior, se usa el
circuito de la Figura 37. En ste, la seal de entrada se conecta directamente a las entradas no
inversoras de los amplificadores operacionales.
Cuando
i
V es positivo, conduce el diodo
P
D y no conduce
N
D , de tal manera que aparece en el
terminal inversor de ambos amplificadores la tensin de entrada. Como no circula corriente por
las resistencias de la parte superior del diagrama, a la salida aparece el mismo
i
V .
Cuando
i
V es negativo, conduce el diodo
N
D y no conduce
P
D , con lo cual el primer
amplificador se comporta como no inversor. El segundo amplificador se comporta como inversor,
con lo cual aparece a la salida el voltaje
i
V
VII
.

Figura 37 - Rectificador de onda completa de alta impedancia
Comparador smith trigger
Una clase de comparador, conocida como comparador smith trigger utiliza realimentacin positiva (ver Tipos de
realimentacin) para acelerar el ciclo de conmutacin. Esto aumenta la ganancia y, por lo tanto, agudiza la
transicin entre los dos niveles de salida. La retroalimentacin positiva mantiene al comparador en uno de los dos
estados de saturacin (
CC
V + o
EE
V ) a menos que se aplique una entrada lo suficientemente grande para
sobrepasar la retroalimentacin.
La Figura 38 muestra la configuracin ms tpica y su curva de transferencia. Como vemos, la tensin de entrada
i
V se compara con una tensin de referencia
r
V . En un principio, la salida est al nivel de
CC
V + . Cuando la
tensin de entrada aumenta, para que la salida cambie de nivel se debe superar el umbral de
1 H
V . En ese instante la
salida cambia a
EE
V y se mantiene ah por ms que se siga aumentando la entrada. Cuando la tensin de entrada
disminuye, para que la salida cambie de nivel se debe superar el umbral de
2 H
V en la disminucin. En ese instante
la salida cambia a
CC
V + y se mantiene ah por ms que se siga disminuyendo la entrada.
Vemos que se presenta una ventana de histresis en la conmutacin, lo que hace que ste comparador se use para
eliminar ruidos de conmutacin.

VII
Ver anlisis completo en Coughlin, Robert y Driscoll, Frederick. Amplificadores operacionales y circuitos integrados lineales. Prentice Hall.
Pg. 191
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 18 de 83 Resumen de Electrnica Aplicada II
Para que ocurra el cambio,
i
V tiene que superar el aporte de
tensin que brinda la tensin de salida
o
V y la tensin de
referencia
r
V . Los valores de las tensiones de umbral sern
entonces:
REF CC H
V
R R
R
V V +
+
=
2 1
2
1

REF EE H
V
R R
R
V V +
+
=
2 1
2
2

con
2 1
1
R R
R
V V
r REF
+
=
Y el valor de la amplitud de la ventana de histresis es:
( )
2 1
2
2 1
R R
R
V V V V V
EE CC H H H
+
+ = =

Figura 38 - Comparador smith trigger

UNIDAD III: RESPUESTA EN FRECUENCIA DE AMPLIFICADORES NO
REALIMENTADOS
Conceptos previos
Teorema de Miller
El teorema de Miller dice que dada una admitancia
Y entre dos nodos de un circuito, entre los cuales la
ganancia de tensin K es conocida, es posible
obtener un circuito equivalente con una admitancia
1
Y en el primer nodo y otra
2
Y en el segundo,
ambas con su otro terminal a masa, tales que sus
valores son:
( ) K Y Y = 1
1
e ( ) K Y Y / 1 1
2
=

Figura 39 - Teorema de Miller
La Figura 39 muestra una esquematizacin del teorema. ste circuito equivalente es vlido mientras no cambien las
condiciones iniciales de ganancia de tensin y admitancia.
Una aplicacin muy utilizada de ste
teorema es para obtener las capacidades
equivalentes a la entrada y a la salida de
una etapa transistorizada con un capacitor
entre colector y base (ste tambin puede
ser el capacitor equivalente interno del
transistor). La Figura 40 muestra sta
situacin. Como en general la ganancia
de tensin
v
A de la etapa es grande y
negativa, la capacidad de entrada toma un
valor aproximado de:
F v F
C A C .
1


Figura 40 - Teorema de Miller aplicado a un capacitor entre colector y base
La capacidad de salida rara vez se tiene en cuenta, debido a que para determinar la impedancia de salida hacemos
cambiar las condiciones iniciales de ganancia, y por lo tanto el circuito equivalente de Miller ya no es vlido.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 19 de 83 Resumen de Electrnica Aplicada II
Respuesta en frecuencia de un transistor
El parmetro de ganancia de corriente en cortocircuito del
transistor
fe
h no es constante con la frecuencia como se
haba supuesto hasta ahora. ste se mantiene
aproximadamente constante para frecuencias bajas y medias,
pero comienza a decaer en frecuencias altas, siendo su valor:

f f j
h
A
fe
iH
. 1+
=
En la Figura 41 se muestra sta variacin.

Figura 41 - Respuesta en frecuencia de un transistor

Anlisis del dominio s
El dominio s
Nuestro objetivo al analizar un amplificador en el dominio s es hallar la ganancia de tensin como una funcin de
la frecuencia compleja. Al realizar el anlisis encontraremos una funcin de transferencia ( ) ( ) ( ) s V s V s T
i o
= .
Podemos expresarla como:
( )
0 1
1
1
0 1
1
1
. .
. . .
b s b s b s
a s a s a s a
s T
n
n
n
m
m
m
m
+ + + +
+ + + +
=

L
L
siendo
j i
b a ,
Una vez obtenida sta funcin, la evaluamos para frecuencias fsicas sustituyendo s por . j . El resultado de esto,
( ) . j T es en general una funcin compleja, cuya magnitud es la respuesta en magnitud y cuya fase es la respuesta
en fase del amplificador.
Polos y ceros
Otra forma para expresar la funcin de transferencia es:
( )
( )( ) ( )
( )( ) ( )
n
m
m
P s P s P s
Z s Z s Z s
a s T


=
L
L
2 1
2 1
.
.

donde
m
a es una constante multiplicativa (coeficiente de
m
s en la expresin precedente),
i
Z son los
ceros de la funcin de transferencia (ceros de transmisin), y
j
P son los polos de la misma (modos
naturales de la red).
Funciones de primer orden
Todas las funciones de transferencia con las que trabajaremos tienen polos y ceros reales, y por lo tanto
pueden escribirse como el producto de funciones de transferencia de primer orden de la forma general:
( )
0
0 1
.
+
+
=
s
a s a
s T
i

donde
0
es la frecuencia de ubicacin del polo real, o frecuencia de dB 3 (inversa de la constante de
tiempo de la red). Las constantes
1
a y
0
a determinan el tipo de red:
Red pasa bajos de primer orden:
( )
0
0
+
=
s
a
s T
i

Red pasa altos de primer orden:
( )
0
1
.
+
=
s
s a
s T
i

Diagramas de Bode
Los diagramas de Bode son diagramas de respuesta en frecuencia aproximada en decibeles, que se basan
en las propiedades de los logaritmos ( ) c b a c b a log log log . . log + + = y ( ) b a b a log log / log = .
Para obtenerlo debemos expresar la funcin de transferencia como una fraccin compuesta por productos
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 20 de 83 Resumen de Electrnica Aplicada II
de funciones de primer orden con la forma ( ) ( ) a s s T
i
+ = 1 . De sta manera, la respuesta en magnitud
ser la suma de trminos de la forma ( )
2
1 log . 20 a + y la respuesta en fase ser la suma de
trminos de la forma ( ) a arctan . Los trminos correspondientes a los polos se restarn en vez de
sumarse.
Lo ventajoso de los diagramas de Bode es la simplicidad para construirlos, ya que se trazan todas las
respuestas individuales y luego se suman. La desventaja es que es un diagrama aproximado por asntotas,
pero an as el error es muy bajo.
La Figura 42 muestra un ejemplo para una funcin con un cero y dos polos. La funcin es:
( )
|
|

\
|
+
|
|

\
|
+
=
2 1
1 1
.
f
s
f
s
s C
s T
Las funciones individuales son (numeradas segn la Figura 42):
1. ( ) C s T =
1
, es una constante y su representacin en el diagrama de Bode de amplitud es una recta
horizontal en la ordenada C log 20 . No tiene efecto en el diagrama de fase.
2. ( ) s s T =
2
, es un cero en el origen. La funcin es lineal de s , y su representacin en el diagrama
de Bode de amplitud es una recta de pendiente dB/dec 20 + que pasa por el origen. En el
diagrama de fase representa una recta horizontal a 90 si 0 > C , y a -90 si 0 < C .
3. ( ) ( )
1
1 3
1

+ = f s s T , es un polo en la frecuencia
1
f , por lo tanto su representacin de amplitud
es una recta horizontal hasta
1
f f = , y desde ah una recta de pendiente dB/dec 20 . En el
diagrama de fase es una recta hasta
1
. 1 , 0 f , luego decrece a razn de /dec 45 hasta
1
. 10 f , y
contina recta.
4. ( ) s T
4
es igual al polo anterior, pero para
2
f f = .
La parte inferior de la Figura 42 presenta la resultante de sumar todos los efectos.

Figura 42 - Diagramas de Bode
Funcin de transferencia del amplificador
Las tres bandas de frecuencia
Podemos diferenciar, en general, tres bandas de frecuencia con propiedades distintas en la funcin de
transferencia de un amplificador: frecuencias bajas, frecuencias medias, frecuencias altas. La Tabla 1
muestra las propiedades de cada banda, respecto del efecto que producen los capacitores del circuito y la
variacin de los parmetros de los dispositivos activos, y muestra la pendiente y los lmites de cada una.

U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 21 de 83 Resumen de Electrnica Aplicada II

Efecto de los
capacitores de
acoplamiento y
derivacin
Variabilidad con la
frecuencia de los
parmetros de los
dispositivos activos
Pendiente
Lmite
inferior de
la banda
Lmite
superior de
la banda
Banda de
frecuencias
bajas
No
despreciable,
debe tenerse en
cuenta
Parmetros
constantes
Ascendente (puede no
existir, en el caso de
amplificadores de
continua)
0 = f
L
f f =
Banda de
frecuencias
medias
Despreciable
(cortocircuitos)
Parmetros
constantes
Plana
L
f f =
H
f f =
Banda de
frecuencias
altas
Despreciable
(cortocircuitos)
Variables con la
frecuencia
Descendente
H
f f = = f
Tabla 1 - Las tres bandas de frecuencia y sus propiedades
En la Figura 43 se muestran las respuestas tpicas para amplificadores de continua y acoplados
capacitivamente.

Figura 43 - Respuestas tpicas de amplificadores
Denominaremos ancho de banda a la diferencia
L H
BW =
La funcin de ganancia
La funcin de ganancia en el dominio s puede expresarse como
( ) ( ) ( ) s F s F A s A
H L M
. . =
donde:
( ) s F
L
es la funcin de dependencia para bajas frecuencias, que toma el valor 1 para
L
>> ,
por lo cual ( ) s F A A
H M H
. .
( ) s F
H
es la funcin de dependencia para altas frecuencias, que toma el valor 1 para
H
<< ,
por lo cual ( ) s F A A
L M L
. .

M
A es la ganancia del amplificador en la banda media.
Mirando la Tabla 1 vemos los efectos de los capacitores y los parmetros para cada banda, por lo cual de
all podemos deducir cmo calcular cada funcin.
Respuesta a baja frecuencia (para polos y ceros fciles de determinar)
En general uno de los polos de bajas estar a una frecuencia mucho ms alta que los dems polos y que los
ceros, y se llamar polo dominante en bajas. Gracias a ste hecho, la funcin de bajas frecuencias se
puede aproximar como:
( )
L
L
s
s
s F
+
(funcin pasa altos)
siendo
L
la frecuencia del polo dominante.
Si no se cumple la premisa, se debe realizar el anlisis completo por Bode.
Respuesta a alta frecuencia (para polos y ceros fciles de determinar)
En general uno de los polos de altas estar a una frecuencia mucho ms baja que los dems polos y que los
ceros, y se llamar polo dominante en altas. Gracias a ste hecho, la funcin de altas frecuencias se puede
aproximar como:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 22 de 83 Resumen de Electrnica Aplicada II
( )
H
H
s
s F

1
1
(funcin pasa bajos)
siendo
H
la frecuencia del polo dominante.
Si no se cumple la premisa, se debe realizar el anlisis completo por Bode.
Mtodo aproximado para el caso de polos y ceros difciles de determinar
En muchos casos no es fcil determinar los polos y ceros de la funcin de transferencia, y la existencia de
los dominantes. Para tales casos, es posible aplicar un mtodo aproximado para determinar
L
y
H
.
Frecuencia de corte superior
La frecuencia de corte superior, siempre que exista un polo dominante, ser el resultado de la
siguiente frmula:
( )

i
iOC i
H
R C .
1

VIII

Donde
i
C son cada uno de los capacitores presentes en el circuito, y las
iOC
R son las
resistencias que ve cada capacitor en particular si se reducen a cero todas las dems capacidades
(circuitos abiertos), y si se enmudecen todos los generadores independientes. A los productos
iOC i
R C . se los denomina constantes de tiempo a circuito abierto.
Frecuencia de corte inferior
La frecuencia de corte inferior, siempre que exista un polo dominante, ser el resultado de la
siguiente frmula:

|
|

\
|

i iSC i
L
R C .
1

IX

Donde
i
C son cada uno de los capacitores presentes en el circuito, y las
iSC
R son las resistencias
que ve cada capacitor en particular si se hacen tender a infinito todas las dems capacidades
(cortocircuitos), y si se enmudecen todos los generadores independientes. A los productos
iSC i
R C . se los denomina constantes de tiempo en cortocircuito.
Respuesta en frecuencia de las distintas configuraciones
Haremos un anlisis de cada configuracin con el mtodo aproximado, para encontrar las frecuencias de los polos.
Luego veremos cmo se hace para disear los valores de las capacidades para cada una de ellas. En estos casos,
elegiremos como capacitor dominante aquel que presente menor resistencia equivalente para bajas frecuencias de
tal manera de reducir lo ms posible los valores de las capacidades para lograr el diseo esperado. Analizaremos la
respuesta para altas frecuencias teniendo en cuenta las capacidades propias del dispositivo activo, y utilizando el
teorema de Miller, si correspondiese.
Respuesta en frecuencia del amplificador en fuente comn
Vamos a analizar el amplificador en fuente comn de la Figura 44.

VIII
Ver demostracin en Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press. Pg. 596
IX
Ver demostracin en Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press. Pg. 600
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 23 de 83 Resumen de Electrnica Aplicada II

Figura 44 - Amplificador en fuente comn, esquema y circuito equivalente en baja frecuencia
Por medio de las constantes de tiempo en cortocircuito obtendremos la respuesta a las bajas frecuencias. Para ello
analizamos los circuitos de la Figura 45, sus constantes de tiempo, y las resistencias vistas.

Figura 45 - Constantes de tiempo de cortocircuito del amplificador en fuente comn
iSC i iSC
R C . =
gen G iSC
R R R + =

SSC S SSC
R C . =
( ) [ ]
L D d S SSC
R R r R R // // + =

oSC o oSC
R C . =
( )
d D L oSC
r R R R // + =

La frecuencia de corte inferior ser:
oSC o SSC S iSC i
L
R C R C R C .
1
.
1
.
1
+ +
Como la resistencia que presenta el menor valor es, en general
SSC
R , el trmino dominante en
L
ser el que
corresponde a
SSC
1 . Por lo tanto, usaremos ste capacitor como el que defina al polo dominante, y su valor ser:
SSC L
S
R
C
.
1


Los otros capacitores, para que sus frecuencias no afecten a ste polo debern estar, por lo menos a una dcada por
debajo de
L
. Por lo tanto:
iSC L
i
R
C
. . 1 , 0
1

y
oSC L
o
R
C
. . 1 , 0
1


Adems, la funcin de transferencia presenta un cero de transmisin para la frecuencia a la cual
S
Z se hace
infinita. Esto ocurre para una frecuencia
S S Z
R C . 1 = . De todas maneras, ste cero nunca es problema, porque
siempre se presenta a una frecuencia menor que la del polo dominante, ya que
S SSC
R R < .
Para analizar la respuesta en alta frecuencia,
despreciaremos el efecto de los capacitores de
acoplamiento y derivacin (cortocircuitos) y
utilizaremos el modelo del FET que incluye las
capacidades internas
gs
C y
gd
C . El modelo se muestra
en la Figura 46. La tensin
i
V y la resistencia
i
R son el
modelo equivalente de Thvenin a la entrada del
circuito, que incluye las resistencias de polarizacin y la
del generador. La resistencia
L
R representa la
combinacin de todas las resistencias en el circuito de
salida.

Figura 46 - Amplificador en fuente comn, circuito equivalente
en alta frecuencia
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 24 de 83 Resumen de Electrnica Aplicada II
Aplicando el teorema de Miller, obtendremos la capacidad derivada de
gd
C que se refleja a la entrada. La ganancia
entre compuerta y drenador es
L m
R g . , por lo tanto la capacidad buscada es:
( )
L m gd gdi
R g C C + = . 1
Como sta capacidad aparece en paralelo con
gs
C , se sumarn. Aparecer en la entrada un circuito pasabajos, cuya
respuesta estar determinada por la resistencia equivalente de entrada
i
R y la capacidad total de entrada:
( )
L m gd gs T
R g C C C + + = . 1
La frecuencia de corte superior ser, por lo tanto:
i T
H
R C .
1
=
Para aumentar sta frecuencia de corte debe reducirse la ganancia del amplificador, lo cual es una desventaja, o
reducir la resistencia equivalente de entrada, lo cual no siempre es posible. Deducimos entonces que la respuesta a
altas frecuencias en un amplificador en fuente comn est limitada por el efecto Miller de su capacitancia de
realimentacin.
Respuesta en frecuencia del amplificador en emisor comn
Vamos a analizar el amplificador en fuente comn de la Figura 47.

Figura 47 - Amplificador en emisor comn, esquema y circuito equivalente en baja frecuencia
Por medio de las constantes de tiempo en cortocircuito obtendremos la respuesta en bajas frecuencias. Para ello
analizamos el circuito equivalente mostrado del lado derecho de la Figura 47, para cada una de las condiciones.
Obtendremos los siguientes valores:
iSC i iSC
R C . =
( )
ie B gen iSC
h R R R // + =

ESC E ESC
R C . =
( )
(
(

+
+
=
1
//
//
fe
gen B ie
E ESC
h
R R h
R R

oSC o oSC
R C . =
L C oSC
R R R + =

La frecuencia de corte inferior ser:
oSC o ESC S iSC i
L
R C R C R C .
1
.
1
.
1
+ +
Como la resistencia que presenta el menor valor es, en general
ESC
R , el trmino dominante en
L
ser el que
corresponde a
ESC
1 . Por lo tanto, usaremos ste capacitor como el que defina al polo dominante, y su valor ser:
ESC L
E
R
C
.
1


Los otros capacitores, para que sus frecuencias no afecten a ste polo debern estar, por lo menos a una dcada por
debajo de
L
. Por lo tanto:
iSC L
i
R
C
. . 1 , 0
1

y
oSC L
o
R
C
. . 1 , 0
1


U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 25 de 83 Resumen de Electrnica Aplicada II
Adems, la funcin de transferencia presenta un cero de transmisin para la frecuencia a la cual
E
Z se hace
infinita. Esto ocurre para una frecuencia
E E Z
R C . 1 = . De todas maneras, ste cero nunca es problema, porque
siempre se presenta a una frecuencia menor que la del polo dominante, ya que
E ESC
R R < .
Nuevamente, para analizar la respuesta en alta
frecuencia, despreciaremos el efecto de los capacitores
de acoplamiento y derivacin (cortocircuitos) y
utilizaremos el modelo del BJT que incluye las
capacidades internas

C y

C . El modelo se muestra
en la Figura 48. La tensin
i
V y la resistencia
i
R son el
modelo equivalente de Thvenin a la entrada del
circuito, que incluye las resistencias de polarizacin, la
del generador y las de entrada del transistor. La
resistencia
L
R nuevamente representa la combinacin
de todas las resistencias en el circuito de salida.

Figura 48 - Amplificador en emisor comn, circuito equivalente
en alta frecuencia
Aplicaremos el teorema de Miller a la capacidad

C . La ganancia entre compuerta y drenador, al igual que en el


caso anterior es
L m
R g . , por lo tanto la capacidad reflejada a la entrada es:
( )
L m i
R g C C + = . 1


Como sta capacidad aparece en paralelo con

C , se sumarn. Aparecer en la entrada un circuito pasabajos, cuya


respuesta estar determinada por la resistencia equivalente de entrada
i
R y la capacidad total de entrada:
( )
L m T
R g C C C + + = . 1


La frecuencia de corte superior ser, por lo tanto:
i T
H
R C .
1
=
Para aumentar sta frecuencia de corte debe reducirse la ganancia del amplificador, lo cual es una desventaja, o
reducir la resistencia equivalente de entrada, lo cual no siempre es posible. Deducimos entonces que la respuesta a
altas frecuencias en un amplificador en emisor comn est limitada por el efecto Miller de su capacitancia de
realimentacin.
Respuesta en frecuencia del amplificador en compuerta comn y en base comn
Analizaremos slo la respuesta en altas frecuencias, ya que para bajas frecuencias el anlisis es muy sencillo,
utilizando el mtodo aproximado, y existe cierta arbitrariedad en la eleccin de la capacidad determinante en el
diseo, dependiendo de los valores de resistencias propios de cada diseo en particular.

Figura 49 - Amplificador en compuerta comn y en base comn
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 26 de 83 Resumen de Electrnica Aplicada II
Estas configuraciones, mostradas en la Figura 49, eliminan el efecto Miller en la capacidad de realimentacin, por
lo que responden mejor a las altas frecuencias.
Las analizaremos juntas, ya que el modelo en altas frecuencias, mostrado en la parte izquierda de la Figura 50 es
esencialmente el mismo. Se han hecho las mismas consideraciones que en el caso anterior para
i
V ,
i
R y
L
R . En la
parte derecha de la figura se reacomoda el modelo para mostrar mejor sus propiedades y para facilitar su anlisis.

Figura 50 - Amplificador en compuerta comn y base comn, circuito equivalente en alta frecuencia
La resistencia
e
r que aparece a la entrada es parte de la admitancia de entrada equivalente que resulta de calcular la
corriente que entra el circuito como:
|
|

\
|
+ =
|
|

\
|
+ + =
|
|

\
|
+ =

C s
r
V C s g
r
V V g C s
r
V I
e
m m i
.
1
.
1
. . .
1

El circuito equivalente simplificado mostrado en la parte derecha de la Figura 50 muestra claramente la ventaja de
stas configuraciones:

C tiene un terminal a masa, y por lo tanto desaparece el efecto Miller. Por ende, la
frecuencia de corte superior ser mucho ms alta que en las configuraciones de emisor y fuente comn.
Del lado de la entrada tenemos la capacidad

C , que determinar la frecuencia de un polo en altas:


( )
i e
P
R r C //
1
1

=
Como
e
r es de pequeo valor,
1 P
ser relativamente alta.
Del lado de la salida, la capacidad

C es pequea, y por lo tanto el polo que presenta tambin ser de muy alta
frecuencia:
L
P
R C
=
.
1
2


La frecuencia de corte superior ser alguna de stas, dependiendo de los valores propios de cada caso.
Lamentablemente, el modelo presentado para ste anlisis es insuficiente para un clculo cuantitativo exacto. An
as, cualitativamente podemos ver los efectos de sta configuracin.
La principal desventaja de las configuraciones de compuerta comn y base comn es la baja impedancia de
entrada.
Respuesta en frecuencia del amplificador cascode
sta configuracin, mostrada en la Figura 51 combina las ventajas de los circuitos de emisor comn y fuente
comn. Para ello,
1
Q puede ser un FET o un BJT, pero
2
Q debe ser un BJT, que tiene baja impedancia de entrada
en base comn. La resistencia de carga vista por el circuito en emisor comn que contiene a
1
Q es la impedancia de
entrada
2 e
r del circuito en base comn de
2
Q . sta baja resistencia de carga reduce la ganancia del circuito, y por
ende el efecto multiplicador de Miller de la capacidad de realimentacin
1
C . sta reduccin de la ganancia de
tensin se compensa con la alta ganancia del circuito de base comn que contiene a
2
Q , y que no presenta efecto
Miller. Por lo tanto, la frecuencia de corte superior ser muy alta, y el circuito tendr buena ganancia.
Para analizar la respuesta en alta frecuencia, combinamos los circuitos equivalentes del amplificador de emisor
comn y el de base comn.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 27 de 83 Resumen de Electrnica Aplicada II

Figura 51 - Amplificador en configuracin cascode
En la Figura 52 se muestra el circuito equivalente, con la simplificacin en
2
Q .

Figura 52 - Amplificador cascode, circuito equivalente en alta frecuencia
La capacidad
2
C y la resistencia
2 e
r producen un polo no dominante con una frecuencia:
2 2
1
.
1
e
P
r C

=
Por lo tanto,
2
C puede ignorarse a los efectos prcticos. Como la resistencia
2 e
r es de muy bajo valor, la
ganancia de la primera etapa ser aproximadamente unitaria, por lo que las capacidades reflejadas por Miller a la
entrada y a la salida sern:
1 1
. 2

C C
i
= y
1 1
. 2

C C
o
=
Despreciamos el efecto en la salida, por ser la capacidad reflejada de muy bajo valor, y porque ya habamos
despreciado
2
C . El polo dominante ser el que aparece en la entrada, cuya frecuencia ser:
( )
i
H
R C C . . 2
1
1 1

+
=
sta frecuencia es mucho menor que la del polo que aparece en la salida:
L
P
R C
=
.
1
2
2


Para el caso de que sta configuracin tenga una carga activa y est en un circuito integrado, el polo dominante ya
no ser el de la entrada, sino el de la salida, es decir:
2
activa carga
P H

Tambin deberemos tener en cuenta en ste caso la capacidad presente a la salida de la etapa.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 28 de 83 Resumen de Electrnica Aplicada II
Respuesta en frecuencia del amplificador en seguidor de emisor y seguidor de fuente
Analizaremos la respuesta a la alta frecuencia de una etapa de seguidor de emisor, cuya configuracin ms sencilla
se muestra del lado izquierdo de la Figura 53. Del lado derecho de la misma se muestra el circuito equivalente para
altas frecuencias.

Figura 53 - Amplificador en seguidor de emisor, esquema y circuito equivalente en alta frecuencia
Se puede demostrar que sta funcin de transferencia tiene dos polos y un cero, cumpliendo la forma:
( )
( )( )
2 1
1 . 1
1
P P
Z
M v
s s
s
A s A

+ +
+
=
La frecuencia del cero generalmente es bastante alta, por lo que no juega un papel muy importante en la respuesta.
Pero desafortunadamente no es tan fcil ver cul de los polos es dominante. Seguiremos un camino de anlisis
alternativo.
En la mayora de las aplicaciones
gen
R es grande, y proporciona junto con la capacidad de entrada un polo
dominante. Para hallar esa capacidad, podemos realizar simplificaciones en el circuito equivalente. En la Figura 54
se muestran las distintas fases de simplificacin.

Figura 54 - Amplificador en seguidor de emisor, simplificacin del circuito equivalente
En el primer paso, se ha reacomodado el circuito. En el segundo se ha reemplazado la rama derecha del circuito por
un equivalente, sabiendo que la impedancia equivalente vista desde el generador

V g
m
. hacia abajo es:
( )


y
R y g
V y
V
Z
E m o
eq
.
.
+
= = donde

C s
r
y .
1
+ =
Sumando esa impedancia a la impedancia

y 1 , se obtiene:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 29 de 83 Resumen de Electrnica Aplicada II
( ) [ ]
( )
E
E m
E m E
E m
E
E m
eq eq
R
R g
C
s R g r R
C s
r
R g
R
y
R g
Z
y
Z +
(

+
+ = +
+
+
= +
+
= + =
. 1
// . 1 .
.
1
. 1 . 1 1



Que es la rama reemplazada en el segundo paso. En el tercer paso, despreciamos
E
R , por ser de bajo valor
comparada con el paralelo superior a ella. Queda una simple red pasabajos, ya que se suman los capacitores en
paralelo.
La frecuencia de corte que produce esto es:
( ) ( ) ( ) [ ]
E m i
E m
H
R g r R
R g
C
C . 1 . // .
. 1
1
+
|
|

\
|
+
+
=


sta frecuencia es relativamente alta, por lo que el seguidor de emisor tiene un gran ancho de banda. Esto se debe a
la ausencia del efecto Miller.
Tambin podra utilizarse el mtodo de las constantes de tiempo de circuito abierto, teniendo en cuenta ambas
capacidades, para hallar un valor ms exacto.
Respuesta en frecuencia del amplificador de colector comn y emisor comn en cascada
Se puede combinar el gran ancho de banda del seguidor de emisor con la ganancia de tensin del emisor comn,
colocndolos en cascada como muestra la Figura 55. El amplificador en emisor comn s presenta efecto Miller en
su capacidad de realimentacin, pero como la etapa de seguidor de emisor tiene muy baja resistencia de salida, la
combinacin de ambas es pequea y el efecto se ve aplacado, logrando tener una alta frecuencia de corte superior, y
por lo tanto un gran ancho de banda.

Figura 55 - Amplificador cascada de colector comn y emisor comn
Respuesta en frecuencia del amplificador diferencial
Caso de excitacin simtrica
Consideremos el amplificador diferencial de la Figura 56. La seal de entrada se aplica en forma
complementaria, y la resistencia del generador
gen
R est igualmente distribuida de ambos lados. sta
situacin se presenta en el caso de alimentar al amplificador con la salida de otra etapa diferencial.
Debido a la simetra y complementariedad del circuito, su respuesta en frecuencia de ganancia diferencial
ser idntica a la del circuito equivalente de emisor comn que se muestra en la parte derecha de la Figura
56.
Como el amplificador es de acoplamiento directo, su ganancia se extiende hasta frecuencia cero, donde su
valor es:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 30 de 83 Resumen de Electrnica Aplicada II
|
|

\
|
+
= =
2
.
0
gen
C m
gen
o
R
r
r
R g
V
V
A


La respuesta de alta frecuencia estar dominada por un polo en la frecuencia
T i
H
C R .
1
=
al igual que en el caso visto en Respuesta en frecuencia del amplificador en emisor comn.

Figura 56 - Amplificador diferencial con excitacin simtrica
Caso de excitacin asimtrica
La Figura 57 muestra un amplificador diferencial
excitado de forma asimtrica. Resultar de todo el
anlisis que sigue que la respuesta para ste tipo
de excitacin es casi idntica a la del
amplificador excitado simtricamente.
Utilizando el modelo de alta frecuencia del
transistor obtenemos el circuito equivalente que se
muestra en la parte superior de la Figura 58. Ms
abajo se hace una simplificacin, debido a que la
simetra de los transistores permite inferir que
2 1
V V = . En el tercer circuito se han
agrupado los componentes para los cuales es
posible hacerlo, y se ha calculado la tensin de
salida, de tal manera de obtener el factor de
multiplicacin para la capacidad de
realimentacin. Para ello se ha despreciado la
corriente que circula por dichos capacitores

C y
el valor de la resistencia
x
r . As obtenemos el
circuito que aparece en la parte inferior de la
Figura 58.

Figura 57 - Amplificador diferencial con excitacin asimtrica
De ste anlisis surge que la respuesta en altas frecuencias est dominada por un polo ubicado en la
frecuencia
( ) ( ) [ ]
(

+ +
=
2
.
2
. . 2 // . 2
1

C
R g
C
r R r
C m x gen
H

La ganancia a bajas frecuencias es:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 31 de 83 Resumen de Electrnica Aplicada II
( )
x gen
C m
gen
o
r R r
r
R g
V
V
A
. 2 . 2
. 2
.
0
+ +
= =



Figura 58 - Circuito equivalente del amplificador diferencial con excitacin asimtrica
Efecto de la resistencia de emisor en la respuesta en frecuencia
El ancho de banda del amplificador diferencial se puede incrementar si se incluyen dos resistencias
E
R
iguales en los emisores. Esto se logra a expensas de una reduccin en la ganancia de baja frecuencia. En la
Figura 59 se muestra la configuracin de un solo transistor, extensible debido a la simetra del circuito, y el
circuito equivalente para altas frecuencias.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 32 de 83 Resumen de Electrnica Aplicada II

Figura 59 - Efecto de la resistencia de emisor en el amplificador diferencial
En ste caso ya no es conveniente aplicar el teorema de Miller, porque ste no simplifica el anlisis. Lo
ms conveniente es aplicar la tcnica de constantes de tiempo a circuito abierto. La frecuencia de corte
superior ser:
OC OC
H
R C R C

. .
1
+
=
Como el ancho de banda se aumenta en un factor aproximadamente igual a la disminucin de la ganancia,
el producto GB se mantiene constante. De esa manera, el diseador puede cambiar ganancia por ancho de
banda eligiendo un adecuado valor de
E
R .
Variacin de la RRMC con la frecuencia
La RRMC de un amplificador diferencial decrece a altas
frecuencias debido a dos razones principalmente:
Aumento de la ganancia de modo comn con la
frecuencia
Disminucin de la ganancia diferencial con la frecuencia.
En la Figura 60 se muestra el semicircuito equivalente de modo
comn. Aqu la resistencia R es la resistencia de salida y C es la
capacitancia de salida de la fuente de corriente de polarizacin.
stos componentes introducen un cero en la funcin de ganancia
de modo comn a una frecuencia
C R
Z
.
1
=
Como R suele ser de valor muy elevado,
Z
tiene un valor
relativamente bajo. El resultado es una pendiente de
dB/dec 20 + a partir de esa frecuencia baja. La ganancia de
modo comn decrece a frecuencias ms altas debido a los polos
introducidos por

C ,

C y 2 C .

Figura 60 - Circuito equivalente del
amplificador diferencial en modo comn

Figura 61 - Variacin de la RRMC con la frecuencia
La Figura 61 muestra las variaciones de las ganancias en modo comn
CM
A y diferencial
V
A , y el
resultado en la RRMC . Como sta relacin es:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 33 de 83 Resumen de Electrnica Aplicada II
CM V
CM
V
A A
A
A
RRMC log 20 log 20 log 20 = =
Slo basta restar los diagramas de Bode.
El par diferencial como amplificador de banda ancha: colector comn y base comn
Con una pequea modificacin del circuito del par
diferencial podemos obtener un amplificador de mayor ancho
de banda. Se utiliza la configuracin de la Figura 62, en la
cual se ha quitado el resistor del colector en la entrada, por lo
cual en esa etapa se elimina el efecto Miller, ya que queda
una etapa de colector comn. La segunda etapa es de base
comn, por lo que tampoco presenta dicho efecto.
Los problemas que presenta ste circuito son:
Gran desequilibrio en continua
Reduccin de la ganancia
Reduccin de la RRMC .
Para amplificadores acoplados capacitivamente se podra
eliminar el desequilibrio en continua agregando en la base
del segundo transistor la misma resistencia
gen
R que en el
primero, pero hay que desacoplar la seal a masa con un
capacitor de elevado valor.
El valor de la frecuencia de corte depender de los valores de
los componentes en cada caso, y su anlisis es muy sencillo.

Figura 62 - Par diferencial como amplificador de
banda ancha
Medicin en laboratorio de las frecuencias de corte
Existe una relacin ntima entre la respuesta en frecuencia de un amplificador y la manera a la cual responde a una
onda cuadrada aplicada en su entrada.
Medicin de la frecuencia de corte inferior
Aplicamos un escaln de tensin de baja frecuencia en la entrada de un amplificador, y variamos ste
parmetro f hasta obtener en la salida una seal cuyo techo del escaln tenga una disminucin marcada y
visible de amplitud (rampa decreciente). Medimos la tensin pico a pico
pp
V del escaln en la salida y su
variacin V a lo largo de la duracin del pulso en el techo de la onda. Como conocemos la frecuencia
f de la onda cuadrada aplicada, podemos determinar la frecuencia de corte inferior
L
f del amplificador
como:
pp
L
V
V f
f
.
. . 2

=
X

Medicin de la frecuencia de corte superior
Aplicamos un escaln de tensin de alta frecuencia en la entrada de un amplificador, y variamos ste
parmetro f hasta obtener en la salida una seal exponencial cuyo lmite superior tenga la menor porcin
horizontal posible. Medimos el tiempo de subida
r
t , que va del 10% al 90% del valor final. Podemos
determinar la frecuencia de corte superior
H
f del amplificador como:
r
H
t
f
35 , 0
=
XI

Aplicacin: Estimacin de las capacidades del dispositivo activo
Deseamos conocer una capacidad intrnseca del amplificador, en general del dispositivo activo. Lo primero
que hacemos es medir la frecuencia de corte superior
2
f del amplificador original. Luego, en el lugar de

X
Ver demostracin en Ing. Nelson Mocayar. Guas de Trabajos Prcticos de Electrnica Aplicada II. T.P. N 4. Pg. 4 y 7
XI
Ver demostracin en Ing. Nelson Mocayar. Guas de Trabajos Prcticos de Electrnica Aplicada II. T.P. N 4. Pg. 2
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 34 de 83 Resumen de Electrnica Aplicada II
inters donde queremos conocer la capacidad
des
C , colocamos un capacitor de valor conocido
con
C que
estimaremos que sea mucho mayor que la capacidad que deseamos medir, y medimos la nueva frecuencia
de corte
2
f . La capacidad desconocida ser:
2
2
.
f
C f
C
con
des


UNIDAD IV: AMPLIFICADORES REALIMENTADOS
Clases de amplificadores
La Tabla 2 muestra las diferentes clases de amplificadores, y las condiciones que tienen que cumplir.
Esquema
Condicin del
circuito de entrada
Condicin del
circuito de salida
Relacin de
amplificacin
Parmetro
caracterstico

Figura 63 - Amplificador de tensin
i s
R R <<
L o
R R <<
s v o
V A V . =
v
A
(ganancia de
tensin a circuito
abierto)

Figura 64 - Amplificador de corriente
i s
R R >>
L o
R R >>
s i o
I A I . =
i
A
(ganancia de
corriente en
cortocircuito)

Figura 65 - Amplificador de transconductancia
i s
R R <<
L o
R R >>
s m o
V G I . =

m
G
(transcon-
ductancia en
cortocircuito)

Figura 66 - Amplificador de transresistencia
i s
R R >>
L o
R R <<
s m o
I R V . =
i
A
(transresistencia a
circuito abierto)
Tabla 2 - Clases de amplificadores
Estructura general de la realimentacin
El concepto de realimentacin, o ms propiamente de amplificador realimentado se aplica a un amplificador de
lazo abierto (que no posee ningn tipo de realimentacin), cuya relacin de transferencia es A, alimentado por una
fuente de seal
s
X , conectado a una carga
L
Z , y cuya seal de salida se muestrea, se hace pasar por una red de
realimentacin con relacin de transferencia , y se mezcla con la seal de entrada del mismo amplificador.
La Figura 67 muestra un diagrama en bloques general, que describe la estructura de un amplificador realimentado.
Las seales X pueden ser tensiones o corrientes.

Figura 67 - Diagrama en bloques de un amplificador realimentado
Premisas de la teora de realimentacin
Las condiciones que deben darse idealmente (o que deben aproximarse, en general) en un amplificador
realimentado para que se puedan aplicar todos los conceptos que se van a desarrollar son:
La fuente, la carga y la red de realimentacin no deben cargar al amplificador de lazo abierto, es
decir, que A no dependa de ninguno de estos parmetros.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 35 de 83 Resumen de Electrnica Aplicada II
La transmisin de seal desde la fuente a la carga se realiza solamente a travs del amplificador
de lazo abierto.
La transmisin de seal de la salida a la entrada se realiza solamente a travs de la red de
realimentacin.
La relacin de realimentacin es independiente de la resistencia de fuente
s
R y de la carga.
En la realidad algunas de estas condiciones no siempre se cumplen, por lo que debemos asegurarnos de
adaptar nuestros circuitos para poder lograrlas, y as aplicar el anlisis.
Ganancia del amplificador de lazo abierto
Es la relacin de transferencia propia del amplificador sin realimentacin. Se define como:
i
o
X
X
A =
Puede ser una ganancia de tensin, de corriente, una transconductancia o transresistencia, dependiendo del
tipo de amplificador que se est considerando. No depende de la fuente de seal, de la carga, ni de la red
de realimentacin. Slo depende de las propiedades internas del amplificador sin realimentar.
Relacin de realimentacin
La relacin de realimentacin, o factor de transmisin inversa, del amplificador se define como:
o
f
X
X
=
Depende solamente de la configuracin interna de la red de realimentacin, y puede o no ser funcin de la
frecuencia.
Ganancia del amplificador de lazo cerrado
La seal realimentada se mezcla con la seal de la fuente para formar la seal de entrada al amplificador:
f s i
X X X =
La ganancia de lazo cerrado ser la relacin de transferencia del amplificador completo, incluida la
realimentacin. Se define entonces como:
s
o
f
X
X
A =
De las ltimas cuatro ecuaciones vistas surge que:
A
A
A
f
. 1 +
=
Independencia de la ganancia de lazo cerrado
Si logramos que 1 . >> A , cosa que no es rara en la prctica, la ecuacin anterior se reduce a

f
A
ste hecho hace que la ganancia de lazo cerrado sea independiente de la ganancia del
amplificador de lazo abierto, lo cual es muy ventajoso, porque el factor de realimentacin es
un parmetro fcil de controlar. No as la ganancia de un amplificador.
Diferencia de retorno y cantidad de realimentacin
El producto A . se denomina ganancia de lazo. La diferencia entre la unidad y la ganancia de lazo se
denomina diferencia de retorno D, y es el denominador de la ecuacin anterior.
A D . 1 + =
La cantidad total de ganancia que aporta la realimentacin se expresa en dB y se define como:
D
N
1
log . 20 =
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 36 de 83 Resumen de Electrnica Aplicada II
Tipos de realimentacin
La realimentacin puede ser positiva o negativa. En la realimentacin positiva, la seal realimentada se
suma con la seal de la fuente, haciendo que la seal de entrada sea mayor a sta; en la negativa se resta,
haciendo que sea menor. Las condiciones y efectos de ambos tipos se muestran a continuacin:
Si 1 > D realimentacin negativa A A
f
< Amplificador estable
Si 1 < D realimentacin positiva A A
f
> Amplificador inestable
Lo que buscamos en el diseo de amplificadores es que sean estables, para mejorar sus propiedades y para
que sean verstiles. Por ello aplicamos realimentacin negativa. La realimentacin positiva se utiliza en el
diseo de osciladores.
Propiedades de la realimentacin negativa
Las propiedades que presenta la realimentacin negativa en amplificadores son:
Insensibilizacin de la ganancia: Disminuye la sensibilidad del amplificador ante
variaciones de ciertos parmetros, como por ejemplo la temperatura. Matemticamente
se demuestra que:
A
dA
A A
dA
f
f
. 1
1
+
=
Es decir, las variaciones relativas de la ganancia son menores cuando aplicamos
realimentacin. Se denomina insensibilidad al factor A D . 1 + = .
Reduccin de la distorsin no lineal: Al hacer 1 . >> A independizamos la ganancia
de lazo cerrado de la ganancia del amplificador de lazo abierto, por lo que si ste
presenta distorsin no lineal (cambios abruptos en la ganancia), al cerrar el lazo sta se
ver disminuida.
Reduccin del efecto del ruido: Esto slo es posible si podemos suponer que la etapa
que produce el ruido se presenta despus de una etapa amplificadora libre de ruido, cosa
que no es rara en la prctica.
Control de las impedancias de entrada y de salida: Mejora las caractersticas buscadas
en cada clase de amplificador.
Ampliacin del ancho de banda del amplificador: Considerando un amplificador de
un solo polo con ganancia
( )
H
M
s
A
s A
+
=
1

Si aplicamos realimentacin, la ganancia ser
( )
( )
( )
M H
M
M
A
s
A
A
s A
. 1 .
1
. 1

+
+
+
=
Es decir que la ganancia de la banda media disminuy, pero el ancho de banda aument
en la misma proporcin, manteniendo el producto GB constante.
Todas estas propiedades se obtienen a costa de una reduccin de la ganancia del amplificador.
Topologas de realimentacin
Existen cuatro topologas distintas, segn a la salida se haga un muestreo de tensin o de corriente, y segn se
presente en la entrada en serie o en paralelo.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 37 de 83 Resumen de Electrnica Aplicada II
Realimentacin de tensin en serie

Figura 68 - Realimentacin de tensin en serie
Realimentacin de corriente en serie

Figura 69 - Realimentacin de corriente en serie
Realimentacin de tensin en paralelo

Figura 70 - Realimentacin de tensin en paralelo
Realimentacin de corriente en paralelo

Figura 71 - Realimentacin de corriente en paralelo
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 38 de 83 Resumen de Electrnica Aplicada II
Efecto de la realimentacin en la impedancia de entrada
Veremos que la realimentacin tiene un marcado efecto en la impedancia de entrada del amplificador, y que ste
depende de cmo se mezcla la seal realimentada con la seal de entrada. Los casos son:
Realimentacin en serie: como se agrega en general una impedancia en serie con la impedancia de
entrada original, la impedancia vista desde el generador
if
R aumenta.
Realimentacin en paralelo: como se agrega en general una impedancia en paralelo con la impedancia de
entrada original, la impedancia vista desde el generador
if
R disminuye.
Veamos el efecto concreto en cada topologa.
Realimentacin de tensin en serie
Para poder calcular ste efecto deberemos incluir la resistencia de la fuente dentro del amplificador, y con
ella calcular la ganancia de tensin en lazo abierto
v
A . Como para ste anlisis no nos interesa ningn
parmetro diferenciado en la carga, la incluiremos al amplificador de lazo abierto. Calcularemos una nueva
ganancia de tensin resultante llamada
V
A que ser:
L o
L v
V
R R
R A
A
+
=
.

Si hacemos tender a la carga a infinito (circuito abierto), obtenemos la ganancia original, es decir:
( )
V
R
v
A A
L

= lim
El anlisis en la entrada es el que sigue:
( )
V
i
i
i
i V i
i
o i
i
s
if
A
I
V
I
V A V
I
V V
I
V
R . 1
. . .


+ =
+
=
+
= =
y como
i i i
I V R = , la resistencia de entrada con realimentacin ser:
( )
V i if
A R R . 1 + =
Realimentacin de corriente en serie
Nuevamente deberemos incluir la resistencia de la fuente dentro del amplificador, y con ella calcular la
transconductancia en lazo abierto
m
G . Calcularemos la nueva transconductancia que incluye la carga
M
G
como:
L o
o m
M
R R
R G
G
+
=
.

Si hacemos tender a la carga a cero (cortocircuito), obtenemos la transconductancia original, es decir:
( )
M
R
m
G G
L
0
lim

=
El anlisis en la entrada es el que sigue:
( )
M
i
i
i
i M i
i
o i
i
s
if
G
I
V
I
V G V
I
I V
I
V
R . 1
. . .


+ =
+
=
+
= =
La resistencia de entrada con realimentacin ser:
( )
M i if
G R R . 1 + =
Realimentacin de tensin en paralelo
Nuevamente incluimos la resistencia de fuente dentro del amplificador, y con ella calculamos la
transresistencia en lazo abierto
m
R . Obtendremos la nueva transresistencia que incluye la carga
M
R , que
ser:
L o
L m
M
R R
R R
R
+
=
.

Si hacemos tender a la carga a infinito (circuito abierto), obtenemos la transresistencia original, es decir:
( )
M
R
m
R R
L

= lim
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 39 de 83 Resumen de Electrnica Aplicada II
El anlisis en la entrada es el que sigue:
( )
M i
i
i M i
i
o i
i
f i
i
s
i
if
R I
V
I R I
V
V I
V
I I
V
I
V
R
. 1
1
. . +
=
+
=
+
=
+
= =
La resistencia de entrada con realimentacin ser:
( )
M
i
if
R
R
R
. 1 +
=
Realimentacin de corriente en paralelo
Incluiremos la resistencia de la fuente dentro del amplificador, y con ella calcularemos la ganancia de
corriente en lazo abierto
i
A . Obtendremos la nueva ganancia de corriente que incluye la carga
I
A , que
ser:
L o
o i
I
R R
R A
A
+
=
.

Si hacemos tender a la carga a cero (cortocircuito), obtenemos la ganancia original, es decir:
( )
I
R
i
A A
L
0
lim

=
El anlisis en la entrada es el que sigue:
( )
I i
i
i I i
i
o i
i
f i
i
s
i
if
A I
V
I A I
V
I I
V
I I
V
I
V
R
. 1
1
. . +
=
+
=
+
=
+
= =
La resistencia de entrada con realimentacin ser:
( )
I
i
if
A
R
R
. 1 +
=
Efecto de la realimentacin en la impedancia de salida
Veremos que la realimentacin tiene un marcado efecto en la impedancia de salida del amplificador, y que ste
depende de cmo se muestrea la seal de salida. Los casos son:
Muestreo de tensin: como se agrega en general una impedancia en paralelo con la impedancia de salida
original, la impedancia vista desde la carga
of
R disminuye.
Muestreo de corriente: como se agrega en general una impedancia en serie con la impedancia de salida
original, la impedancia vista desde la carga
of
R aumenta.
Veamos el efecto concreto en cada topologa.
Realimentacin de tensin en serie
Para poder calcular ste efecto deberemos excluir del anlisis momentneamente a la resistencia de carga
L
R , enmudecer la fuente de seal y calcular la relacin
of
R entre una tensin aplicada a la salida y la
corriente generada por sta. Como la fuente de seal est enmudecida 0 =
s
V , y por lo tanto
f i
V V = y
V V
f
. = .
La resistencia de salida quedar como
V A V
R V
V A V
R V
V A V
R V
I
V
R
v
o
f v
o
i v
o
of
. .
.
.
.
.
.
+
=
+
=

= =
Entonces la resistencia de salida con realimentacin (sin carga) ser:
( )
v
o
of
A
R
R
. 1 +
=
Ahora deberemos incluir la carga para encontrar la resistencia de salida total del amplificador realimentado
of
R . La carga se encontrar en paralelo con la
of
R calculada. Entonces
of L of
R R R // =

Si hubisemos incluido la carga dentro del amplificador en el paso inicial, la resistencia de salida de ste
sera
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 40 de 83 Resumen de Electrnica Aplicada II
L o o
R R R // =
Adems, la ganancia de tensin de ste nuevo amplificador sera la ya mencionada
V
A , por estar con la
carga incluida. La resistencia de salida quedar como
V A V
R V
V A V
R V
V A V
R V
I
V
R
V
o
f V
o
i V
o
of
. .
.
.
.
.
.
+

=
+

= =
Entonces la resistencia de salida con realimentacin (incluida la carga) ser:
( )
V
o
of
A
R
R
. 1 +

=

Realimentacin de corriente en serie
Procederemos de la misma forma respecto de excluir la carga y enmudecer la entrada. Como la fuente de
seal est enmudecida 0 =
s
V , y por lo tanto
f i
V V = y I V
f
. = .
La resistencia de salida quedar como
( )
( )
( )
I
R I G I
I
R V G I
I
R V G I
I
V
R
o m
o f m
o i m
of
. . .
. .
. . +
=

=
+
= =
Entonces la resistencia de salida con realimentacin (sin carga) ser:
( )
m o of
G R R . 1 + =
Ahora deberemos incluir la carga para encontrar la resistencia de salida total del amplificador realimentado
of
R . La carga se encontrar en paralelo con la
of
R calculada. Entonces
of L of
R R R // =

Analizando sta situacin nos queda:
( )
( )
( ) ( )
( )
43 42 1
43 42 1
M
o
G
o L
o m
m
o of
o L
o m o L
m
R
o L
o L
o m o L
m o L
m o L
m o L
of L
of L
of
R R
R G
G
R R
R R
R G R R
G
R R
R R
R G R R
G R R
G R R
G R R
R R
R R
R
+
+
+
=
+
+ +
+
+
=
+ +
+
=
+ +
+
=
+
=

.
1
. 1
. .
. 1 .
. .
. 1 .
. 1
. 1 .
.


Con esto concluimos que la resistencia de salida con realimentacin (incluida la carga) ser:
( )
( )
M
m
o of
G
G
R R
. 1
. 1

+
+
=

Si hubisemos querido incluir la carga dentro del amplificador en el paso inicial, no hubiramos podido, ya
que la red de realimentacin est intercalada en serie entre la carga y la resistencia de salida. Si forzamos
sta inclusin modificaramos la muestra de corriente I que toma el circuito, y por ende
f
I , para lo cual
ya no es vlido el anlisis. Analizar en la Figura 69.
Realimentacin de tensin en paralelo
Nuevamente debemos excluir del anlisis a la resistencia de carga
L
R , enmudecer la fuente de seal y
calcular la relacin
of
R entre una tensin aplicada a la salida y la corriente generada por sta. Como la
fuente de seal est enmudecida 0 =
s
I , y por lo tanto
f i
I I = e V I
f
. = .
La resistencia de salida quedar como
V R V
R V
I R V
R V
I R V
R V
I
V
R
m
o
f m
o
i m
o
of
. .
.
.
.
.
.
+
=
+
=

= =
Entonces la resistencia de salida con realimentacin (sin carga) ser:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Juan Pablo Mart y Emiliano Lavagetti
Autores:
U.T.N. F.R.M. Pgina 41 de 83 Resumen de Electrnica Aplicada II
( )
m
o
of
R
R
R
. 1 +
=
Ahora incluiremos la carga para encontrar la resistencia de salida total del amplificador realimentado
of
R .
La carga se encontrar en paralelo con la
of
R calculada. Entonces
of L of
R R R // =

Ahora, incluyendo la carga dentro del amplificador en el paso inicial, la resistencia de salida de ste sera
L o o
R R R // =
La transresistencia ser ahora
M
R , por estar con la carga incluida. La resistencia de salida quedar como
V R V
R V
I R V
R V
I R V
R V
I
V
R
M
o
f M
o
i M
o
of
. .
.
.
.
.
.
+

=
+

= =
Entonces la resistencia de salida con realimentacin (incluida la carga) ser:
( )
M
o
of
R
R
R
. 1 +

=

Realimentacin de corriente en paralelo
Procederemos de la misma forma respecto de excluir la carga y enmudecer la entrada. Como la fuente de
seal est enmudecida 0 =
s
I , y por lo tanto
f i
I I = y I I
f
. = .
La resistencia de salida quedar como
( )
( )
( )
I
R I A I
I
R I A I
I
R I A I
I
V
R
o i
o f i
o i i
of
. . .
. .
. . +
=

=
+
= =
Entonces la resistencia de salida con realimentacin (sin carga) ser:
( )
i o of
A R R . 1 + =
Ahora deberemos incluir la carga para encontrar la resistencia de salida total del amplificador realimentado
of
R . La carga se encontrar en paralelo con la
of
R calculada. Entonces
of L of
R R R // =

Analizando sta situacin nos queda:
( )
( )
( ) ( )
( )
43 42 1
43 42 1
I
o
A
o L
o i
i
o of
o L
o i o L
i
R
o L
o L
o i o L
i o L
i o L
i o L
of L
of L
of
R R
R A
A
R R
R R
R A R R
A
R R
R R
R A R R
A R R
A R R
A R R
R R
R R
R
+
+
+
=
+
+ +
+
+
=
+ +
+
=
+ +
+
=
+
=

.
1
. 1
. .
. 1 .
. .
. 1 .
. 1
. 1 .
.


Con esto concluimos que la resistencia de salida con realimentacin (incluida la carga) ser:
( )
( )
I
i
o of
A
A
R R
. 1
. 1

+
+
=

Si hubisemos querido incluir la carga dentro del amplificador en el paso inicial, no hubiramos podido, ya
que la red de realimentacin est intercalada en serie entre la carga y la resistencia de salida. Si forzamos
sta inclusin modificaramos la muestra de corriente I que toma el circuito, y por ende
f
I , para lo cual
ya no es vlido el anlisis. Analizar en la Figura 71.
Como conclusin, cuando analizamos la impedancia de salida de circuitos realimentados donde se
muestrea corriente, no es posible asociar inicialmente la carga con la resistencia de salida del
amplificador.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 42 de 83 Resumen de Electrnica Aplicada II
Anlisis de un amplificador realimentado
Para poder aplicar el mtodo y usar
las ecuaciones correspondientes a
los amplificadores realimentados,
debemos lograr que el amplificador
prctico cumpla las premisas del
modelo ideal de realimentacin.
Como ejemplo se muestra en la
Figura 72 un amplificador de
realimentacin de tensin en serie.
En la parte superior vemos la
configuracin original general,
donde la red de realimentacin ha
sido representada como un
cuadripolo de parmetros hbridos.
Se supone que la red tiene todos
stos parmetros. ste modelo no
sigue el ideal, porque presenta
transmisin directa entre la entrada
y la salida (a travs de
21
h ) y
porque sus parmetros pasivos
cargan al amplificador original. En
general el parmetro de transmisin
directa podr despreciarse, y si
asociamos la resistencia de fuente,
la carga y el resto de los parmetros
pasivos de la red de realimentacin
con el amplificador de lazo abierto
obtenemos el circuito de la parte
inferior de la Figura 72, que se
corresponde con el modelo ideal.

Figura 72 - Ejemplo sobre cmo adaptar un amplificador al modelo ideal de
realimentacin
El mtodo que utilizaremos es una receta prctica para obtener esto que acabamos de hacer en cualquier
amplificador, sin necesidad de representar la red como un cuadripolo ni mucho menos.
Mtodo prctico
Debemos obtener entonces el amplificador de lazo abierto A, que no tiene realimentacin pero que
incluye el efecto de carga que produce dicha red real en l. Para ello realizamos los siguientes pasos:
1. Identificar la topologa de realimentacin y el tipo de amplificador:
a. Determinar el tipo de muestreo: Identificar cul es el parmetro que se muestrea en la
salida, si la tensin
o
V o la corriente
o
I .
b. Determinar el tipo de mezcla: Identificar si la seal realimentada se aplica en un nodo
de la entrada como
f
I (realimentacin en paralelo) o en la malla de entrada como
f
V
(realimentacin en serie).
c. Determinar el factor de realimentacin : Segn lo identificado en los pasos
anteriores encontrar la relacin
o f
X X = .
d. Determinar el tipo de modelo del amplificador en lazo abierto: Con las tres
determinaciones precedentes se puede identificar el tipo de amplificador.
2. Adaptar la fuente al tipo de amplificador: Dependiendo del tipo de amplificador identificado,
obtener un circuito equivalente de Thvenin o Norton en la fuente de seal.
3. Modificar el modelo para llegar al modelo ideal de realimentacin:
a. Hallar el circuito de entrada del amplificador de lazo abierto sin realimentacin:
Eliminar la realimentacin anulando la seal muestreada en la salida y obtener el circuito
de entrada. Para ello, si la seal muestreada es la tensin de salida
o
V , cortocircuitar los
bornes de salida; en cambio, si es la corriente de salida
o
I , abrir los bornes.
b. Hallar el circuito de salida del amplificador de lazo abierto sin realimentacin:
Eliminar la realimentacin anulando la mezcla en la entrada y obtener el circuito de
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 43 de 83 Resumen de Electrnica Aplicada II
salida. Para ello, si la mezcla se realiza en serie a travs de una
f
V , debo abrir los
bornes de entrada ( 0 =
s
I ) para que sta no produzca realimentacin; en cambio, si la
mezcla se realiza en paralelo a travs de una
f
I , debo cortocircuitar los bornes de
entrada ( 0 =
s
V ) para que no se produzca la realimentacin.
c. Combinar ambos circuitos para obtener el amplificador A: Buscar la manera de
obtener un nico circuito equivalente combinando los dos anteriores.
d. Obtener los parmetros de lazo abierto del amplificador: Dependiendo del tipo de
amplificador considerado, obtener la ganancia de lazo abierto (ganancia de tensin,
corriente, transconductancia o transresistencia). Obtener tambin la impedancia de
entrada
i
R y la impedancia de salida
o
R sin realimentacin.
4. Obtener todos los parmetros con realimentacin: Aplicar las frmulas de la teora de
realimentacin para obtener , D ,
f
A ,
if
R
of
R y
of
R .
UNIDAD V: RESPUESTA EN FRECUENCIA DE AMPLIFICADORES
REALIMENTADOS Y SU ESTABILIDAD
Estabilidad
La ganancia de lazo A . es una cantidad importante que caracteriza al lazo de realimentacin, y determina si el
amplificador es estable o no. La estabilidad depende de que la realimentacin en el amplificador sea negativa en
todas las frecuencias de operacin. Si sta se vuelve positiva en alguna de las frecuencias, el amplificador oscilar.
En general, la ganancia de lazo abierto y el factor de realimentacin sern funciones de la frecuencia. Por lo tanto,
la ganancia de lazo cerrado tambin lo ser:
( )
( )
( ) ( ) s A s
s A
s A
f
. 1 +
=
Para frecuencias fsicas, la ganancia de lazo ( ) ( ) . . . j A j es un nmero complejo con magnitud y fase. La
forma en la que ste parmetro vara con la frecuencia es lo que determina si el amplificador es estable o no.
Cuando la fase de la ganancia de lazo sea mayor que 180 , sta se volver negativa, y la realimentacin ser
positiva. Si el mdulo de la ganancia de lazo es menor que uno para esa situacin, el amplificador es estable, pues
la realimentacin positiva no lo har oscilar. Si, en cambio, es mayor o igual que uno, se convertir en un oscilador.
Efecto de la realimentacin en los polos de un amplificador
Amplificador con respuesta de un solo polo
Aplicar realimentacin a un amplificador de un solo polo produce que ste polo se mueva a lo largo del eje
real negativo, alejndose del origen. ste polo nunca entra en el semiplano derecho del plano complejo, y
por lo tanto siempre es estable. Se dice entonces que un amplificador que tiene una respuesta en frecuencia
de un solo polo es incondicionalmente estable. Mirado desde otro punto de vista, la rotacin de fase que
produce nunca supera los 90 , por lo que para cualquier cantidad de realimentacin que se le aplique, ste
ser estable.
Amplificador con respuesta de dos polos
Cuando se aplica realimentacin a un amplificador de dos polos en el eje real, los polos tienden a juntarse.
A medida que se aumenta la realimentacin stos coinciden, y luego se vuelven complejos conjugados,
movindose sobre una recta vertical, pero nunca tocan el eje imaginario ni pasan al semiplano derecho. Por
lo tanto, ste amplificador tambin es incondicionalmente estable. Mirado desde otro punto de vista, la
rotacin de fase que produce slo alcanza los 180 para una frecuencia infinita, por lo que para cualquier
cantidad de realimentacin que se le aplique, ste ser estable.
Amplificador con respuesta de ms de dos polos
Para amplificadores con ms de dos polos, la respuesta en frecuencia deber analizarse en detalle para
determinar si es o no estable, debido a que la presencia de ms de dos polos ya hace rotar la fase en algn
punto a 180 , entonces deberemos verificar que para frecuencias donde la rotacin sea esa o mayor el
mdulo de la ganancia de lazo sea menor que uno.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 44 de 83 Resumen de Electrnica Aplicada II
Estudio de la estabilidad utilizando diagramas de Bode: mrgenes de ganancia y fase
Estudiando conjuntamente el diagrama de amplitud y de fase de la ganancia de lazo A . de un amplificador
podemos analizar la estabilidad. La Figura 73 muestra dos casos: un amplificador estable (figura de la izquierda) y
uno inestable (figura de la derecha).

Figura 73 - Ejemplo de amplificador estable e inestable con diagramas de Bode
Para un amplificador estable, podemos establecer dos conceptos de mrgenes, que son tiles en el diseo, sobre
todo cuando los parmetros varan de tal manera de hacer inestable al circuito:
Margen de ganancia: Es la diferencia entre el valor de A . en la frecuencia
180
y la unidad. Suele
expresarse en dB y representa la cantidad en la que la ganancia de lazo se puede aumentar mientras se
mantiene la estabilidad. Los amplificadores realimentados suelen disearse con suficiente margen de
ganancia para tomar en cuenta los cambios de ganancia con la temperatura, envejecimiento, etc.
Margen de fase: Es la diferencia entre el ngulo de fase para el cual la ganancia es unitaria y 180 . Los
amplificadores realimentados suelen disearse con suficiente margen de fase (por lo menos de 45 ).
Mtodo prctico
La investigacin de la estabilidad al construir diagramas de Bode para obtener la ganancia de lazo A .
puede ser un proceso tedioso y lento, en especial si tenemos que investigar la estabilidad de un
amplificador dado para varias redes de realimentacin. Un mtodo alternativo, que es mucho ms sencillo,
consiste en construir un diagrama de Bode slo para la ganancia de circuito abierto ( ) . j A . Si se supone
que es independiente de la frecuencia, podemos trazar la grfica de ( ) 1 log 20 como una recta
horizontal sobre el mismo plano empleado para A log 20 . La diferencia entre las dos curvas ser
A . log 20 , que es la ganancia de lazo expresada en dB. Por lo tanto, podemos estudiar la estabilidad
al examinar la diferencia entre las dos grficas. Si deseamos evaluar la estabilidad para un factor de
retroalimentacin diferente, simplemente trazamos otra recta horizontal al nivel de ( ) 1 log 20 .
En la Figura 74 se muestra un mismo amplificador de lazo abierto con dos cantidades de realimentacin
distintas, de tal manera de tener un amplificador realimentado estable (lado izquierdo) e inestable (lado
derecho).
Como el punto de fase igual a 180 ocurre siempre en el segmento de dec dB 40 del diagrama de
bode para A , se puede proponer una regla prctica de estabilidad:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 45 de 83 Resumen de Electrnica Aplicada II
Si es independiente de la frecuencia: el amplificador ser estable si la recta de
( ) 1 log 20 corta la curva de A log 20 en algn punto en el segmento de pendiente
dec dB 20 . De sta manera se garantiza un margen de fase de, por lo menos 45 .
Si es funcin de la frecuencia: el amplificador ser estable si la diferencia de pendientes en
la interseccin no excede los dec dB 20 .

Figura 74 - Mtodo prctico de anlisis de estabilidad con diagramas de Bode
Compensacin en frecuencia
Analizaremos mtodos para modificar la funcin de transferencia de lazo abierto ( ) s A de un amplificador que
tiene tres o ms polos, de modo que el amplificador realimentado sea estable para cualquier valor deseado de
ganancia de lazo cerrado.
Teora
Veremos que existen
varios mtodos para
compensar un
amplificador en
frecuencia: introducir
un polo a una
frecuencia baja,
eliminar el polo
dominante (lo cual no
es posible en la
prctica) o correr ste
polo a una frecuencia
ms baja. La Figura 75
muestra la aplicacin
de los dos mtodos
posibles, que se
explicarn a
continuacin.

Figura 75 - Compensacin en frecuencia
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 46 de 83 Resumen de Electrnica Aplicada II
Introduccin de un polo
El mtodo ms sencillo de compensacin en frecuencia consiste en introducir un nuevo polo en la
funcin ( ) s A a una frecuencia suficientemente baja
D
, tal que la ganancia modificada de lazo
abierto ( ) s A' corte a la curva de ( ) 1 log 20 con una diferencia de pendiente de dec dB 20 .
En la Figura 75 se muestra sta situacin en la curva ' A .
Una grave desventaja de ste mtodo es que a la mayor parte de las frecuencias la ganancia de
lazo abierto se reduce de manera considerable, lo cual reduce la cantidad de realimentacin
disponible, reduciendo tambin las ventajas de la realimentacin negativa en el circuito.
Corrimiento del polo dominante
El hecho de que la ganancia ' A del mtodo anterior sea baja es el polo
1 P
. Una solucin sera
eliminarlo, pero esto no es posible.
La posibilidad ms factible es desplazar el mencionado polo a una frecuencia
D
lo
suficientemente baja, tal que la ganancia modificada de lazo abierto ( ) s A corte a la curva de
( ) 1 log 20 con una diferencia de pendiente de dec dB 20 . En la Figura 75 se muestra sta
situacin en la curva A .
Implementacin
Mostraremos cmo implementar el segundo mtodo de compensacin, ya que el primero presenta
desventajas desfavorables.
En general, para correr el polo dominante deber buscarse la capacidad
x
C y la resistencia equivalente
x
R que lo generan y colocarse un capacitor de compensacin
C
C en paralelo con ellas, de tal manera de
lograr la frecuencia de polo ( )
C x x D
C C R + = 1 . La colocacin de ste capacitor suele cambiar la
ubicacin de los otros polos, as que debern calcularse nuevamente, e ir haciendo pruebas hasta encontrar
el capacitor correcto.
La desventaja de sta manera de implementar la compensacin es que la capacidad
C
C suele ser muy
grande, lo que resulta imprctico en muchos casos.
Compensacin de Miller y divisin de polo
Una solucin a la desventaja anterior es colocar el capacitor de compensacin (ahora llamado
f
C ) en la trayectoria de realimentacin de una etapa amplificadora. Debido al efecto Miller, la
capacitancia de compensacin ser multiplicada por la ganancia de la etapa, resultando en una
capacidad eficaz mucho mayor. Adems esto agrega una ventaja adicional, que es la separacin
de los polos. Suponiendo que la etapa amplificadora donde se coloca el capacitor tiene dos polos
1 1
1
.
1
R C
P
= y
2 2
2
.
1
R C
P
=
Al colocar
f
C las frecuencias se modificarn quedando
1 2
1
. . .
1
R C R g
f m
P
y
( )
2 1 2 1
2
. .
.
C C C C C
C g
f
f m
P
+ +
=
XII

Vemos en stas ecuaciones que a medida que
f
C aumenta,
1 P
se reduce y
2 P
aumenta. Esto
se conoce como divisin de polo, y es muy ventajoso, ya que al aumentar
2 P
la ganancia
compensada se hace ms alta, con lo que se tienen nuevamente los efectos beneficiosos de la
realimentacin negativa. Como
f
C queda multiplicado por el factor
2
.R g
m
, el valor necesario
para ste componente ser mucho menor que en el caso anterior.

XII
Ver demostracin en Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press. Pg. 733
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 47 de 83 Resumen de Electrnica Aplicada II
UNIDAD VI: AMPLIFICADORES DE POTENCIA
Introduccin
Los requisitos que debe cumplir la etapa de potencia de un amplificador son:
Baja impedancia de salida: para que pueda entregar la seal de salida a la carga sin prdida de ganancia.
Linealidad: para que no se distorsione la seal entregada a la carga. En otras palabras la distorsin
armnica total ( THD) debe ser muy baja.
Alto rendimiento: es decir, que la potencia entregada a la carga sea alta, en relacin con la que se disipa
en el amplificador.
Las distintas clases de etapas de salida darn caractersticas variadas respecto del cumplimiento de stos requisitos.
Etapas de salida clase A
El seguidor de emisor
Debido a su baja
impedancia de salida, el
seguidor de emisor es la
etapa de salida clase A ms
conocida. Una
configuracin general se
muestra en la parte
izquierda de la Figura 76.
Como vemos, est
polarizado por una fuente
de corriente, que puede ser
una configuracin
transistorizada de corriente
de colector constante.

Figura 76 - Etapa de salida clase A, seguidor de emisor
Caracterstica de transferencia y formas de onda de seal
Como la corriente de emisor
L E
I I I + = , la corriente de polarizacin I debe ser mayor que la mxima
corriente de carga negativa, porque sino
1
Q se corta y la operacin clase A ya no se mantiene. En la parte
derecha de la Figura 76 se muestra la caracterstica de transferencia de sta configuracin. El lmite
positivo de la regin lineal est determinado por la saturacin de
1
Q en
CEsat CC o
V V V + =
max

y el lmite negativo puede estar determinado por que
1
Q no conduzca, en
L o
R I V .
min
=
o porque se sature la fuente de corriente, en
CC o
V V =
min

Sobre la curva de transferencia se han trazado las formas de onda a la entrada y a la salida. Como vemos,
el transistor amplifica (con ganancia unitaria) los 360 de la seal de entrada.
Disipacin de potencia
La mxima disipacin de potencia instantnea de sta configuracin ocurre cuando no hay seal de entrada
aplicada, y es
I V P
CC D
.
max
=
por lo tanto el transistor debe ser capaz de disipar sta potencia de manera continua.
Rendimiento
Ya sabemos que el rendimiento de un amplificador est dado por la relacin
CC
L
P
P
=
La potencia promedio en la carga es
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 48 de 83 Resumen de Electrnica Aplicada II
L
o
L
R
V
P
2
2
1
=
Y la potencia promedio de la fuente es de
I V P
CC CC
. . 2 =
Con esto, el rendimiento es
CC L
o
V R I
V
. . 4
1
2
=
La eficiencia mxima alcanzable se da cuando el valor de
o
V coincide con
CC
V y con
L
R I. , y es del
25%. En la realidad, la eficiencia es mucho ms baja debido a que no se cumplen stas premisas para
lograr mejor linealidad.
ste rendimiento bajo trae dos desventajas principales:
Corriente de alimentacin elevada
Elevacin de la temperatura, debida a la gran disipacin de potencia
Etapas de salida clase B
Configuracin push-pull
sta configuracin est formada por un par complementario de transistores (un NPN y un PNP) conectados en
forma tal que ambos no pueden conducir simultneamente. En la parte izquierda de la Figura 77 se muestra ste
circuito.
Cuando la tensin de
entrada es nula, ambos
transistores estn en corte.
Cuando
i
V es positivo y
mayor que
BEN
V ,
N
Q
conduce y opera como
seguidor de emisor,
mientras que
P
Q
permanece cortado.
Cuando
i
V es negativo y
menor que
BEP
V ,
P
Q
conduce y acta como
seguidor de emisor,
mientras que
N
Q est en
corte.

Figura 77 - Etapa de salida clase B, configuracin push pull
Caracterstica de transferencia
En la parte derecha de la Figura 77 se muestra la curva de transferencia de sta configuracin. Como
vemos existe un intervalo de transferencia nula alrededor del cero, cuando ambos transistores estn
cortados. sta banda muerta causa la llamada distorsin de cruce por cero. En la misma figura se
encuentra superpuesta la forma de onda de entrada y de salida, y se visualiza ste efecto.
Rendimiento
Si despreciamos la distorsin de cruce por cero, la potencia que toma la carga est dada por
L
o
L
R
V
P
2
2
1
=
La corriente promedio que toma de cada fuente es
L o
R V . , entonces la potencia total que entrega la
fuente partida es igual a:
L
CC o
CC
R
V V
P
.
. . 2

=
Y con esto, el rendimiento del amplificador es de
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 49 de 83 Resumen de Electrnica Aplicada II
CC
o
V
V
4

=
La eficiencia mxima alcanzable se da cuando el valor de
o
V es mximo, y es del 78,5%. En la realidad, la
eficiencia es mucho ms baja debido a las cadas de tensin y la distorsin de cruce.
Disipacin de potencia
A diferencia de la etapa clase A, la configuracin clase B no disipa potencia en condiciones de reposo.
La potencia disipada en la etapa es igual a
L
o
L
CC o
L CC D
R
V
R
V V
P P P
2
2
1
.
. . 2
= =


Por simetra, una mitad se disipar en
N
Q y la otra en
P
Q . Para hallar la disipacin de potencia mxima,
derivamos respecto a
o
V e igualamos a cero. Resulta que la mxima disipacin se da para:

CC
P
o
V
V
D
. 2
max
=
Y al sustituir se obtiene la potencia disipada mxima total
L
CC
D
R
V
P
.
. 2
2
2
max

=
L
CC
P D N D
R
V
P P
.
2
2
max max

= =
En el punto de mxima disipacin de potencia, el rendimiento del amplificador alcanza el 50%. Una
observacin interesante es que si aumenta
o
V rebasando el valor de disipacin mxima, aumenta el
rendimiento y decrece la potencia disipada, pero aumenta la distorsin no lineal por aproximarse a la
saturacin de los transistores.
El factor de mrito de sta configuracin, suponiendo que la excursin es mxima (
CC o
V V = ):
= =
L
o
L
CC
L
D
R
V
R
V
P
P
FM
2
2
2
2
1
.
2 , 0
2
2
=

FM
Reduccin de la distorsin de cruce
Como la principal desventaja del circuito clase B es la distorsin de cruce por cero, deberemos buscar la
manera de reducirla. Una opcin es aplicar realimentacin negativa al circuito, mediante un operacional de
alta ganancia, pero la rapidez de respuesta limitada del operacional ocasionar que sea notoria la
conduccin y no conduccin alternada de los transistores de salida, en especial a altas frecuencias.
Un mtodo ms prctico se encuentra al utilizar la configuracin clase AB.
Etapas de salida clase AB
Configuracin general
La distorsin de cruce por cero prcticamente se puede eliminar si se polarizan los transistores de salida
complementaria a una corriente pequea, pero distinta de cero. Como configuracin ms general, tomamos al
circuito que aparece en la parte izquierda de la Figura 78. En l, dos fuentes polarizan las bases de los transistores,
de manera de eliminar la banda muerta que stos presentan a la seal de entrada. La tensin
BB
V se selecciona para
obtener la corriente necesaria para la polarizacin.
La etapa clase AB opera en forma muy semejante al circuito clase B, con una importante excepcin: para
i
V
pequeo ambos transistores conducen, y a medida que
i
V aumenta o disminuye, uno de los transistores predomina
en la conduccin. Como la transicin es muy uniforme, la distorsin de cruce por cero se elimina casi por completo.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 50 de 83 Resumen de Electrnica Aplicada II

Figura 78 - Etapa de salida clase AB, configuracin general
Caracterstica de transferencia
La curva de transferencia de una etapa clase AB se muestra en la parte derecha de la Figura 78. Como
vemos, se ha eliminado la banda muerta.
Relaciones de potencia
Las relaciones de potencia de la etapa clase AB son casi iguales que las de clase B, excepto que, en
condiciones de reposo, la configuracin AB disipa una potencia pequea por cada transistor.
Resistencia de salida
La resistencia de salida de la configuracin clase AB se calcula como:
N P
T
eP eN o
i i
V
r r R
+
= = //
y vemos que decrece a medida que aumenta la corriente de carga.
Formas de polarizacin del circuito clase AB
Polarizacin con una resistencia
El circuito de polarizacin ms simple consiste en utilizar entre las bases de
N
Q y
P
Q una resistencia
P
R que, mediante una fuente de corriente
bias
I , produzca una cada de tensin entre dichas bases, que
polarice las junturas base-emisor de stos transistores. El valor de sta resistencia debe ser de:
bias
BEP BEN
P
I
V V
R
+
=
Como variante, si queremos agregar estabilizacin trmica al circuito,
en vez de utilizar una resistencia comn, utilizamos un NTC. Esto no es
muy prctico, porque la curva de variacin trmica del NTC rara vez
coincide con la de la juntura base-emisor de un transistor.
Polarizacin con diodos
Si reemplazamos en la configuracin general las fuentes de tensin
2
BB
V por un par de diodos alimentados por una fuente de corriente
constante
bias
I , obtenemos el circuito de la Figura 79.
La ventaja de ste circuito es que, si acoplamos trmicamente los
diodos con las uniones base-emisor de los correspondientes
transistores, obtenemos compensacin trmica para el circuito.
La desventaja principal es que los diodos deben manejar corrientes
similares a las corrientes de polarizacin de los transistores de salida, lo
que los hace ser diodos relativamente grandes.

Figura 79 - Polarizacin con diodos
de la etapa de salida clase AB
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 51 de 83 Resumen de Electrnica Aplicada II
Existe una variante del circuito en la cual se agrega un diodo ms, y entre los emisores de
N
Q y
P
Q , y la
salida se colocan resistencias
EN
R y
EP
R de muy bajo valor para compensar las disparidades de los
transistores, y para evitar un posible empalamiento trmico provocado por stas diferencias. El tercer
diodo tiene en cuenta las cadas de tensin de esas resistencias.
Polarizacin con multiplicador de tensin base-emisor
El circuito desarrollado en ste apartado proporciona una
mayor flexibilidad para el diseador. Se utiliza un transistor
M
Q polarizado mediante el uso de dos resistores (
1
R y
2
R ) y un potencimetro
1
P que permite variar el valor de
las resistencias vistas entre base-emisor y base-colector de
ste dispositivo. El circuito resultante se alimenta con una
corriente
bias
I . La Figura 80 muestra sta configuracin.
El voltaje
BB
V en los terminales de la red de polarizacin es
igual a
|
|

\
|

+ =
2
1
1
1
R
R
V V
BE BB

donde
2
R es la suma de
2
R y la porcin superior de la
resistencia de
1
P , y
1
R contiene la porcin inferior. Como
1 BE
V es relativamente constante, y despreciando la corriente
1 B
I , la corriente que circula por las resistencias y el
potencimetro es inversamente proporcional a
1
R . Y como
la resistencia total es constante, la tensin
BB
V variar en
funcin de ste valor.

Figura 80 - Polarizacin con multiplicador de
tensin de base emisor de la etapa de salida clase
AB
A ste circuito de polarizacin se lo llama multiplicador de
BE
V debido a la ecuacin anterior.
Obviamente, variando el valor del potencimetro controlamos la corriente de polarizacin para el
funcionamiento en clase AB.
Si el transistor
M
Q est trmicamente unido a los transistores de salida, las variaciones trmicas los
afectarn juntos, quedando compensado trmicamente el circuito.
Variaciones en la configuracin clase AB
Uso de dispositivos combinados
Para aumentar la ganancia de corriente de los
transistores de la etapa de salida clase AB se
utilizan dispositivos combinados, como pares
Darlington. El transistor NPN es reemplazado
por dos transistores (
1 N
Q y
2 N
Q ). La
desventaja del Darlington se presenta en el
transistor PNP, porque no existen transistores
PNP de buena calidad en circuitos integrados
(s en discretos). En reemplazo se utiliza una
configuracin PNP combinada, formada por un
transistor PNP (
P
Q ) y un NPN (
3 N
Q ).
El circuito resultante se muestra en la Figura
81. Las ganancias de corriente de los
transistores se multiplican. Es necesario el
circuito multiplicador de
BE
V , ya que se agrega
una cada ms de tensin (la de
2 N
Q ).

Figura 81 - Uso de dispositivos combinados en configuracin
clase AB

U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 52 de 83 Resumen de Electrnica Aplicada II
La desventaja de ste circuito es que el transistor PNP tiene una pobre respuesta en frecuencia, con lo que
afecta a todo el amplificador. Adems, el circuito de realimentacin formado en el PNP combinado tiende
a oscilar a altas frecuencias.
Proteccin contra cortocircuitos
En la Figura 82 se muestra una configuracin posible
para proteger al circuito contra corrientes elevadas en la
salida. Para ello se han agregado las resistencias
EN
R y
EP
R (que tambin tienen otros efectos beneficiosos) y
el transistor
SC
Q . Cuando la corriente que circula por
N
Q es elevada, habr una cada de tensin en
EN
R que
polarizar al transistor
SC
Q . ste derivar la mayor
parte de
bias
I , despojando la excitacin de base del
transistor de salida.
La desventaja de ste circuito es que aparecen cadas
de tensin en la salida, en condiciones normales de
operacin.
Etapa de polarizacin en clase A
Para constituir la fuente de corriente
bias
I y para poder
mejorar la excitacin de los transistores de potencia (ya
que stos presentan baja impedancia de entrada), se
utiliza un transistor
E
Q , de potencia, trabajando en
clase A. La Figura 83 muestra sta configuracin. En
ella no se ha considerado ningn circuito de
polarizacin para clase AB, pues es meramente
ilustrativo del funcionamiento de
E
Q .

Figura 82 - Proteccin contra cortocircuitos en
configuracin clase AB

La corriente de colector de
E
Q debe ser mayor que la corriente de
base que necesitan los transistores de salida. Esto significa que la
potencia que maneja es relativamente grande.
La tensin colector-emisor de
E
Q , por trabajar en clase A, debe
ser de
( )
CC
CC CC
CEQE
V
V V
V =

=
2

La corriente de colector es
P N fe
L
C
CC
C
CC CEQE CC
CQE
h
I
R
V
R
V V V
I
, min
max
. 2
= =
+
=
La potencia que debe disipar es
C
CC
CQE CEQE D
R
V
I V P
2
. 2
. = =
el cual es un valor relativamente alto.
La desventaja es que el circuito sigue presentando baja
impedancia de entrada (debido a que el transistor excitador es de
potencia), pero excita mejor a los transistores de salida.

Figura 83 - Etapa de polarizacin clase A
en configuracin clase AB
Utilizacin de MOSFET en la etapa clase AB
La configuracin que muestra la Figura 84 utiliza transistores MOSFET en la etapa de potencia y BJT en
las etapas excitadora y de polarizacin.
Los dispositivos BJT de la etapa excitadora estn configurados para presentar baja impedancia de salida.
Esto se debe a que si sta fuera alta, combinada con la alta capacidad de entrada de los MOSFET, dara
una pobre respuesta en frecuencia.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 53 de 83 Resumen de Electrnica Aplicada II
El circuito de polarizacin utiliza
dos multiplicadores de
BE
V . Uno, el
que contiene a
2 M
Q , tiene contacto
trmico con los MOSFET de salida,
lo que hace que se pueda compensar
trmicamente ajustando el cursor de
2
P . El otro, que contiene a
1 M
Q ,
una vez ajustado el anterior, se
calibra para lograr la polarizacin
correcta.
La tensin
GG
V entre las
compuertas de los MOSFET es la
suma de las tensiones de los
multiplicadores, menos las tensiones
base-emisor de los pares darlington,
es decir:
BE CEQM CEQM GG
V V V V . 4
2 1
+ =
Donde
1
1
1
1
. 1
BEQM
b
a
CEQM
V
R
R
V
|
|

\
|
+ =
2
2
2
2
. 1
BEQM
b
a
CEQM
V
R
R
V
|
|

\
|
+ =

Figura 84 - Utilizacin de MOSFET en configuracin clase AB
Como existe acoplamiento trmico entre
2 M
Q y
MP
Q , sus variaciones trmicas se igualan. Se supone que
la temperatura no afecta a las otras tensiones base-emisor, por lo que:
T
V
R
R
T
V
BEQM
b
a GG

|
|

\
|
+ =

2
2
2
. 1
sta ecuacin nos permite calcular la
relacin necesaria en el potencimetro
2
P para que haya compensacin
trmica en el circuito. Luego se ajusta
1
P para lograr la
GG
V requerida.
Realimentacin negativa
Para solucionar el problema de baja
impedancia de entrada de la etapa
excitadora, adems de agregar
estabilidad al circuito, y un control de
ganancia ms flexible, se utiliza la
realimentacin negativa en un circuito
de clase AB. Se sigue la configuracin
que muestra la Figura 85.
El anlisis demuestra que es una
realimentacin de continua y de seal al
mismo tiempo. La realimentacin de
continua es total, lo que brinda una gran
estabilidad al circuito, y permite
corregir la tensin de desnivel en la
salida mediante la variacin de la
resistencia
1 B
R . La realimentacin de
alterna se calibra para dar la ganancia
de tensin buscada al circuito.

Figura 85 - Realimentacin negativa en configuracin clase AB
El equivalente para seal, que se muestra en la Figura 86, representa al amplificador como si fuera un
operacional. La ganancia de tensin del circuito ser:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 54 de 83 Resumen de Electrnica Aplicada II
2
1
1
F
F
v
R
R
A + =
La realimentacin trabaja de la siguiente manera, frente a variaciones por temperatura, envejecimiento,
reemplazo de componente, etc.:
Si
O
V (de continua) tiende a disminuir:
F
Q tiende
a cortarse,
RE
V disminuye,
CQE
I disminuye,
BQP
I
disminuye,
CQP
I disminuye y por lo tanto
O CEQP
V V aumenta.
Si
O
V (de continua) tiende a aumentar:
F
Q tiende
a saturarse,
RE
V aumenta,
CQE
I aumenta,
BQP
I
aumenta,
CQP
I aumenta y por lo tanto
O CEQP
V V
disminuye.

Figura 86 - Circuito equivalente para
realimentacin en clase AB
Configuracin bootstrap
Consideremos el circuito de la Figura 85. En un planteo esttico, la corriente de colector de
E
Q ms las
corrientes de base de
N
Q y
P
Q , dan la corriente que circula por
C
R . Entonces:
BQP BQN CQE RC
I I I I + =
Desde un punto de vista dinmico, la tensin de seal mxima presente en
C
R ser igual que
max CE
v , por
lo que
C
CE
RC
R
v
i
max
max
=
Como
E
Q trabaja en clase A, ste valor impondr la necesidad de una corriente de polarizacin mayor,
para evitar entrar en el corte del transistor. Para ello deberamos aumentar el valor de
CC
V , cosa que es
imprctica. Otra opcin es tender a disminuir el valor de
C
R para lograr esto, pero se encuentra que
max RC
i aumentar an ms, con lo que se entra en un ciclo sin solucin.
La solucin a ste problema se encuentra dividiendo la resistencia
C
R en dos partes (
1 C
R y
2 C
R ) y derivando la seal desde el
punto central, mediante un capacitor, hacia la salida. A esto se lo
conoce como bootstrapping y se esquematiza en la porcin de
inters del amplificador de la Figura 87.
Desde el punto de vista esttico, el circuito es idntico al anterior,
y la corriente de reposo de
E
Q se respeta. Desde una visin
dinmica, la diferencia de potencial en
2 C
R es prcticamente
igual a la cada dinmica en
EN
R (considerando a
BS
C un
cortocircuito para la seal), por lo que
max max 2 RC REN C
i v R = .
Pero como
RC RC
I i . 2
max
= (por estar
E
Q en clase A) y
EN L REN
R I v .
max max
= , resulta que
2 C
R deber ser:
RC
EN L
C
I
R I
R
. 2
.
max
2

Como la resistencia esttica es la misma:
2 2 1 C
RC
BEQN REN CC
C C C
R
I
V V V
R R R

= =
Con esta configuracin reduzco el consumo de potencia con
seal.

Figura 87 - Configuracin bootstrap en
clase AB
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 55 de 83 Resumen de Electrnica Aplicada II
Por otra parte, como para seal
1 C
R queda en paralelo con la carga, se debe garantizar que la primera sea
mucho mayor que la segunda, para que no se derive corriente apreciable por sta. Es decir:
L C
R R >>
1

Habr juegos de valores que cumplan con las dos premisas planteadas.
Diseo completo de una etapa de salida clase AB
Un diseo completo de una etapa clase AB se muestra en la Figura 88, e incluye polarizacin por multiplicador de
BE
V , etapa de excitacin clase A, realimentacin negativa, ajuste de tensin de offset y bootstrapping.

Figura 88 - Diseo completo de una etapa de salida clase AB
Los datos de partida del diseo sern, en general:
Resistencia de carga
L
R
Potencia promedio requerida en la carga
L
P
Ganancia de tensin
v
A
Ancho de banda, es decir frecuencias de corte
L
f y
H
f .
A continuacin se describen los pasos y criterios de diseo.
Diseo de la etapa de salida
A travs de los datos podemos calcular la corriente y la tensin mximas en la carga
= |

\
|
=
L
L
L
L
L
R
I
R
I
P
2
2
2
max
2
max
L
L
L
R
P
I
. 2
max
=
= |

\
|
=
L
L
L
L
L
R
V
R
V
P
. 2
1
2
2
max
2
max
L L L
R P V . . 2
max
=
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 56 de 83 Resumen de Electrnica Aplicada II
Seleccin de la fuente de alimentacin
La potencia en la carga es:
L
CC
L
R
V
P
. 2
2
=
Despejando, obtenemos el valor terico de la tensin de fuente:
max teor
. . 2
L L L CC
V R P V = =
Con esto, la tensin de alimentacin, suponiendo que la fuente tiene un porcentaje de regulacin
% reg , y tomando un margen de seguridad de un 20% ser:
( )( ) % 20 % 1
teor
+ + = reg V V
CC CC

Seleccin de los transistores QN y QP
I I I
L C

max max
+ > donde I es un margen de seguridad.
max L CEO
V V > (peor caso, de un transistor totalmente cortado).
L
CC
D
R
V
P
.
2
2
max

>
Eleccin de las resistencias de emisor de salida
Estas resistencias deben ser de bajo valor hmico, para no aumentar la resistencia de salida del
circuito ni las prdidas. Permiten corregir alinealidades en los
FE
h de los transistores de salida y
producen estabilizacin trmica. Deben poder disipar potencia. Tomaremos como regla:
1 < =
EN EP
R R
La potencia que deben poder disipar como mnimo es:
EN
L
REN REP
R
I
P P
2
2
max
max max
= =
Diseo de la etapa excitadora
La corriente mxima de seal en el colector de
E
Q es:
= =
max max max BP BN cQE
I I I
min
max
max
FE
L
cQE
h
I
I =
Como ste transistor funciona en Clase A, su polarizacin debe estar en el nivel de su corriente mxima de
seal en el colector. Tomamos el 20% de ms como margen para evitar el recorte de la seal. Entonces:
% 20
max
+ =
cQE CQE
I I
La potencia que disipa ese transistor se calcula a travs de:
=
BEQP CC CEQE
V V V =
CEQE CQE DQE
V I P .
max
( )
BEQP CC CQE DQE
V V I P = .
max

Seleccin del transistor QE
CQE C
I I . 2
max
> (Clase A)
CEQE CEO
V V . 2 > (Clase A)
max max DQE D
P P >
Diseo de la configuracin bootstrap
La corriente de reposo de los transistores de salida (necesaria para el funcionamiento en clase AB) debe ser
mucho menor que la corriente mxima en la carga, pero debe asegurar la polarizacin de los mismos.
Entonces:
max L CQN CQP
I I I << =
Se cumple que, como las corrientes de base de los transistores son similares y pequeas:
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 57 de 83 Resumen de Electrnica Aplicada II
CQE BQP BQN CQE RC
I I I I I + =
Adems
RC RC
I i =
max
(por trabajar
E
Q en clase A), entonces tenemos que:
CQE
BEQN EN CQN CC
C
I
V R I V
R

=
.

Y luego:
CQE
EN L
C
I
R I
R
. 2
.
max
2
y
2 1 C C C
R R R = siendo
L C
R R >>
1

Diseo del multiplicador de tensin base-emisor
Calculamos la tensin de polarizacin
BB
V (tensin colector-emisor del transistor
M
Q ), que debe
polarizar las junturas base-emisor de los transistores de salida. Por ello:
BEQP BEQN BEQP EP CQP EN CQN BEQN BB
V V V R I R I V V + + + + = . .
Como no maneja potencia, el transistor
M
Q es un transistor comn de seal.
Calcularemos la corriente de base necesaria para mantener a
M
Q en la zona activa, porque sino no
funcionar el multiplicador de
BE
V . La corriente de colector de dicho transistor es igual a la
CQE
I . Por
ende, la corriente de base necesaria es:
min FE
CQE
BM
h
I
I =
La corriente que circula por las resistencias del multiplicador debe ser mucho mayor que
BM
I , pero
despreciable frente a la corriente de colector del transistor
M
Q . Por ello, elegimos un valor de
compromiso. Es decir:
CQE R BM
I I I << <<
1

Con esto podemos despreciar la corriente de base de
M
Q , y la resistencia
2
R ser:
1
2
R
BEQM
I
V
R

=

Teniendo el valor de
2
R , a travs de la frmula del multiplicador:
|
|

\
|

+ =
2
1
1
R
R
V V
BEQM BB

Obtenemos el valor de
1
R como
2
2
1
.
R
V
R V
R
BEQM
BB

=

Pero como esos valores son las resistencias sumadas al potencimetro, y queremos variar esos valores para
lograr la polarizacin adecuada, ponemos en su lugar valores ms pequeos y un potencimetro que
compense las extracciones.
Diseo del circuito de realimentacin
Suponiendo el circuito en reposo, la corriente que realimentemos debe ser mucho menor que la corriente
de reposo de los transistores de salida (para no afectar la polarizacin en clase AB). Tomaremos entonces:
CQN F
I I <<
Suponiendo despreciable la corriente de base de
E
Q , toda la
F
I circular por
E
R . sta circulacin debe
proporcionar como mnimo la tensin base-emisor para encender a
E
Q . Por ello:
F
BEQE
E
I
V
R =
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 58 de 83 Resumen de Electrnica Aplicada II
Como
F
Q trabaja en clase A, y su alimentacin es tomada de una sola de las fuentes, su tensin de
polarizacin colector-emisor ser 2 /
CC CEQF
V V = , entonces podemos calcular la resistencia de
realimentacin
1 F
R a partir de:
( ) + + =
CEQF F E F CC
V R R I V
1

=
E
F
CEQF CC
F
R
I
V V
R
1 E
F
CC
F
R
I
V
R =
. 2
1

Como
2 1
1
F F v
R R A + = , entonces la resistencia
2 F
R es
1
1
2

=
v
F
F
A
R
R
Clculo del circuito de polarizacin de QF
F
Q es un transistor de pequea seal.
Elegimos un valor bajo para la corriente
RB
I de la rama de polarizacin de
F
Q , de tal manera que no
signifique un consumo importante para la fuente.
Con esto, podemos despejar el valor de la resistencia variable
1 B
R en la entrada, de la frmula de la
tensin en la misma, despreciando la corriente de base de
F
Q :
+ + + + = =
C RC BEQN EN CQN F F BEQF RB RB RB
R I V R I R I V R I V . . . .
1 1 1

RB
C CQE BEQN EN CQN F F BEQF
B
I
R I V R I R I V
R
. . .
1
1
+ + + +
=
Con esto, la resistencia
2 B
R se puede despejar de:
=
1 2
. . 2 .
B RB CC B RB
R I V R I
1 2
. 2
B
RB
CC
B
R
I
V
R =
Clculo de respuesta en frecuencia: diseo de capacitores
Imponemos un valor muy alto de capacidad para
BS
C , de tal manera de introducir un polo no dominante
en altas frecuencias.
Haremos que el capacitor que determine el polo dominante en bajas frecuencias sea
F
C , ya que la
resistencia vista por
BS
C es un tanto incierta. Al calcular la resistencia vista por ste capacitor para la
constante de tiempo de cortocircuito encontramos:
L F F FSC
R R R R + +
2 1

debido a que el resto de resistencias estn en paralelo y son de muy alto valor.
Entonces, la frecuencia de corte ser:
F FSC
L
C R .
1
=
Con lo cual
FSC L
F
R f
C
. . . 2
1

=
Los requerimientos de alta frecuencia debern cumplirse con las capacidades internas de los transistores
elegidos.
UNIDAD VII: ANLISIS DEL AMPLIFICADOR OPERACIONAL 741
El circuito del amplificador operacional 741
Analizaremos el circuito del amplificador operacional de uso general ms difundido: el 741. El circuito interno
completo de este dispositivo se muestra en la Figura 89.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 59 de 83 Resumen de Electrnica Aplicada II

Figura 89 - Circuito completo del amplificador operacional 741
Anlisis cualitativo
El circuito 741 consta de tres etapas amplificadoras: una etapa diferencial de entrada, una etapa intermedia de alta
ganancia, asimtrica, y una etapa separadora de salida. Haremos un anlisis cualitativo de las partes identificables
del circuito del 741, para comprender a grandes rasgos el funcionamiento.
Fuente de alimentacin
El 741 requiere una fuente de alimentacin partida. Normalmente V 15 =
CC
V , pero puede funcionar
con tensiones ms bajas, hasta V 5 =
CC
V , debido a que la polarizacin interna se realiza por fuentes
de corriente. Ningn terminal del circuito est conectado a tierra (terminal comn de las dos fuentes).
Circuito de polarizacin
La corriente de polarizacin de referencia
REF
I es generada en la rama compuesta por los transistores
11
Q y
12
Q funcionando como diodos y la resistencia
5
R . Utilizando el espejo de corriente de Widlar
formado por
11
Q ,
10
Q y
4
R , se genera en el colector de
10
Q la corriente de polarizacin para la primera
etapa. Otro espejo de corriente, formado por
8
Q y
9
Q forma parte tambin de la polarizacin de esta
etapa.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 60 de 83 Resumen de Electrnica Aplicada II
La corriente
REF
I se utiliza para, mediante el espejo de corriente formado por
12
Q y
13
Q , producir dos
corrientes proporcionales en los colectores a y b del transistor PNP lateral multicolector
13
Q . La
corriente del colector a polariza la etapa de salida, y la del colector b polariza la segunda etapa.
18
Q y
19
Q tambin forman parte del proceso de polarizacin. Su propsito es establecer dos cadas
BE
V
entre las bases de los transistores de salida
14
Q y
20
Q .
Circuito de proteccin contra cortocircuitos
La red de proteccin contra cortocircuitos est formada por ,
6
R ,
7
R ,
15
Q ,
21
Q ,
24
Q
11
R y
22
Q . Estos
transistores estn normalmente abiertos, y slo conducen en caso de que el usuario intente tomar una
corriente elevada en el terminal de salida del operacional.
Etapa de entrada
La etapa de entrada est formada por los transistores del
1
Q al
7
Q , con la polarizacin realizada por ,
8
Q
9
Q y
10
Q . Los transistores
1
Q y
2
Q actan como seguidores de emisor, haciendo que la resistencia de
entrada sea alta y entregue la seal diferencial de entrada al amplificador diferencial de base comn
formado por
3
Q y
4
Q .
Los transistores ,
5
Q
6
Q y
7
Q , as como los resistores ,
1
R
2
R y
3
R forman el circuito de carga de la
etapa de entrada. Este circuito de carga no slo produce una carga de alta resistencia, sino que tambin
convierte la seal de diferencial a forma asimtrica sin prdida de ganancia o rechazo de modo comn. La
salida de la etapa de entrada se toma asimtrica en el colector de
6
Q .
El desplazamiento de nivel se realiza en la primera etapa usando dos transistores PNP laterales
3
Q y
4
Q .
An cuando stos tienen una deficiente respuesta en frecuencia, su uso en base comn contrarresta sta
desventaja. Adems el uso de estos transistores en la primera etapa tiene otra ventaja: proteccin de
1
Q y
2
Q contra la ruptura de la unin base-emisor. Los transistores PNP laterales tienen voltajes de ruptura
base-emisor mucho ms altos que los NPN.
Segunda etapa
Est compuesta por ,
16
Q ,
17
Q
b
Q
13
y los dos resistores
8
R y
9
R . El transistor
16
Q acta como
seguidor de emisor, dando as a la segunda etapa una elevada resistencia de entrada.
17
Q opera como
amplificador de emisor comn con un resistor de 100 en el emisor. Su carga est compuesta por la alta
resistencia de salida del transistor
b
Q
13
en paralelo con la resistencia de entrada de la etapa de salida.
La salida de la segunda etapa se toma en el colector de
17
Q . El condensador
C
C se conecta en la
trayectoria de retroalimentacin de la segunda etapa para obtener compensacin de frecuencia usando la
tcnica de compensacin de Miller.
Etapa de salida
El operacional 741 utiliza una eficiente etapa de salida clase AB. Consta del par complementario
14
Q y
20
Q . Los transistores
18
Q y
19
Q son alimentados por la fuente de corriente de
a
Q
13
, y polarizan a
14
Q y
20
Q . El transistor
23
Q acta como seguidor de emisor, reduciendo al mnimo el efecto de carga de la
etapa de salida en la segunda etapa.
Anlisis esttico del 741
Para el anlisis esttico de un circuito operacional, los terminales de entrada se conectan a masa
(
( ) ( )
0 = =
+ i i
V V ). En la prctica, si dejamos al operacional en lazo abierto, la alta ganancia combinada con los
defectos de CD har que la salida se sature al valor de una de las fuentes de alimentacin. Para superar esto, se
supondr que el operacional tiene una realimentacin negativa que estabiliza el voltaje de continua de salida a V 0 .
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 61 de 83 Resumen de Electrnica Aplicada II
Circuito de polarizacin de entrada
La corriente de polarizacin de referencia
REF
I , que es la base de toda la polarizacin del dispositivo, se
calcula como:
5
11 12
. 2
R
V V V
I
BE BE CC
REF

= ( mA 73 , 0 =
REF
I )
La corriente
10 C
I ser el reflejo de la
REF
I producido por la fuente de corriente de Widlar formada por
,
11
Q
10
Q y
4
R . Por lo tanto, la ecuacin a resolver ser:
4 10
10
10 11
. ln . R I
I
I
V V V
C
C
REF
T BE BE
=
|
|

\
|
=
Resolviendo numricamente, obtenemos A 19
10
=
C
I .
La Figura 90 muestra la etapa diferencial de entrada del 741.
All, la corriente
10 C
I se muestra en la parte inferior. Vemos
que sta viene de un nodo, y se compone de dos partes.
Comenzaremos llamando I a la corriente que circula por el
colector de
1
Q , y que por simetra ser igual a la del colector
de
2
Q . La corriente del colector de
9
Q se obtiene aplicando la
relacin del espejo de corriente convencional:
P
C
C
I
I
2 1
8
9
+
=
Luego, segn el grfico, encontramos la relacin entre sta
corriente y la
10 C
I , si 1 >>
P
, como:
10
. 2
C
I I ( A 5 , 9 = I )
ste circuito contiene realimentacin negativa que estabiliza
el valor de I . En efecto, como
10 C
I es constante, un aumento
en I , supondr una disminucin en la corriente de base, que lo
compensar.
En la Figura 91 se muestra el circuito de carga de la etapa
diferencial de entrada. Si despreciamos la corriente de base de
los transistores
7
Q y
16
Q , la corriente de colector de
5
Q y
6
Q ser: I I I
C C
=
6 5

La corriente de colector de
7
Q se puede calcular entonces
como:
3
2 6
7 7
. . 2
R
R I V I
I I
BE
N
E C
+
+ =

( A 5 , 10
7
=
C
I )

Figura 90 - Polarizacin de la etapa
diferencial de entrada en el 741

Figura 91 - Polarizacin del circuito de carga
de la etapa de entrada del 741
Corrientes de polarizacin y de offset
De la Figura 90 vemos que la corriente de polarizacin que tomar de las entradas el circuito ser:
N
B
I
I

= ( nA 5 , 47 =
B
I )
La corriente de offset de entrada aparecer debido a las posibles desigualdades en los valores de
N
para
1
Q y
2
Q .
Tensin de offset de entrada
La tensin de offset de entrada en el 741 se debe a desigualdades entre
1
Q y
2
Q , entre
3
Q y
4
Q , entre
5
Q y
6
Q , y entre
1
R y
2
R . Para compensar sta tensin de offset, entre los
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 62 de 83 Resumen de Electrnica Aplicada II
terminales
( ) + OS
V y
( ) OS
V se coloca externamente un potencimetro con el cursor a
CC
V , de
tal manera de corregir los valores de las tensiones en esos puntos.
Polarizacin de la segunda etapa
En el transistor multicolector
13
Q , las salidas tienen corrientes con distintas proporcionalidades, debido a
que los colectores se construyen con reas diferentes. El colector a manejar el % 25 de la corriente de
colector de
12
Q , mientras que el colector b manejar el % 75 restante.
Si despreciamos la corriente de base de
23
Q entonces vemos que la corriente de colector de
17
Q es
aproximadamente igual a la corriente alimentada por el espejo de corriente de
b
Q
13
. La corriente de ste
colector ser:
REF b C
I I . 75 , 0
13
( A 550
13
=
b C
I )
Entonces A 550
17

C
I . La tensin base-emisor de
17
Q ser (con A 10
14
=
S
I ):
S
C
T BE
I
I
V V
17
17
ln . = ( mV 618
17
=
BE
V )
Con ello la corriente de colector de
16
Q se determina como:
9
17 8 17
17 16 16
.
R
V R I
I I I
BE E
B E C
+
+ = ( A 2 , 16
16
=
C
I )
ste valor bajo concuerda con el hecho de que despreciramos la corriente de base en el apartado anterior.
Polarizacin de la etapa de salida
En la Figura 92 se muestra la etapa de salida con el circuito de
proteccin contra cortocircuitos omitido. La fuente de corriente
de
a
Q
13
entrega una corriente de
REF
I . 25 , 0 a la red compuesta
de ,
18
Q
19
Q y
10
R . Si despreciamos las corrientes de base de
14
Q y
20
Q , la corriente de colector de
23
Q ser tambin:
REF C
I I . 25 , 0
23
( A 180
23
=
C
I )
Si suponemos que V 6 , 0
18

BE
V , entonces la corriente en
10
R
es
10
18
10
R
V
I
BE
R
= ( A 15
10
=
R
I )
Y la corriente en el colector de
18
Q es
10 23 18 18 R C E C
I I I I = ( A 165
18
=
C
I )
Con esa corriente, la verdadera mV 588
18
=
BE
V , valor muy
cercano al supuesto.
La corriente en el colector de
19
Q es
10
18
19 R
N
C
C
I
I
I + =

( A 8 , 15
19
=
C
I )
Con esa corriente, la cada de tensin mV 530
19
=
BE
V , con lo
cual la tensin de polarizacin entre las bases de
14
Q y
20
Q es:
19 18 BE BE BB
V V V + = ( V 118 , 1 =
BB
V )


Figura 92 - Polarizacin de la etapa de salida
del 741
Con sta tensin es posible calcular las corrientes de colector de los transistores de salida, mediante la
frmula:
20
20
14
14
ln . ln .
S
C
T
S
C
T BB
I
I
V
I
I
V V + =
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 63 de 83 Resumen de Electrnica Aplicada II
Como A 10 . 3
14
20 14

= =
S S
I I , las suponemos iguales, y resolviendo nos dan un valor de
A 154
20 14
= =
C C
I I .
Anlisis dinmico a pequea seal del 741
Etapa de entrada
En la Figura 93 se muestra el modelo a pequea seal de la etapa
diferencial de entrada del 741. Los colectores de
1
Q y
2
Q se derivan
a masa para seal por estar conectados a
CC
V + . En cambio, las
bases de
3
Q y
4
Q ven un circuito abierto en seal, ya que en
continua estn conectadas a una fuente de corriente.
La seal diferencial
i
v aparece aplicada a cuatro resistencias de
emisor
e
r , por lo que
e
i
e
r
v
i
. 4
=
Las corrientes en los colectores de
3
Q y
4
Q , que alimentan a la
carga, sern complementarias y de valor
e
i . .

Figura 93 - Anlisis dinmico de la
etapa diferencial de entrada del 741
Sabiendo que I V r
T e
= , la resistencia diferencial de entrada
id
R se puede calcular como:
( )
e N id
r R . 1 . 4 + = ( M 1 , 2 =
id
R )
En la Figura 94 se muestra el circuito de carga alimentado por el par
complementario de seales de corriente calculadas anteriormente. Si
despreciamos la corriente de seal en la base de
7
Q , la corriente en el
colector de
5
Q es igual a la corriente de entrada
e
i . . Ahora, como
5
Q
y
6
Q son idnticos y sus bases estn unidas, configuran un espejo de
corriente, que fuerza a que por el colector de
6
Q circule la misma
corriente y en la misma direccin que en
5
Q .
Si analizamos el nodo de salida de sta etapa, vemos que la corriente de
salida
1 o
i est dada por
e o
i i . . 2
1
=
ste resultado nos dice que la conversin de seal diferencial a
asimtrica se realiza sin prdida de ganancia.
Combinando ecuaciones, obtenemos la transconductancia de la etapa:
e i
o
m
r v
i
G
. 2
1
1

= = ( V A 11 , 190
1
=
m
G )


Figura 94 - Anlisis dinmico del
circuito de carga de la etapa de
entrada del 741

Para completar el modelo, debemos encontrar la resistencia de
salida
1 o
R de la etapa. Vemos que sta se compone por la
resistencia vista hacia el colector de
4
Q , en paralelo con la
vista hacia el colector de
6
Q . El valor obtenido ser de
M 7 , 6
1
=
o
R .
Con esto, el circuito equivalente de la etapa de entrada queda
como muestra la Figura 95.


Figura 95 - Circuito equivalente para seal de
la etapa de entrada del 741
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 64 de 83 Resumen de Electrnica Aplicada II
Segunda etapa
En la Figura 96 se presenta el circuito de la segunda
etapa preparado para el anlisis dinmico, as como el
circuito equivalente que quedar al final.
La resistencia de entrada de sta etapa es:
( ) ( )( ) [ ] [ ]
8 17 17 9 16 16 2
. 1 // . 1 R r R r R
e e i
+ + + + =
( M 4
2

i
R )
La transconductancia
2 m
G es la razn entre la corriente
de salida de cortocircuito y la tensin de entrada. Al
cortocircuitar la salida, vemos que la corriente de salida
se hace igual a la corriente de seal en el colector de
17
Q , es decir
17 c oCC
i i = . Con esto, la
transconductancia quedar V mA 5 , 6
2
=
m
G
XIII
.
La resistencia de salida
2 o
R est dada por:
17 13 2
//
o b o o
R R R =
y tendr un valor de k 81
2
=
o
R .
Para fines prcticos que nos permitirn simplificar el
anlisis posterior, en la salida del circuito equivalente
mostrado en la parte inferior de la Figura 96 deberemos
aplicar el teorema de Thvenin, para convertir dicha
salida en una fuente de tensin con una resistencia en
serie.

Figura 96 - Anlisis dinmico de la segunda etapa del
741 y circuito equivalente
Etapa de salida
El lmite superior de la tensin de salida estar dispuesto por
la saturacin del transistor
a
Q
13
.
14 max BE CEsat CC o
V V V V = ( V 1
max

CC o
V V )
El lmite inferior est dado por la saturacin de
17
Q
(despreciando la cada de tensin en
8
R ).
20 23 min BE BE CEsat CC o
V V V V V + + + =
( V 5 , 1
min
+
CC o
V V )
La etapa de salida, adaptada para el anlisis dinmico, y sin el
circuito de proteccin se muestra en la Figura 97. Vemos que
uno de los transistores de salida (el NPN) no se muestra,
debido a que el funcionamiento es en clase AB, y por lo tanto
siempre conduce uno solo de los transistores.
La resistencia de entrada
3 i
R es mucho mayor que
2 o
R , por
lo que el efecto de carga de la etapa de salida sobre la segunda
etapa es despreciable. La ganancia de voltaje a circuito abierto
de sta etapa es prcticamente unitaria. La resistencia de
salida
o
R ser la
23 o
R reflejada a travs del emisor de
20
Q ,
ms la resistencia de proteccin de 27 . Entonces:
27
1
1
20
20
23
23
2
+ +
+
+
+
=
e
e
o
o
r
r
R
R

( 75 =
o
R )
La resistencia de salida es tpicamente baja, y depende de la
corriente de salida.

Figura 97 - Polarizacin de la etapa de salida
del 741

XIII
Ver demostracin en Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press. Pg. 828.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 65 de 83 Resumen de Electrnica Aplicada II
Proteccin contra cortocircuitos a la salida
Si la corriente de emisor de
14
Q excede los mA 20 la cada de voltaje en
6
R supera los mV 540 , que
hacen que
15
Q conduzca. El colector de ste transistor toma entonces parte de la corriente alimentada por
a
Q
13
y reduce as la corriente de base de
14
Q . Esto limita la corriente mxima que puede alimentar el
operacional a mA 20 .
La limitacin mxima que el circuito puede disipar, y de aqu la corriente que pasa por
20
Q , es realizada
por un mecanismo semejante, pero la corriente se limita desde la base de
16
Q .
Anlisis de ganancia del 741
La ganancia total a pequea seal se puede hallar fcilmente de la cascada de los circuitos equivalentes deducidos
en las secciones anteriores para las tres etapas del 741. La Figura 98 muestra el circuito equivalente completo.

Figura 98 - Circuito equivalente completo para el anlisis de ganancia del 741
La ganancia total depende de la carga (la especificacin del 741 est dada para k 2 =
L
R ) y queda como:
( )
o L
L
i o m m v
R R
R
R R G G A
+
=
2 1 2 1
// . . . ( dB 7 , 107 243147 = =
v
A )
Anlisis de respuesta en frecuencia del 741
Como se ve en la Figura 89, un capacitor de pF 30 se conecta en la trayectoria de realimentacin negativa de la
segunda etapa. Haremos una estimacin aproximada de la frecuencia del polo dominante.
Utilizando el Teorema de Miller encontramos que:
( )
2
1 A C C
C Ci
+ =
Donde, de la Figura 98 podemos hallar la ganancia de tensin de la segunda etapa como:
2 3
3
2 2 2
.
o i
i
o m
R R
R
R G A
+
= ( 515
2
= A )
Esto da como resultado que el capacitor reflejado en la entrada de la segunda etapa tenga un valor de
nF 48 , 15 =
Ci
C . Como sta capacidad es sumamente grande, despreciamos el resto de las capacidades parsitas.
La resistencia total vista por ese capacitor es:
2 1
//
i o Ci
R R R = ( M 5 , 2 =
Ci
R )
Entonces la frecuencia del polo dominante es:
Ci Ci
P
R C
f
. . . 2
1

= ( Hz 1 , 4 =
P
f )
Y gracias al efecto de divisin de polo, el resto de los polos no dominantes se van a frecuencias mucho ms altas.
El ancho de banda de ganancia unitaria se puede calcular como
dB 3 0
. f A f GB
t
= = ( MHz 1
t
f )
Anlisis de rapidez de respuesta
Analizaremos el origen de la rapidez de respuesta del 741. El anlisis se har aplicando un lazo de realimentacin
negativa total (circuito seguidor) e introduciendo en la entrada un escaln de tensin considerable. Como la etapa
de entrada queda as sobreexcitada, el modelo a pequea seal ya no se aplica ms. Se puede observar que para ste
caso, los transistores
1
Q y
3
Q manejarn toda la corriente disponible de polarizacin ( I . 2 ), mientras que
2
Q y
4
Q estarn cortados. El espejo de corriente de la etapa de carga har que por
6
Q circule esta corriente de I . 2 .
Utilizaremos entonces un modelo para ste circuito, que representa sus efectos y que nos deja ver las principales
causas de ste fenmeno. ste se muestra en la Figura 99.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 66 de 83 Resumen de Electrnica Aplicada II
Vemos que la segunda etapa representa un integrador ideal. Se ha
omitido la primera etapa, y se ha puesto un generador de corriente
representando la corriente de colector de
6
Q . La respuesta de ste
circuito a la salida es una rampa representada por la ecuacin:
( ) t
C
I
t v
C
O
. 2
=
As, la rapidez de respuesta (pendiente de la rampa) es:
C
C
I
SR
. 2
= ( s V 63 , 0 = SR )
Figura 99 - Circuito equivalente para el anlisis
de rapidez de respuesta del 741

Relacin entre rapidez de respuesta y ancho de banda de ganancia unitaria
Existir una relacin entre SR y
t
f , que estar dado por la ecuacin:
T
t
V
SR
f
. . 8
=
XIV

donde mV 25 =
T
V .
UNIDAD VIII: FUENTES DE ALIMENTACIN
Fuentes lineales: fuentes reguladas serie
Introduccin
Las fuentes lineales slo pueden reducir un voltaje de entrada para producir un voltaje menor de salida. Esto es
debido a que se opera un dispositivo activo en su regin de operacin lineal: el manejo de la unidad de control es
cambiado proporcionalmente para mantener el voltaje requerido en la salida. Operar de ste modo significa que
siembre hay una cada de tensin entre la entrada y la salida. Consecuentemente el regulador disipa una cantidad
considerable de potencia. sta prdida causa que el regulador lineal slo presente un 35% a 65% de eficiencia. Sin
embargo los reguladores lineales son rentables en aplicaciones de reduccin.
El diseo de un regulador lineal es simple y barato, requiriendo pocos componentes externos. Un diseo lineal es
silencioso ya que no hay ruido de conmutacin a alta frecuencia.
Un regulador de voltaje proporciona una tensin constante a cargas especficas dentro de un rango limitado de
voltajes de entrada. La regulacin se lleva a cabo comparando una muestra del voltaje de salida con una
referencia. Cualquier error presente es amplificado y utilizado para corregir en un elemento de control.
Existen dos tipos principales de reguladores:
Reguladores serie: el elemento de control est en serie con la carga, por lo cual ste debe siempre
soportar la corriente entregada, pero su tensin en bornes en operacin normal es mucho menor que la de
la carga.
Regulador paralelo: el elemento de control est en paralelo con la carga, por lo cual ste debe siempre
soportar la tensin aplicada a la carga, pero su corriente es en general mucho menor que la de carga. Por
necesitarse una resistencia serie que disipa mucha potencia, su rendimiento es bajo.
Por lo indicado anteriormente, nos ocuparemos slo del regulador serie.
Diagrama en bloques
En la Figura 100 se muestra el diagrama en
bloques general a seguir para construir un
regulador de voltaje serie.
La tensin de salida se muestrea, y se compara
con una tensin de referencia. Si la primera es
distinta a la segunda, sta diferencia se
amplifica y se utiliza para corregir la tensin
en la carga, mediante el elemento de control.
El prerregulador hace una regulacin previa
de la entrada para aplicarla en el elemento de
control.

Figura 100 - Diagrama en bloques de una fuente regulada serie


XIV
Ver demostracin en Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press. Pg. 839
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 67 de 83 Resumen de Electrnica Aplicada II
Etapas
Analizaremos en detalle cada una de las etapas que componen a la fuente regulada serie.
Etapa de muestreo
La muestra normalmente se toma de un divisor de tensin en paralelo con
la salida regulada, como se muestra en la Figura 101. ste divisor de
tensin se conforma por un potencimetro, cuyo cursor es la salida de la
etapa de muestreo, y de dos resistencias que permiten establecer lmites en
la variacin del potencimetro, para proteger al regulador ante variaciones
extremas del mismo.
Suponemos que las resistencias y el potencimetro estn a la misma
temperatura, y tienen el mismo coeficiente de variacin trmica, para que
la muestra sea estable trmicamente.
La tensin muestreada ser:
2 1
2
R R
R
V V
o M
+

=
Siendo
1
R y
2
R las resistencias
1
R y
2
R con su parte del potencimetro
sumada. Los valores de las resistencias se eligen para que se perturbe lo
menos posible a la carga, es decir que la corriente que pase por ellas debe
ser mucho menor que la corriente de salida de la fuente.

Figura 101 - Etapa de muestreo
de una fuente regulada serie
Etapa de referencia
Como tensin de referencia se utiliza la tensin de un diodo zener, ya que la misma es relativamente
constante dentro de un amplio rango de variacin de su corriente inversa.
Los diodos zener de baja tensin inversa (menor que V 5 o V 6 aproximadamente) tienen un coeficiente
de temperatura negativo. A medida que aumenta el valor de esta tensin, los zener comienzan a aumentar
su coeficiente, llega un punto en que se vuelve positivo, y sigue creciendo. Las curvas de la parte izquierda
de la Figura 102 muestran el coeficiente trmico T V
Z
respecto a la tensin inversa
Z
V de cada
zener, y como parmetro a la corriente inversa
Z
I . Las de la derecha muestran la resistencia dinmica
Zac
R del zener, respecto de su tensin
Z
V , teniendo tambin como parmetro a la corriente inversa
Z
I .

Figura 102 - Parmetros de los diodos zener
La resistencia de continua del zener ser:
Z Z
Z
Zac Zdc
V
T
V
R R . .

+ =
donde
Z
es la resistencia trmica del zener. Como
vemos, las unidades concuerdan en .
Si se necesita una alta tensin de referencia, se
prefiere una combinacin serie de diodos zener de
bajo voltaje antes que uno de alto voltaje, ya que la
primera opcin presentar menor coeficiente trmico y
menor resistencia dinmica que la segunda.

Figura 103 - Etapa de referencia de una fuente regulada
serie
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 68 de 83 Resumen de Electrnica Aplicada II
Deber suministrarse una corriente constante al zener para obtener una referencia estable. El cambio de la
tensin de referencia es menor mientras menor sea la resistencia del zener, y mientras ms constante sea la
corriente. Como la tensin de salida ser constante, con slo una resistencia (hasta ahora) tendremos una
corriente constante. Esto se muestra en la Figura 103.
Etapa de comparacin y etapa de amplificacin
Esta toma la tensin muestreada, la compara con la tensin de referencia y produce una seal que es
proporcional a la diferencia. Se puede emplear para realizarla una etapa en emisor comn (que ya
proporciona la etapa de amplificacin tambin) o un amplificador diferencial con acoplamiento de emisor
(el cual necesitar de la otra para amplificar corriente). La eleccin depende del grado de regulacin y de la
estabilidad trmica requerida.
Comparacin y amplificacin mediante una etapa de emisor comn
Se implementa con la simple colocacin de un transistor en emisor comn, al cual se le coloca la
tensin de referencia
REF
V en el emisor y la tensin de muestra
M
V en la base.
La salida de corriente tomada por el colector del
mismo es la corriente de control
C
I (diferencia
amplificada), que permitir corregir en el elemento de
control las variaciones en la salida.
El divisor de tensin de muestreo se ajusta para
acoplar el voltaje de referencia a la tensin especfica
de salida. Adems, la corriente que el potencimetro
brinda a la base del transistor debe mantenerse mucho
ms pequea que la corriente que circula a travs del
divisor, para que el voltaje de muestra no vare con
sta circulacin. Adems, la corriente que circule por
Z
R debe ser mucho mayor que la corriente de emisor
del transistor
C
Q , para que la corriente de zener se
mantenga casi constante. En la Figura 104 se muestra
sta configuracin.

Figura 104 - Etapa de comparacin en emisor
comn de una fuente regulada serie
Si la tensin de salida tiende a aumentar, la diferencia entre la tensin muestreada y la de
referencia, que aparecer aplicada entre base y emisor de
C
Q , provocar la circulacin de una
C
I mayor, lo que disminuir la corriente del elemento de control y el voltaje de salida ser
corregido.
El capacitor
F
C evita oscilaciones de alta frecuencia, ya que enva a masa (por efecto Miller)
toda seal alterna presente.
Respecto a consideraciones trmicas, el zener se elige para que compense las variaciones
trmicas de
BEQC
V . Como sta ltima tiene coeficiente trmico negativo, la
Z
V deber tener
coeficiente positivo, para que la suma se mantenga constante trmicamente. Para tal fin, se eligen
zener con V 6 >
Z
V . La tensin del zener, junto con su corriente pasando por
Z
R limitan la
tensin mnima posible de salida.
El transistor
C
Q se elige con alta ganancia (alto
FE
h )
para que acuse las variaciones de la tensin de salida,
por ms mnimas que sean, sin perturbar dicha tensin.
Comparacin mediante una etapa diferencial
Un amplificador diferencial con acoplamiento de
emisor es ideal como elemento de comparacin si el
regulador debe operar en un amplio rango de
temperatura o a temperaturas muy elevadas. En la
Figura 105 se muestra un amplificador diferencial
utilizado para tal fin.
Las corrientes a travs del elemento de referencia y del
divisor deben nuevamente ser mucho mayores que las
corrientes de base del amplificador diferencial.

Figura 105 - Etapa de comparacin
diferencial de una fuente regulada serie
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 69 de 83 Resumen de Electrnica Aplicada II
La disposicin simtrica de ste tipo de amplificadores tiende a hacerlos que tengan auto
compensacin trmica. Por ello, el diodo zener se deber elegir con un coeficiente de temperatura
cercano a cero.
Como vemos, la etapa diferencial slo se usa para la comparacin, as que debemos introducir una
etapa de amplificacin de corriente idntica a la de la configuracin de comparacin con emisor
comn (Figura 104).
Etapa de control
Esta etapa interpreta la seal de la
etapa de amplificacin y efecta el
ajuste necesario para mantener un
voltaje constante de salida. Para
una fuente regulada serie
utilizaremos un transistor con su
unin colector-emisor en serie con
la carga, es decir, como muestra la
parte izquierda Figura 106.
Las magnitudes a tener en cuenta
para la eleccin del transistor son:
o i CE
V V V
max max

max max o C
I I
max max max
.
C CE C
I V P

Figura 106 - Etapa de control de una fuente regulada serie
Los fabricantes de los transistores de potencia dicen que el factor de seguridad en la corriente y en la
potencia del transistor elegido debe ser de por lo menos el doble.
Debido a que la corriente de base suministrada al elemento de control es en general baja, se utiliza una
configuracin compuesta que proporciona la ganancia de corriente necesaria para mantener la corriente en
la carga. sta se muestra en la parte derecha de la Figura 106. Los requisitos de tensin se reducen en cada
transistor gracias a las cadas de tensin
BE
V de los que estn ms arriba. Los requisitos de corriente se
reducen en cada paso por la
FE
h de los superiores.
Etapa de prerregulacin
Como prerregulador se utiliza una fuente de corriente
constante. sta brinda una corriente estabilizada frente a
variaciones de la temperatura y la tensin de entrada a la base
del elemento de control. La configuracin usada es la de la
Figura 107. Como vemos es una configuracin de transistor en
base comn.
La compensacin trmica se realiza eligiendo un zener que
tenga coeficiente trmico negativo ( V 6 <
Z
V ), e igual al de la
tensin base-emisor de
P
Q . Con esto, cuando una vare, se
compensar con la variacin de la otra, dejando la corriente de
salida
P
I constante.
El transistor
P
Q se elegir para poder soportar la corriente
mxima de la etapa amplificadora y la corriente mxima de
base de la etapa de control.
Si quitara la etapa de prerregulacin y pusiera una simple
resistencia a la base del elemento de control, la fuente
funciona, pero no regula ni estabiliza.


Figura 107 - Etapa de prerregulacin de una
fuente regulada serie
Diseo completo de una fuente serie
El circuito completo de una fuente regulada serie se muestra en la Figura 108.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 70 de 83 Resumen de Electrnica Aplicada II

Figura 108 - Circuito completo de una fuente regulada serie
Los datos para disear sern:
Tensin regulada de salida
o
V
Corriente de salida mxima
max o
I
A continuacin se describen los pasos de diseo.
Etapa de control
Para disear la etapa de control, lo primero a tener en cuenta es la corriente de salida mxima de la fuente.
Con ella, y tomando el factor de seguridad de 2, elegimos el transistor
1 S
Q , es decir:
max max 1
. 2
o ES
I I
Con la
FE
h del
1 S
Q elegido, elegimos el transistor
2 S
Q , de manera que:
1
min 1
max 1
max 2
+

FES
ES
ES
h
I
I
Luego, con el dato de
FE
h de ste ltimo transistor, determinamos la corriente de base mxima para la
correcta polarizacin de la etapa de control:
1
min 2
max 2
2
+

FES
ES
BS
h
I
I
Con ste dato elegiremos anticipadamente la corriente de la etapa de amplificacin
2 BS C
I I
La tensin mxima de entrada a la fuente estar determinada por la potencia mxima que puede disipar el
transistor
1 S
Q en el caso ms exigente para l (con
max o
I circulando). Entonces:
o
o
D
i
V
I
P
V + =
max
max
max

La resistencia
CF
R se coloca para proporcionar una trayectoria para las corrientes de fuga y permitir
operacin para corrientes bajas de carga. Su valor es relativamente alto (decenas de kilo ohms).
Etapa de prerregulacin
El transistor
P
Q se elige teniendo en cuenta que se deben suministrar dos corrientes:
2 BS
I e
C
I .
Entonces
C BS P
I I I + =
2

Y por lo tanto, el transistor debe cumplir que:
P CQP
I I
max

U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 71 de 83 Resumen de Electrnica Aplicada II
Se elige para
ZP
D un diodo zener con tensin menor a V 6 . Con estos datos obtenemos la resistencia
necesaria en el emisor de
P
Q , que es:

=
BP P
BEQP ZP
EP
I I
V V
R
min FEQP
P
P
BEQP ZP
EP
h
I
I
V V
R
+

=
Del manual del transistor
P
Q debemos obtener el coeficiente de variacin trmica T V
BE
. Ese valor
debe ser buscado en las curvas del zener, para encontrar la corriente de zener
ZP
I que lo produce para la
tensin elegida, y as lograr la compensacin trmica.
Calcularemos la tensin mnima en la entrada para que exista regulacin como:
o BEQS BEQS CBQP ZP i
V V V V V V + + + +
1 2
V 1
min
3 2 1

La tensin
CBQP
V ser de V 1 porque est trabajando en base comn, y con esa tensin ya est en la zona
activa.
La resistencia de polarizacin del zener ser:
min
min
FEQP
P
ZP
ZP i
ZP
h
I
I
V V
R
+

=
Etapa de referencia, comparacin y amplificacin
Elegimos un diodo zener con una tensin mayor a V 6 , que presenta coeficiente trmico positivo.
Con la corriente
C
I determinada anteriormente, se elige el transistor
C
Q , dejando margen suficiente para
la variacin de hasta el doble de la misma, y buscando un transistor de alta ganancia de corriente.
Del manual de dicho transistor extraemos el coeficiente de variacin trmica T V
BE
. Con ste valor
vamos a la curva del zener y buscamos la corriente de zener
ZP
I que produce el valor exactamente
inverso, para la tensin elegida, y as logramos la compensacin trmica.
Calculamos la resistencia de polarizacin del zener como:
C ZP
REF o
Z
I I
V V
R

=
La corriente de base de
C
Q ser:
FEQC
C
B
h
I
I =
Etapa de muestreo
La corriente que circule por el divisor de tensin ser elegida para ser muy pequea, respecto a la corriente
de salida, pero mucho ms grande que la corriente de base de
C
Q . Por ende:
o M B
I I I << <<
Las resistencias
1
R y
2
R se calcularn como:
M
REF BEQC o
I
V V V
R

=
1
y
M
Z BEQC
I
V V
R
+
=
2

De ah elegimos los valores de ,
1
R
2
R y
1
P para que se ajusten a los requerimientos.
Pruebas de funcionamiento
Las pruebas que se realizan para verificar el funcionamiento se basan en aplicar una carga variable y medir
la tensin en bornes. Luego calcular la regulacin y la corriente mnima y mxima que aseguran un cierto
porcentaje de la misma.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 72 de 83 Resumen de Electrnica Aplicada II
Fuentes conmutadas
Introduccin
Las fuentes conmutadas operan por una veloz conmutacin (alta frecuencia) de los dispositivos activos entre dos
estados de operacin eficientes: corte, donde hay un alto voltaje sobre la unidad de conmutacin pero no circula
corriente en ella; y saturacin, donde hay una alta corriente a travs de la unidad de conmutacin, pero una muy
baja cada de tensin. Esencialmente, el interruptor de potencia semiconductor crea una tensin alterna desde la
entrada continua de voltaje. sta tensin alterna puede ser aumentada o reducida por transformadores y finalmente
filtrada a continua en la salida.
Las fuentes conmutadas son mucho ms eficientes: estn en el rango del 65% al 95%.
La desventaja de un diseo conmutado es que es considerablemente ms complejo. Adems, la tensin de salida
contiene ruido de conmutacin, el que debe ser removido para muchas aplicaciones.
Esencialmente, una fuente
conmutada sigue el diagrama en
bloques mostrado en la Figura
109. Consiste en un convertidor
DC-DC que convierte la tensin
continua en pulsante de alta
frecuencia, y nuevamente en
continua mediante el filtrado en
la salida.

Figura 109 - Diagrama en bloques de una fuente conmutada
La realimentacin har que en la unidad de control se varen los parmetros de la conmutacin para lograr tener en
la salida una tensin regulada y estable.
Modulacin por ancho de pulso
La modulacin por ancho de pulso consiste en obtener una tensin
C
V formada por pulsos rectangulares de ancho
T D. variable a voluntad. La frecuencia de la seal ser
SW
f , y su periodo
SW
f T 1 = .
sta seal se genera comparando una onda triangular o diente de sierra de frecuencia y amplitud constantes con una
tensin continua de referencia. Variando el valor de dicha tensin continua, variamos el ancho del pulso a la salida.
Estos pulsos controlarn el tiempo de conduccin de la unidad de conmutacin.
Tipos bsicos de fuentes conmutadas
Hay tres tipos bsicos de fuentes conmutadas por modulacin de ancho de pulso: modo buck o directo, modo boost
o inverso y modo buck-boost o directo-inverso. Ellos difieren en la manera de operar los elementos magnticos.
Cada tipo bsico tiene sus ventajas y desventajas.
Buck
El convertidor de modo directo puede reconocerse por la presencia de un filtro L-C en su salida. ste filtro
crea una tensin continua de salida, que es esencialmente el valor medio de la onda rectangular alterna a la
entrada del filtro. sta tensin de salida siempre ser directamente proporcional a la tensin de entrada y al
ciclo de trabajo D (duty cycle) de la onda rectangular. Variando este ciclo de trabajo, controlamos el
valor medio de la seal. Es decir que la regulacin se ejecuta con la simple variacin del ciclo de trabajo
de la onda cuadrada.
Comparado con el convertidor de modo inverso, el convertidor directo exhibe un voltaje de ripple de salida
menor. La desventaja es que existe slo en topologa reductora.
Boost
El funcionamiento es un poco ms complejo. Mientras el buck almacena la energa en una bobina, ste
entrega la energa almacenada ms la tensin de alimentacin a la carga. Esto permite aumentar el nivel de
tensin de salida respecto al de entrada.
Buck-boost
ste tipo permite aumentar o disminuir la tensin de salida respecto a la de entrada.
Modos de funcionamiento
Las fuentes conmutadas pueden funcionar en dos modos bsicos:
Modo continuo: El elemento magntico siempre tiene energa almacenada (excepto en el instante preciso
en que termina de descargarse y comienza a cargarse). Tiene la particularidad de que la tensin de salida
es independiente de la carga.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 73 de 83 Resumen de Electrnica Aplicada II
Modo discontinuo: El elemento magntico tiene perodos en los cuales no tiene energa almacenada.
Contrariamente al caso anterior, la tensin de salida depende de la carga.
Topologas
Veremos las topologas ms importantes de fuentes conmutadas, y analizaremos a fondo las ms bsicas.
Convertidor buck
El convertidor de modo directo ms bsico es el
convertidor buck. Su configuracin se muestra en la
Figura 110. El interruptor controlado SW es el
dispositivo activo de conmutacin, que puede ser un
transistor, un MOSFET, o cualquier otro dispositivo
de conmutacin. La tensin
C
V que lo controla
proviene de la unidad de control, y es la seal
modulada por PWM.

Figura 110 - Fuente conmutada, convertidor buck
Anlisis continuo
Supondremos tensin de entrada y salida constantes, por lo que la tensin aplicada a la
inductancia siempre es constante. El anlisis se grafica en la Figura 111 y se detalla a
continuacin:
Cuando se cierra el interruptor SW :
La corriente
SW
I crecer linealmente:
dt
dI
L V V V
L
o i L
= =
El valor que se alcanzar en el tiempo que dure
el interruptor cerrado ser de:
T D
L
V V
I
o i
L
. .

=
Cuando se abre el interruptor SW :
La corriente en el inductor tiende a querer
seguir circulando, lo que polariza en directo al
diodo para obtener un camino cerrado (o es lo
mismo decir que por ley de Faraday-Lenz se
invierte la tensin en la bobina). Despreciando
la cada en el diodo, el terminal de la izquierda
del inductor queda a masa. Nuevamente la
bobina tiene tensin constante pero inversa a la
del primer caso, por lo que ahora se descarga
linealmente siguiendo la frmula:
dt
dI
L V V
L
o L
= =
La corriente decrece mientras dura el interruptor
abierto un intervalo de:
( )T D
L
V
I
o
L
. 1 . =
En el ciclo completo:
La corriente en la bobina es:
D SW L
I I I + =


Figura 111 - Anlisis continuo del convertidor buck
La corriente en la salida es constante e igual al valor medio de la corriente en el inductor. Pero
sta es por segmentos mayor y menor que el valor que debe tener la corriente en la carga. Como la
tensin en la carga debe ser constante tambin, y sta est en paralelo con el capacitor, ste
forzar a la tensin (y por ende a la corriente) de salida a ser constante. Adems, como:
C L o
I I I =
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 74 de 83 Resumen de Electrnica Aplicada II
se deduce que el faltante de corriente hacia la carga lo entregar el capacitor, y el sobrante lo
absorber el mismo, de tal manera de brindar una corriente de salida constante. Esto se ve
claramente en la Figura 111.
En trminos energticos, en un ciclo completo: la energa entregada a la bobina durante el
encendido del interruptor es igual a la energa que la bobina entrega a la carga durante el
tiempo de no conduccin del mismo. Entonces:
( )T D
L
V
T D
L
V V
I
o o i
L
. 1 . . . =

=
Y de aqu obtenemos la relacin entre la tensin de salida y la tensin de entrada para sta
configuracin en modo continuo:
D V V
i o
. =
Como vemos, la tensin de salida es igual al producto de la tensin de entrada por el ciclo de
trabajo de la onda rectangular de control
C
V , es decir igual al valor medio de la tensin de
entrada modulada.
Otra relacin importante es que, como la variacin de energa es lineal, la potencia de salida
resulta ser:
= =
T
E
t
E
P
o

SW o
f E P . =
Vemos que la potencia de salida es directamente proporcional a la frecuencia de modulacin.
Por la simetra de las ondas de corriente producidas, siempre la corriente de salida ser:
Si la inductancia se descarga completamente:
2

L
o
I
I =
Si la inductancia se descarga slo hasta un valor
Lrem
I :
Lrem
L
o
I
I
I + =
2


La inductancia mxima del circuito del filtro se determina para la resistencia de carga mxima
de la siguiente manera (suponiendo descarga total de la inductancia):
( ) = = =
max
. 1 .
. 2 2

R
V
T D
L
V I
I
o o L
o
( )T D
R
L . 1
2
max
=
La bobina no slo debe soportar la variacin energa, sino tambin la energa remanente. Por
ende, si la energa mxima total es grande necesito una inductancia grande, ms all de que la
variacin de la energa sea grande o pequea.
La suposicin de tensin de salida constante es vlida si C . Para valores de capacidad
reales, existir un cierto ripple de salida. Por lo tanto, con el nivel de ripple admisible
determinaremos el valor de la capacidad. Para ello nos remitiremos a la curva de
C
I de la Figura
111. Recordando que la corriente en el capacitor es la derivada de la tensin multiplicada por la
capacidad, podemos decir que:
C
t I
V
C
o
.
=
Por geometra de la mencionada figura podemos obtener:
( )
8
.
2
2

2
. 1
2
2

2
.
.
L
L L
C
I T
I T D I T D
t I =

+ =
Reemplazando obtenemos la condicin que se debe respetar en la salida sobre la variacin de la
tensin, es decir el ripple admisible:
( )
C L
T D V
C
I T
V
o L
o
. 8.
. 1 .
8.
.

= =
Por ello, dado el porcentaje de ripple
o o
V V R% = , tenemos:
( )
( ) R% L
T D
C
. 8.
. 1
2

(valor mnimo terico)


U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 75 de 83 Resumen de Electrnica Aplicada II
Anlisis discontinuo
Como se puede ver en la Figura 112, si la
corriente en la inductancia se anula antes de la
culminacin del periodo de conmutacin tenemos
un funcionamiento discontinuo. La inductancia
se carga igual que antes, pero se descarga a
travs del circuito de salida durante un tiempo
T D .
1
. Durante ste tiempo, el diodo est en
conduccin y posee una cada de tensin
despreciable. Cuando la inductancia descarga
toda su energa, cesa la circulacin de corriente a
travs de ella y del diodo, el cual deja de
conducir. Como consecuencia, la diferencia de
potencial entre los extremos del diodo es igual a
la tensin de salida, ya que en estas
circunstancias la bobina representa un simple
conductor.
Como la energa entregada al inductor y la que
ste entrega a la carga son iguales resulta que el
valor de los incrementos de corriente debe ser
igual en ambos casos, por lo que:
T D
L
V
T D
L
V V
I
o o i
L
. . . .
1
=

=

Figura 112 - Anlisis discontinuo del convertidor
buck
Con lo cual obtenemos:
i o
V
D D
D
V
1
+
=
Como se observa en este caso,
o
V resulta dependiente del tiempo de descarga de la
inductancia, y por lo tanto de la carga.
De la Figura 112 se obtiene el valor medio de la corriente de salida como:
( )
1
2

D D
I
I
L
o
+ =
Haciendo reemplazos se llega a que:
( )
0
.
. 2
.
.
. 2
1
2
1
1 1
= +
+
= =
T R
L
D D D
T D D D
L
I
V
R
o
o

Resolviendo queda:
2
.
. 8
2
1
T R
L
D D
D
+ +
=
Con lo cual la relacin de tensiones entre la entrada y la salida queda:
i o
V
T R
L
D D
D
V
.
. 8
. 2
2
+ +
=
Que como vemos, depende del ciclo de trabajo, del inductor y de la carga.
Convertidor boost
El convertidor de modo inverso ms bsico es el
convertidor boost. Su configuracin se muestra en la
Figura 113. Para ste tipo de convertidor no
analizaremos modo continuo de funcionamiento, ya
que es similar al modo continuo del convertidor buck.

Figura 113 - Fuente conmutada, convertidor boost
Anlisis discontinuo
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 76 de 83 Resumen de Electrnica Aplicada II
Este anlisis se muestra en la Figura 114.
En ste caso, durante el tiempo de encendido
T D T
on
. = del interruptor, la bobina se carga a
travs de un cortocircuito (que representa el
interruptor saturado) a masa, a tensin
constante. Luego, cuando el interruptor se abre
sta se descarga a travs del diodo y del circuito
de salida.
El nodo de salida nos dice que:
C D o
I I I =
Por lo tanto, como se ve en la figura, el
capacitor suple la falta de corriente y absorbe el
sobrante.
Como vemos, la tensin de salida puede tener
un valor mayor que en la entrada.
El mdulo de los incrementos de corriente ser:
T D
L
V V
T D
L
V
I
i o i
L
. . . .
1

= =
Con lo cual obtenemos:
( )
1
1
.
D
D D
V V
i o
+
=
Lo que concuerda con el hecho de decir que la
tensin de salida puede ser mayor que la de
entrada.
Los convertidores de modo boost estn
limitados a un ciclo de trabajo del 50 por
ciento.

Figura 114 - Anlisis discontinuo del convertidor
boost

Convertidor buck-boost
El convertidor buck-boost se muestra en la Figura
115. ste permite aumentar o reducir la tensin de
salida. Para ste tipo de convertidor no analizaremos
modo continuo de funcionamiento, ya que es similar
al modo continuo del convertidor buck.

Figura 115 - Fuente conmutada, convertidor buck-boost

Anlisis discontinuo
ste anlisis se muestra en la Figura 116.
En ste caso, durante el tiempo de encendido T D T
on
. = del interruptor, la bobina se carga a
travs de un cortocircuito, a tensin constante, ya que el diodo est en inverso y no est
polarizado. Luego, cuando el interruptor se abre sta se descarga a travs del circuito de salida y
del diodo, el que se polariza en directo.
El nodo de salida nos dice que:
C D o
I I I =
Por lo tanto, como se ve en la figura, el capacitor suple la falta de corriente y absorbe el sobrante.
Como vemos en la grfica de
L
V , es vlido que la tensin de salida pueda tener un valor mayor o
menor que la de entrada.
El mdulo de los incrementos de corriente ser:
T D
L
V
T D
L
V
I
o i
L
. . . .
1
= =
Con lo cual obtenemos:
1
.
D
D
V V
i o
=
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 77 de 83 Resumen de Electrnica Aplicada II
Lo que concuerda con el hecho de decir que la tensin de salida puede ser mayor o menor que la
de entrada.
Como
R
V
T D
L
V D I
I
o o L
o
= = = . .
. 2 2
.
2
1
1

Despejando queda:
T R
L
D
.
. 2
1
=
Y con esto
L
T R
D V V
i o
. 2
.
. =
Con lo que vemos que la tensin de salida
depende del ciclo de trabajo, de la carga y de la
inductancia.

Figura 116 - Anlisis discontinuo del convertidor
buck-boost

Convertidor forward
En la Figura 117 se muestra el
convertidor de modo directo
llamado convertidor forward.
Como puede verse, la parte de
salida es idntica al convertidor
buck, y por ende le ley de
variacin de la tensin de
salida respecto a la de entrada
ser similar. El interruptor se
ha reemplazado por una
implementacin real, que es un
MOSFET.

Figura 117 - Fuente conmutada, convertidor forward
Un fenmeno importante que sucede en sta configuracin, y en general en todas las configuraciones
complejas de fuentes conmutadas, es que en el tiempo de apagado del MOSFET la fuente recupera la
energa almacenada en la inductancia de magnetizacin del transformador. Para eso est el segundo
bobinado y el diodo
3
D . La energa almacenada tiende a hacer circular una corriente en el mismo sentido
en que lo haca durante la conduccin, pero las tensiones en todos los bobinados se invierten.
El ciclo de trabajo mximo en un convertidor forward es del 50%.
La relacin entre las tensiones de entrada y salida es:
2
1
.
N
N
D V V
i o
=
El MOSFET debe ser capaz de soportar el doble de la tensin de entrada.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 78 de 83 Resumen de Electrnica Aplicada II
Convertidor semipuente
La configuracin de
modo directo llamada
semipuente ayuda a
solucionar el problema
de que el MOSFET
tenga que soportar el
doble de la tensin de
entrada. En ste caso la
misma se divide
mediante un divisor
capacitivo, formado por
1
C y
2
C , y es aplicada
a dos MOSFET
1 SW
Q y
2 SW
Q , como muestra la
Figura 118. La seal de
control se divide en dos
partes, que vienen
retrasadas una respecto
de la otra, como se ve en
las grficas de la misma
figura.

Figura 118 - Fuente conmutada, convertidor semipuente

Al utilizar sta configuracin y los dos rectificadores
1
D y
2
D , una tensin pulsante de el doble de la
frecuencia inicial de PWM. Esto permite reducir las dimensiones de la inductancia del filtro.
La relacin entre la tensin de salida y la de entrada es:
2
1
.
N
N
D V V
i o
=
Convertidor puente
De manera
similar que la
configuracin
semipuente,
pero con cuatro
MOSFET en la
entrada
obtenemos la
configuracin
de modo
directo llamada
puente. sta se
muestra en la
Figura 119.

Figura 119 - Fuente conmutada, convertidor puente

Se usa en configuraciones de gran potencia, ya que permite convertir toda la potencia mediante el uso de
los cuatro MOSFET. La desventaja es que, debido a los tiempos de conmutacin diferentes para cada
dispositivo, se crea una corriente continua en el primario, que puede llegar a saturar el ncleo del
transformador. Para evitar esto se desacopla la continua con un capacitor en serie con el transformador.
Las configuraciones puente y semipuente necesitan que el MOSFET tenga un diodo antiparalelo de alta
velocidad, para poder descargar la inductancia de dispersin del transformador en los tiempos muertos.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 79 de 83 Resumen de Electrnica Aplicada II
Convertidor flyback
El convertidor de modo inverso llamado
flyback se muestra en la Figura 120. Su
funcionamiento es en modo discontinuo.
La relacin entre la tensin de salida y la de
entrada es:
2
1
1 2
1
1
L
L
D
D
V
N
N
D
D
V V
i i o
= =
Donde
1
D es funcin de la carga, la
inductancia del secundario y el perodo de la
seal de control.

Figura 120 - Fuente conmutada, convertidor flyback
El componente magntico del flyback no es un transformador, en el sentido en que no transfiere la energa
simultneamente. Ms bien es un inductor con dos bobinados, porque la energa se almacena en un
intervalo de tiempo, y se descarga en el otro a travs del secundario.
Diseo de fuentes conmutadas
Como los diseos de fuentes conmutadas son en general recetas prcticas, debemos tener en cuenta algunas
consideraciones principales:
1. Los datos de diseo ms generales sern:
a. Tensin de entrada
b. Tensin de salida
c. Porcentaje de ripple admisible a la salida
d. Corriente nominal de salida
2. Criterios para la eleccin de la topologa:
a. Depende de la potencia puesta en juego, el ripple admisible, los valores de tensin y corriente,
etc.
b. En general una tensin de trabajo ms alta que V 5 , 42 supondr el uso de topologas con
aislamiento (transformador) entre la entrada y la salida.
c. Si el convertidor utilizar una alta tensin de entrada para obtener una baja tensin de salida, es
mucho ms factible la utilizacin de transformador que la reduccin del ciclo de trabajo a un
valor muy bajo e ineficiente.
3. Criterios para la eleccin de la frecuencia de conmutacin:
a. Se elige cercana a kHz 100 .
b. Valores ms pequeos implican ncleos de inductancia muy grandes y de hierro (muchas
prdidas).
c. Valores ms grandes implican ncleos de aire, pero valores de cantidad de vueltas fraccionales
(0,2 vueltas), lo que es irrealizable.
4. Los ncleos de las inductancias y transformadores se eligen de ferrite, ya que tiene bajas prdidas y alta
permeabilidad.
5. Para la determinacin de las dimensiones de la inductancia de filtro, hay que considerar la energa
mxima que la misma deber almacenar evitando la saturacin. sta energa est definida por la corriente
de cortocircuito del convertidor.
6. El capacitor de salida se determina con el valor del ripple admisible, pero en general se tiene en cuenta
adems su resistencia serie equivalente.
7. Los diodos de salida y diodos de descarga se eligen de alta velocidad y baja cada de tensin directa, de
tal manera de mejorar el rendimiento y de ayudar a descargar las inductancias de dispersin en los tiempos
de no conduccin, y as evitar la destruccin de los dispositivos activos.
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 80 de 83 Resumen de Electrnica Aplicada II
BIBLIOGRAFA
1. Sedra, Adel y Smith, Kenneth. Circuitos microelectrnicos. 4. ed. Oxford University Press.
2. Malvino, Albert Paul. Principios de electrnica. 6. ed. Mc Graw Hill.
3. Ing. Cuello, Alberto. Apuntes correspondientes a la ctedra Electrnica Aplicada II.
4. Coughlin, Robert y Driscoll, Frederick. Amplificadores operacionales y circuitos integrados lineales.
Prentice Hall.
5. Ing. Nelson Mocayar. Guas de Trabajos Prcticos de Electrnica Aplicada II.
6. Savant, Roden, Carpenter. Diseo Electrnico, circuitos y sistemas. 2 edicin. Prentice Hall.
NDICE
UNIDAD I: EL AMPLIFICADOR OPERACIONAL...................................................................................................................1
Simbologa y terminales ................................................................................................................................................................................ 1
El amplificador operacional ideal..............................................................................................................................................1
Circuito equivalente y caractersticas............................................................................................................................................................. 1
Configuracin inversora................................................................................................................................................................................. 1
Ganancia a lazo cerrado............................................................................................................................................................................ 2
Impedancias de entrada y de salida ........................................................................................................................................................... 2
El integrador inversor ............................................................................................................................................................................... 2
El diferenciador inversor........................................................................................................................................................................... 2
El sumador ponderado .............................................................................................................................................................................. 3
La configuracin no inversora ....................................................................................................................................................................... 3
Ganancia a circuito cerrado....................................................................................................................................................................... 4
Resistencias de entrada y de salida............................................................................................................................................................ 4
El seguidor de voltaje................................................................................................................................................................................ 4
El amplificador operacional real ...............................................................................................................................................4
Efecto de la ganancia finita a circuito abierto ................................................................................................................................................ 4
Configuracin no inversora....................................................................................................................................................................... 4
Configuracin no inversora....................................................................................................................................................................... 5
Efecto del ancho de banda finito.................................................................................................................................................................... 5
Operacin del amplificador operacional con seales fuertes.......................................................................................................................... 6
Saturacin de salida .................................................................................................................................................................................. 6
Rapidez de respuesta................................................................................................................................................................................. 6
Ancho de banda a plena potencia.............................................................................................................................................................. 6
Impedancias de entrada y de salida................................................................................................................................................................ 6
Tensin de desnivel (offset) ........................................................................................................................................................................... 7
Corrientes de polarizacin de entrada ............................................................................................................................................................ 7
Tensin de desnivel de salida debido a las corrientes de polarizacin ...................................................................................................... 8
Rechazo en modo comn............................................................................................................................................................................... 8
Rechazo a la variacin de la fuente de alimentacin...................................................................................................................................... 9
Variaciones con la temperatura...................................................................................................................................................................... 9
UNIDAD II: APLICACIONES DEL AMPLIFICADOR OPERACIONAL.................................................................................9
Amplificador diferencial................................................................................................................................................................................ 9
Amplificador de instrumentacin............................................................................................................................................................ 10
Convertidor de impedancia negativa............................................................................................................................................................ 10
Convertidor de tensin a corriente (Fuente de corriente de Howland) ......................................................................................................... 10
Amplificador de AC..................................................................................................................................................................................... 10
Amplificadores con una sola fuente de alimentacin................................................................................................................................... 11
Amplificador con ganancia controlada por un FET ..................................................................................................................................... 11
Inversor-no inversor conmutable mediante un FET..................................................................................................................................... 12
Amplificador con ancho de banda ajustable................................................................................................................................................. 12
Amplificador con ganancia ajustable y reversible........................................................................................................................................ 13
Buffers de corriente para amplificadores de tensin .................................................................................................................................... 13
Amplificador de corriente unidireccional: Seguidor de emisor ............................................................................................................... 13
Amplificador de corriente bidireccional: clase B.................................................................................................................................... 13
Fuentes de corriente unidireccionales controladas por tensin..................................................................................................................... 14
Carga flotante.......................................................................................................................................................................................... 14
Carga a masa........................................................................................................................................................................................... 14
Corriente de salida directamente proporcional a la tensin de entrada.................................................................................................... 14
Control automtico de ganancia................................................................................................................................................................... 15
Rectificadores de precisin.......................................................................................................................................................................... 15
Media onda ............................................................................................................................................................................................. 15
Rectificador inversor de media onda con salida positiva.................................................................................................................... 15
Rectificador inversor de media onda con salida negativa................................................................................................................... 16
Onda completa........................................................................................................................................................................................ 16
Rectificador de onda completa con resistencias iguales ..................................................................................................................... 16
Rectificador de onda completa de alta impedancia............................................................................................................................. 17
Comparador smith trigger ............................................................................................................................................................................ 17
UNIDAD III: RESPUESTA EN FRECUENCIA DE AMPLIFICADORES NO REALIMENTADOS....................................18
Conceptos previos .....................................................................................................................................................................18
Teorema de Miller ....................................................................................................................................................................................... 18
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 81 de 83 Resumen de Electrnica Aplicada II
Respuesta en frecuencia de un transistor...................................................................................................................................................... 19
Anlisis del dominio s...............................................................................................................................................................19
El dominio s................................................................................................................................................................................................. 19
Polos y ceros ........................................................................................................................................................................................... 19
Funciones de primer orden...................................................................................................................................................................... 19
Diagramas de Bode................................................................................................................................................................................. 19
Funcin de transferencia del amplificador ................................................................................................................................................... 20
Las tres bandas de frecuencia.................................................................................................................................................................. 20
La funcin de ganancia ........................................................................................................................................................................... 21
Respuesta a baja frecuencia (para polos y ceros fciles de determinar)................................................................................................... 21
Respuesta a alta frecuencia (para polos y ceros fciles de determinar) ................................................................................................... 21
Mtodo aproximado para el caso de polos y ceros difciles de determinar.............................................................................................. 22
Frecuencia de corte superior .............................................................................................................................................................. 22
Frecuencia de corte inferior................................................................................................................................................................ 22
Respuesta en frecuencia de las distintas configuraciones.......................................................................................................22
Respuesta en frecuencia del amplificador en fuente comn......................................................................................................................... 22
Respuesta en frecuencia del amplificador en emisor comn........................................................................................................................ 24
Respuesta en frecuencia del amplificador en compuerta comn y en base comn....................................................................................... 25
Respuesta en frecuencia del amplificador cascode....................................................................................................................................... 26
Respuesta en frecuencia del amplificador en seguidor de emisor y seguidor de fuente................................................................................ 28
Respuesta en frecuencia del amplificador de colector comn y emisor comn en cascada.......................................................................... 29
Respuesta en frecuencia del amplificador diferencial .................................................................................................................................. 29
Caso de excitacin simtrica................................................................................................................................................................... 29
Caso de excitacin asimtrica ................................................................................................................................................................. 30
Efecto de la resistencia de emisor en la respuesta en frecuencia ............................................................................................................. 31
Variacin de la RRMC con la frecuencia................................................................................................................................................ 32
El par diferencial como amplificador de banda ancha: colector comn y base comn............................................................................ 33
Medicin en laboratorio de las frecuencias de corte..................................................................................................................................... 33
Medicin de la frecuencia de corte inferior............................................................................................................................................. 33
Medicin de la frecuencia de corte superior............................................................................................................................................ 33
Aplicacin: Estimacin de las capacidades del dispositivo activo........................................................................................................... 33
UNIDAD IV: AMPLIFICADORES REALIMENTADOS..........................................................................................................34
Clases de amplificadores.............................................................................................................................................................................. 34
Estructura general de la realimentacin ....................................................................................................................................................... 34
Premisas de la teora de realimentacin .................................................................................................................................................. 34
Ganancia del amplificador de lazo abierto .............................................................................................................................................. 35
Relacin de realimentacin..................................................................................................................................................................... 35
Ganancia del amplificador de lazo cerrado ............................................................................................................................................. 35
Independencia de la ganancia de lazo cerrado.................................................................................................................................... 35
Diferencia de retorno y cantidad de realimentacin ................................................................................................................................ 35
Tipos de realimentacin.......................................................................................................................................................................... 36
Propiedades de la realimentacin negativa......................................................................................................................................... 36
Topologas de realimentacin ...................................................................................................................................................................... 36
Realimentacin de tensin en serie ......................................................................................................................................................... 37
Realimentacin de corriente en serie....................................................................................................................................................... 37
Realimentacin de tensin en paralelo.................................................................................................................................................... 37
Realimentacin de corriente en paralelo ................................................................................................................................................. 37
Efecto de la realimentacin en la impedancia de entrada............................................................................................................................. 38
Realimentacin de tensin en serie ......................................................................................................................................................... 38
Realimentacin de corriente en serie....................................................................................................................................................... 38
Realimentacin de tensin en paralelo.................................................................................................................................................... 38
Realimentacin de corriente en paralelo ................................................................................................................................................. 39
Efecto de la realimentacin en la impedancia de salida ............................................................................................................................... 39
Realimentacin de tensin en serie ......................................................................................................................................................... 39
Realimentacin de corriente en serie....................................................................................................................................................... 40
Realimentacin de tensin en paralelo.................................................................................................................................................... 40
Realimentacin de corriente en paralelo ................................................................................................................................................. 41
Anlisis de un amplificador realimentado.................................................................................................................................................... 42
Mtodo prctico...................................................................................................................................................................................... 42
UNIDAD V: RESPUESTA EN FRECUENCIA DE AMPLIFICADORES REALIMENTADOS Y SU ESTABILIDAD........43
Estabilidad................................................................................................................................................................................................... 43
Efecto de la realimentacin en los polos de un amplificador ....................................................................................................................... 43
Amplificador con respuesta de un solo polo ........................................................................................................................................... 43
Amplificador con respuesta de dos polos ................................................................................................................................................ 43
Amplificador con respuesta de ms de dos polos .................................................................................................................................... 43
Estudio de la estabilidad utilizando diagramas de Bode: mrgenes de ganancia y fase................................................................................ 44
Mtodo prctico...................................................................................................................................................................................... 44
Compensacin en frecuencia ....................................................................................................................................................................... 45
Teora...................................................................................................................................................................................................... 45
Introduccin de un polo ..................................................................................................................................................................... 46
Corrimiento del polo dominante......................................................................................................................................................... 46
Implementacin ...................................................................................................................................................................................... 46
Compensacin de Miller y divisin de polo....................................................................................................................................... 46
UNIDAD VI: AMPLIFICADORES DE POTENCIA .................................................................................................................47
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 82 de 83 Resumen de Electrnica Aplicada II
Introduccin................................................................................................................................................................................................. 47
Etapas de salida clase A...........................................................................................................................................................47
El seguidor de emisor .................................................................................................................................................................................. 47
Caracterstica de transferencia y formas de onda de seal....................................................................................................................... 47
Disipacin de potencia............................................................................................................................................................................ 47
Rendimiento............................................................................................................................................................................................ 47
Etapas de salida clase B...........................................................................................................................................................48
Configuracin push-pull .............................................................................................................................................................................. 48
Caracterstica de transferencia ................................................................................................................................................................ 48
Rendimiento............................................................................................................................................................................................ 48
Disipacin de potencia............................................................................................................................................................................ 49
Reduccin de la distorsin de cruce........................................................................................................................................................ 49
Etapas de salida clase AB.........................................................................................................................................................49
Configuracin general.................................................................................................................................................................................. 49
Caracterstica de transferencia ................................................................................................................................................................ 50
Relaciones de potencia............................................................................................................................................................................ 50
Resistencia de salida ............................................................................................................................................................................... 50
Formas de polarizacin del circuito clase AB.............................................................................................................................................. 50
Polarizacin con una resistencia ............................................................................................................................................................. 50
Polarizacin con diodos .......................................................................................................................................................................... 50
Polarizacin con multiplicador de tensin base-emisor........................................................................................................................... 51
Variaciones en la configuracin clase AB.................................................................................................................................................... 51
Uso de dispositivos combinados ............................................................................................................................................................. 51
Proteccin contra cortocircuitos.............................................................................................................................................................. 52
Etapa de polarizacin en clase A............................................................................................................................................................. 52
Utilizacin de MOSFET en la etapa clase AB ........................................................................................................................................ 52
Realimentacin negativa......................................................................................................................................................................... 53
Configuracin bootstrap.......................................................................................................................................................................... 54
Diseo completo de una etapa de salida clase AB ....................................................................................................................................... 55
Diseo de la etapa de salida .................................................................................................................................................................... 55
Seleccin de la fuente de alimentacin............................................................................................................................................... 56
Seleccin de los transistores QN y QP............................................................................................................................................... 56
Eleccin de las resistencias de emisor de salida................................................................................................................................. 56
Diseo de la etapa excitadora.................................................................................................................................................................. 56
Seleccin del transistor QE................................................................................................................................................................ 56
Diseo de la configuracin bootstrap...................................................................................................................................................... 56
Diseo del multiplicador de tensin base-emisor .................................................................................................................................... 57
Diseo del circuito de realimentacin..................................................................................................................................................... 57
Clculo del circuito de polarizacin de QF ............................................................................................................................................. 58
Clculo de respuesta en frecuencia: diseo de capacitores...................................................................................................................... 58
UNIDAD VII: ANLISIS DEL AMPLIFICADOR OPERACIONAL 741 ................................................................................58
El circuito del amplificador operacional 741 ............................................................................................................................................... 58
Anlisis cualitativo ...................................................................................................................................................................................... 59
Fuente de alimentacin ........................................................................................................................................................................... 59
Circuito de polarizacin.......................................................................................................................................................................... 59
Circuito de proteccin contra cortocircuitos............................................................................................................................................ 60
Etapa de entrada...................................................................................................................................................................................... 60
Segunda etapa ......................................................................................................................................................................................... 60
Etapa de salida ........................................................................................................................................................................................ 60
Anlisis esttico del 741 .............................................................................................................................................................................. 60
Circuito de polarizacin de entrada......................................................................................................................................................... 61
Corrientes de polarizacin y de offset ................................................................................................................................................ 61
Tensin de offset de entrada............................................................................................................................................................... 61
Polarizacin de la segunda etapa............................................................................................................................................................. 62
Polarizacin de la etapa de salida............................................................................................................................................................ 62
Anlisis dinmico a pequea seal del 741.................................................................................................................................................. 63
Etapa de entrada...................................................................................................................................................................................... 63
Segunda etapa ......................................................................................................................................................................................... 64
Etapa de salida ........................................................................................................................................................................................ 64
Proteccin contra cortocircuitos a la salida ............................................................................................................................................. 65
Anlisis de ganancia del 741........................................................................................................................................................................ 65
Anlisis de respuesta en frecuencia del 741................................................................................................................................................. 65
Anlisis de rapidez de respuesta .................................................................................................................................................................. 65
Relacin entre rapidez de respuesta y ancho de banda de ganancia unitaria ........................................................................................... 66
UNIDAD VIII: FUENTES DE ALIMENTACIN.....................................................................................................................66
Fuentes lineales: fuentes reguladas serie ................................................................................................................................66
Introduccin................................................................................................................................................................................................. 66
Diagrama en bloques ................................................................................................................................................................................... 66
Etapas .......................................................................................................................................................................................................... 67
Etapa de muestreo................................................................................................................................................................................... 67
Etapa de referencia.................................................................................................................................................................................. 67
Etapa de comparacin y etapa de amplificacin...................................................................................................................................... 68
Comparacin y amplificacin mediante una etapa de emisor comn ................................................................................................. 68
Comparacin mediante una etapa diferencial..................................................................................................................................... 68
Etapa de control ...................................................................................................................................................................................... 69
U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti
U.T.N. F.R.M. Pgina 83 de 83 Resumen de Electrnica Aplicada II
Etapa de prerregulacin .......................................................................................................................................................................... 69
Diseo completo de una fuente serie............................................................................................................................................................ 69
Etapa de control ...................................................................................................................................................................................... 70
Etapa de prerregulacin .......................................................................................................................................................................... 70
Etapa de referencia, comparacin y amplificacin.................................................................................................................................. 71
Etapa de muestreo................................................................................................................................................................................... 71
Pruebas de funcionamiento ..................................................................................................................................................................... 71
Fuentes conmutadas.................................................................................................................................................................72
Introduccin................................................................................................................................................................................................. 72
Modulacin por ancho de pulso................................................................................................................................................................... 72
Tipos bsicos de fuentes conmutadas........................................................................................................................................................... 72
Buck........................................................................................................................................................................................................ 72
Boost....................................................................................................................................................................................................... 72
Buck-boost.............................................................................................................................................................................................. 72
Modos de funcionamiento............................................................................................................................................................................ 72
Topologas ................................................................................................................................................................................................... 73
Convertidor buck .................................................................................................................................................................................... 73
Anlisis continuo ............................................................................................................................................................................... 73
Anlisis discontinuo........................................................................................................................................................................... 75
Convertidor boost ................................................................................................................................................................................... 75
Anlisis discontinuo........................................................................................................................................................................... 75
Convertidor buck-boost........................................................................................................................................................................... 76
Anlisis discontinuo........................................................................................................................................................................... 76
Convertidor forward................................................................................................................................................................................ 77
Convertidor semipuente.......................................................................................................................................................................... 78
Convertidor puente ................................................................................................................................................................................. 78
Convertidor flyback ................................................................................................................................................................................ 79
Diseo de fuentes conmutadas..................................................................................................................................................................... 79
BIBLIOGRAFA ..........................................................................................................................................................................80
NDICE.........................................................................................................................................................................................80

U
T
N
i
a
n
o
s
.
c
o
m
.
a
r
Autores:
Juan Pablo Mart y Emiliano Lavagetti