1.

MATERIAL UTILIZADO

Para a realizao desses experimentos, iremos utilizar: Mdulo de Treinamento e de Testes; Display de 7 segmentos com 1 digito (561HR2 ou C551E) catodo comum; 1 CI 7400 Quadra de portas NAND de duas entradas; 1 CI 7404 Sxtupla de inversores; 2 CIs 7411 Tripla de portas AND de trs entradas; 2 CIs 7420 Dupla de portas NAND de quatro entradas; 1 CI 7486 Quadra de portas XOR de duas entradas; 1 CI 9368 Conversor HEXA (CBP-4) para 7 segmentos - NAA; Fios CCI em cores diversas.

2.

DECODIFICADOR BINRIO 2:4

2.1
A1 A0

O decodificador binrio 2:4 representado por meio do bloco lgico abaixo:

Z0 Decodificador 2:4 Z1 Z2 Z3

Bloco lgico

A tabela-verdade que implementada pela funo Z = f(H,A), onde H a entrada de controle de habilitao NAA, A = A1 A0 so as entradas de dados NAA, e Z = Z0 Z1 Z2 Z3 so as sadas de dados NAA. H 0 1 1 1 1 A1 X 0 0 1 1 A0 X 0 1 0 1 Z0 0 1 0 0 0 Z1 0 0 1 0 0 Z2 0 0 0 1 0 Z3 0 0 0 0 1

Tabela-verdade

Observando a tabela-verdade, verificamos que se a entrada H estiver em nvel lgico 0, teremos todas as sadas em nvel lgico 0, independente dos estados das entradas A1 e A0. A sada Z0 ser igual a 1, quando A1 = 0 e A0 = 0. A sada Z1 ser igual a 1, quando A1 = 0 e A0 = 1. A sada Z2 ser igual a 1, quando A1 = 1 e A0 = 0. A sada Z3 ser igual a 1, quando A1 = 1 e A0 = 1.

2.2

Obteremos a expresso de sada do decodificador acima, atravs da tabela-verdade

abaixo:

H 0 0 0 0 1 1 1 1

A1 0 0 1 1 0 0 1 1

A0 0 1 0 1 0 1 0 1

Z0 0 0 0 0 1 0 0 0

Z1 0 0 0 0 0 1 0 0

Z2 0 0 0 0 0 0 1 0

Z3 0 0 0 0 0 0 0 1 Minitermos:

Tabela-verdade

2.3

Diagrama lgico do circuito usando apenas inversores e portas AND.

2.4

Diagrama eltrico do circuito, implementado com o CIs 7404 e 7411

3.

CONVERSOR DE CGIDO

3.1
X0 X1 X2

Apresentamos abaixo, bloco lgico e a tabela-verdade do conversor de cdigo.

Y0 Codificador X:Y Y1 Y2

Bloco lgico

X2 0 0 0 0 1 1 1 1

X1 0 0 1 1 0 0 1 1

X0 0 1 0 1 0 1 0 1

Y2 1 0 0 0 0 1 1 1

Y1 1 0 0 1 1 0 0 1

Y0 1 0 1 0 1 0 1 0

Tabela-verdade

3.2 Analisando a tabela-verdade, poderemos implementar, atravs da utilizao dos minitermos, as seguintes expresses de sadas simplificadas: X1 X0 X2
0 1 00 01 11 10

1 1

0 0

0 0

1 1

X1 X0 X2
0 00 01

11

10

1 1 1

0 0

1 1

0 0

X1 X0 X2
0 1 00 01

11

10

1 0 0 1

0 1

0 1

Diagrama lgico:

Diagrama eltrico

4.

CODIFICADOR BINRIO 8:3

4.1 Especificao do codificador binrio 8:3 atravs da representao do bloco lgico e apresentao da tabela-verdade simplificada.
X0 X1 X2 X3 X4 X5 X6 X7 Codificador Binrio 8:3 Z2 Z1 Z0

0 1 1 1 1 1 1 1

1 0 1 1 1 1 1 1

1 1 0 1 1 1 1 1

1 1 1 0 1 1 1 1

1 1 1 1 0 1 1 1

1 1 1 1 1 0 1 1

1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Bloco lgico

Tabela-verdade

4.2

Analisando a tabela-verdade, teremos as seguintes simplificaes de sadas:

Diagrama lgico

4.3

Diagrama eltrico

5.

SISTEMA CONVERSOR CBP4

5.1

Bloco lgico
a b

A3 A2 A1 A0 Sistema Conversor CBP4 - Mostrador de 7 segmentos hexadecimal c d e f g

LE

RBI RBO

5.2

Operaes realizadas: Converso de cdigo Programao de apagamento de 0: Entrada de RBI e Sada de controle RBO Controle de operao de converso de cdigo: entrada de controle Apagamento: Entrada de Controle (BI)

O circuito recebe como entrada um cdigo binrio de 4 bits e converte para as sadas apropriadas do display de 7 segmentos. Produz cdigos hexadecimais, de 0 at 9 e de A at F. 5.3 Ao aplicarmos nvel baixo na entrada de controle, , os estados das sadas so determinados pelos dados de entrada, sendo necessrio um tempo tpico de 30 ns para atualizao das sadas. Quando a entrada de controle , os ltimos dados presentes nas entradas armazenado nas clulas de memria tipo latch e as sadas permanecem estveis. 5.4 Para realizarmos a converso de um dado presente nas entradas A3, A2, A1 e A0, devemos realizar os seguintes procedimentos: Aplicar o dado a ser convertido nas entradas A3, A2, A1 e A0; Desabilitar a entrada , isto , ; Habilitar a entrada de controle , ou seja, ; Aguarda um tempo tpico de converso de 30 ns.

Aps estes procedimentos, o dado convertido ser disponibilizado nas sadas a, b, c, d, e, f e g.

5.5

Diagrama lgico

5.6

Diagrama eltrico

5.7

Tabela-verdade

Tabela 5.1 Operao de converso do cdigo CBP4 para o cdigo do mostrador de 7 segmentos hexadecimal, do tipo NAA. A3 0 0 0 0 0 0 0 0 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Mostrador A3 1 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Mostrador

0 1 2 3 4 5 6 7

8 9 A b C d E F

Tabela 5.2 Operao da entrada de Controle de Habilitao/Escrita 0 1 A3 1 1 A2 1 1 A1 1 1 A0 1 1 Mostrador

F F