Introduo Informtica

Alexandre Meslin (meslin@nce.ufrj.br)

Organizao da Memria
z z z z z

Conceito de hierarquia de memria Memria principal e memrias secundrias Projeto lgico da memria principal Memrias cache Memria virtual

Conceito de Hierarquia de Memria

z

Memria no computador
Registradores Memria principal Memria cache Memria ROM Discos magnticos Discos pticos Fitas magnticas

Registradores
z z z

a memria mais rpida Montada dentro da CPU Local onde as operaes aritmticas so calculadas Conjuntos de apenas algumas dezenas

Memria Principal
z z z z z

Construda utilizando memria dinmica Memria de leitura e escrita DRAM Mais lenta e mais barata que a memria cache Computadores atuais possuem pelo menos 64 megabytes Tempo de acesso unitrio de 60 ns e em modo rajada de 7 ns O seu contedo perdido quando a energia desligada

Problemas
z

Configurao de hardware
Processador de 1 GHz Unidade aritmtica de 32 bits (4 bytes) Tempo de acesso memria:
Unitrio: 60 ns Rajada: 7 ns (PC133)

Processador necessita de dados a cada 1 ns

Perodo o inverso da freqncia 1 ns = 1/1 GHz

Valores
z

Memria de 8 bits
4 acessos necessrios 1o acesso em 60 ns 2o, 3o e 4o acesso a cada 7 ns Tempo total = 60 + 3*7 = 81 ns Memria 80 vezes mais lenta que o processador barramento de dados CPU 8 bits Memria

Valores
z

Memria de 16 bits
2 acessos necessrios 1o acesso em 60 ns 2o acesso em 7 ns Tempo total = 60 + 7 = 67 ns Memria 67 vezes mais lenta que o processador barramento de dados CPU 16 bits Memria

Valores
z

Memria de 32 bits
1 nico acesso acesso em 60 ns Tempo total = 60 ns Memria 60 vezes mais lenta que o processador

barramento de dados CPU 32 bits Memria

Memria Cache
z z z z z z

Construda utilizando memria esttica Memria de leitura e escrita SRAM Extremamente rpida Pouca capacidade Opera em velocidade perto da velocidade do processador
Igual ou metade

Memria de acesso aleatrio

Memria Cache
z z z

Nvel 1 construda junto ao processador Nvel 2 fora do processador (na placa me) A maior parte dos PCs contm:
Alguns quilobytes de nvel 1 Poucos megabytes de nvel 2

z z z

O tempo de acesso menor do que 6ns Memria muito cara O seu contedo perdido quando a energia desligada

Termos Comuns
z

Referncias pelo processador a dados armazenados em cache so chamados de ACERTO (HIT)

Taxa de acerto normalmente maior que 95%

z z

Referncias pelo processador a dados no armazenados em cache so chamados de FALHA (MISS) Cache normalmente busca uma linha
Localidade espacial

Descritor (tag)
Dados, endereos, validade, etc.

Funcionamento
z

Tentativa de aproximar o tempo de acesso memria do tempo de acesso da CPU Dependente de diversos fatores
Arquitetura do computador Comportamento dos programas Tamanho e organizao da cache

Transparente para o programa/programador

Funcionamento
z

Pedido de memria verificado antes na cache

Se estiver presente, a cache fornece/recebe informao da CPU (acerto ou hit) Caso contrrio, o pedido enviado para a memria principal (falha ou miss)
EV

MMU

EF

EF

CPU
D ou I

Cache
D ou I

Memria Principal

Princpios da Cache
z

Localidade espacial
Grande probabilidade de acessos locais vizinhos

Localidade temporal
Grande probabilidade de se acessar regies que foram recentemente acessadas

Seqencialidade
Se uma referncia feita ao endereo X, existe grande probabilidade de haver referncia ao endereo X+1

Memria Cache Dados Tags

Bloco (linha) de dados Endereo Validade Estado Etc.

Organizao do Cache
z

Mapeamento direto
Direct mapped

Conjunto associativo
Set associative

Totalmente associativo
Fully associative

Curiosidades
z

Supondo memria cache com:

256 kbytes 32 bytes/bloco 8 linhas Barramento de endereo de 32 bits Capacidade de enderear at 4 Gbytes Mapeamento direto

Cache com Mapeamento Direto

z

Curiosidades
Os bytes 0, 1, 2 at o byte 31 esto na primeira linha da cache Os bytes 32, 33, 34 at o byte 63 esto na segunda linha da cache Os bytes 64, 65, 66 at o byte 127 esto na terceira linha da cache

Cache com Mapeamento Direto

z

Convertendo os nmeros para binrio, observase:

Os 5 bits menos significativos dos elementos que pertencem mesma linha so diferentes Os outros bits so todos iguais.

Cache com Mapeamento Direto

z

Como o cache tem 256 kbytes endereos, convertendo para binrio, isto representa um nmero de 18 bits 218 = 262144 = 256 kbytes

Cache com Mapeamento Direto

z

Assumindo que:
Memria cache tem 2k linhas Memria cache tem bloco com 2m bytes p bits de barramento de endereo

z z

Bits mais baixos utilizados para selecionar a linha da cache Bits mais altos usados para comparar o endereo da linha

p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Cache com Mapeamento Direto

dado tag

Linha de cache

2k linhas memria
b p-k-m

Hit?

CPU

p-k-m tag

k Endereo do cache

m
Endereo do byte

Exemplo
z

Supondo memria cache com:

256 kbytes 32 bytes/bloco 8 k linhas Barramento de endereo de 32 bits Mapeamento direto

Calcular o bloco que ser utilizado pelo endereo: 87a6c1b4 (hexadecimal)

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111 1010 0110 1100 0001 1001 0100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111 1010 0110 1100 0001 10010100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111 1010 0110 1100 000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111 1010 0110 1100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111 1010 01101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111 101001101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6

1000 0111101001101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 7 a 6 c

10000111101001101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 87a6c1b4

10000111101001101100000110010100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 87a6c1b4

100001111010011011000001100 10100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Exemplo
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 87a6c1b4

10000111101001 1011000001100 10100 k = 1011000001100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Exemplo
z z

Bloco endereado por 87a6c1b4 (hexadecimal) Linha de cache 1011000001100 (binrio)

160C (hexadecimal) 5644 (decimal)

Problema
z

Refazer o problema para o endereo 88a6c1b4 (hexadecimal)

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000 1010 0110 1100 0001 1001 0100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000 1010 0110 1100 0001 10010100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000 1010 0110 1100 000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000 1010 0110 1100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000 1010 01101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000 101001101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6

1000 1000101001101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 8 8 a 6 c

10001000101001101100000110010100 p bits p-k-m tag k

Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 88a6c1b4

10001000101001101100000110010100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 88a6c1b4

100010001010011011000001100 10100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Problema
z z z z

p = 32 bits m = 5 bits (25 = 32) k = 13 bits (213=8 k) 88a6c1b4

10001000101001 1011000001100 10100 k = 1011000001100 p bits p-k-m tag k
Endereo da linha do cache

m
Endereo do byte

Problema
z z

Bloco endereado por 88a6c1b4 (hexadecimal) Linha de cache 1011000001100 (binrio)

160C (hexadecimal) 5644 (decimal)

Problema
z

Os endereos 87a6c1b4 e 88a6c1b4 necessitam da mesma linha de cache Concluso:

Todo par de endereos cuja diferena for mltipla do tamanho da cache vai utilizar a mesma linha gerando conflito Sempre que houver conflito, a linha mais antiga ser descartada da cache

Prxima Aula
z

Continuao de hierarquia de memria Tentativa de solucionar o problema de conflito no cache