Objetivos

El transistor de efecto de campo MOSFET y la tecnologa CMOS (6 semanas) Construccin, smbolo, clasificacin. Funcionamiento. Curvas caractersticas y polarizacin. Modelo del MOSFET para aplicaciones analgicas. Modelo del MOSFET para aplicaciones digitales. Capacitancias internas y modelos de alta frecuencia. Aplicaciones: El FET como interruptor: interruptor serie, paralelo, inversor lgico y compuertas lgicas bsicas Escalamiento de MOSFETs Objetivo Conocer el comportamiento y modelado del transistor de efecto de campo MOSFET, as como sus principales aplicaciones.

Aplicaciones del MOSFET: Circuitos b bsicos CMOS

ELEMENTOS ACTIVOS EL-2207 II SEMESTRE 2008

ITCR - Elementos Activos II 2008

Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

Dr.-Ing. Paola Vega C.

Inversor CMOS
CMOS: Complementary Metal Oxide Semiconductor (1963) Circuitos con transistores PMOS y NMOS

Inversor CMOS

VDD- Vin > |VTHP| , Vin = 0V PMOS activo, NMOS inactivo Vout = VDD: PMOS en regin lineal, NMOS en regin de corte

Ambos transistores activos durante transiciones del voltaje de entrada corto circuito temporal de VDD a tierra consumo de potencia
Vin > VTHN , Vin = VDD NMOS activado, PMOS inactivo Vout = 0V: NMOS en regin lineal, PMOS en regin de corte Potencia consumida debido a carga capacitiva

P = CLoad f VDD

CL: capacitancia de carga VDD: voltaje de alimentacin f: frecuencia de conmutacin

Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

Consumo de Potencia
Corriente de fuga de compuerta Corriente de subumbral Potencia Esttica Corriente de reversa de juntas PN

Potencia Est Esttica

Corriente de subumbral (VGS < 0)
Drenador Compuerta Fuente

Consumo de potencia Potencia Dinmica Corriente de corto circuito Carga capacitiva Corriente de fuga de compuerta
Drenador Compuerta Fuente

Substrato

Corriente de reversa de juntas PN

Drenador Compuerta Fuente

En general, en los circuitos integrados, Disipacin por carga capacitiva >> Potencia corto circuito >> Potencia esttica

I
Substrato Substrato

ITCR - Elementos Activos II 2008

Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

Dr.-Ing. Paola Vega C.

Potencia Din Dinmica

Potencia dinmica debido a corriente de corto circuito

Potencia Din Dinmica

Potencia dinmica debido a cargas capacitivas
Capacitancia de carga debido a:

Para VIN=VOUT ambos transistores operan en saturacin ambos transistores conducen, permitiendo un flujo de corriente de VDD a tierra Corriente de corto circuito
3

-COX de compuertas siguientes -COX propia -CW, capacitancia parsita de interconexin

CL

Representadas por CL

Potencia disipada:

PSC = ISC VDD =

2 t V K r DD VTH 3 T 2

Potencia disipada:

PL = A f CL VDD

f : frecuencia de conmutacin, CL: capacitancia de carga, A: factor de actividad A: factor de actividad = probabilidad de conmutacin
ITCR - Elementos Activos II 2008 Dr.-Ing. Paola Vega C.

tr : tiempo de subida (se asume tr = tf)

ITCR - Elementos Activos II 2008

T: perodo de VIN
Dr.-Ing. Paola Vega C.

Compuertas L Lgicas: Compuerta NAND

Compuertas L Lgicas: Compuerta NOR

Entrada lgica A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1

Voltaje de entrada VA=0, VB=0 VA=0, VB=VDD VA=VDD, VB=0 VA=VDD, VB=VDD

Salida lgica 1 1 1 0

Voltaje de salida VDD VDD VDD 0

Dr.-Ing. Paola Vega C.

Entrada lgica A=0, B=0 A=0, B=1 A=1, B=0 A=1, B=1

Voltaje de entrada VA=0, VB=0 VA=0, VB=VDD VA=VDD, VB=0 VA=VDD, VB=VDD

Salida lgica 1 0 0 0

Voltaje de salida VDD 0 0 0

Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

ITCR - Elementos Activos II 2008

MOSFET como Interruptor Serie

En el primer caso, el transistor se ve afectado por el efecto de substrato

Celdas de Memoria SRAM

Las memorias RAM son voltiles = pierden los datos al remover la alimentacin SRAM: Static Random Access Memory Dato se guarda con cerrojo de dos inversores cross-coupled por celda Los transistores de lnea de palabra conectan el cerrojo con los circuitos de lectura y escritura Bitline V DD Bitline Wordline

ID =

K (VDD v o VTH )2 , VTH incluyendo efecto de substrato 2

Wordline

Celda de memoria SRAM

ID =

K (VDD VTH 0 )2 , VTH 0 no efecto de substrato 2

Dr.-Ing. Paola Vega C. ITCR - Elementos Activos II 2008 Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

Celdas de Memoria DRAM

DRAM: Dynamic Random Access Memory Dato se guarda en un capacitor de almacenamiento: capacitor cargado = 1, descargado =0 El transistor de lnea de palabra connecta el capacitor de almacenamiento con el circuito de lectura/escritura Corriente de fuga descarga capacitor dato debe reescribirse peridicamente= refrescamiento de datos

Capacitores Conmutados
Permiten emular resistencias de gran valor ocupando un rea de
fabricacin menor (ej: 1 M)

Wordline

Bitline M
Capacitancia de columna (Bitline capacitance)

Celda de memoria DRAM

ACC

CBL

CS V

Capacitancia de almacenamiento
Dr.-Ing. Paola Vega C. ITCR - Elementos Activos II 2008 Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008

Capacitores Conmutados

Q1 = CV1

Q2 = CV2

Q1 Q2 = C(V1 V2 ); I =

dq dt C(V1 V2 ) (V1 V2 ) 1 I= = Rsc = T Rsc C fclk

Dr.-Ing. Paola Vega C.

ITCR - Elementos Activos II 2008