Tecnolgico de Costa Rica Laboratorio de Circuitos Discretos

Experimento 7 Configuraciones Compuestas

Lpez, Francis; Lora, Gabriel

I. INTRODUCCIN En este laboratorio se busca comprobar la independencia en CD de amplificadores acoplados en varias etapas tanto para amplificar frecuencias bajas como para frecuencias altas. Para ello, se trabajaran con 3 distintos acoples, se medirn los voltajes de polarizacin de cada uno para as comprobar su funcionamiento respectivo. Se har un anlisis con los valores calculados para demostrar la independencia de voltajes y corrientes de CD de una etapa a otra. II. RESULTADOS EXPERIMENTALES Parte A Determinar los parmetros para el BJT y el JFET Primero, se encontraron los valores de para los transistores BJT 2N3904 a partir del circuito E7-1

Circuito E7-2 Circuito para calcular IDSS y VPinchOff Ajustando el potencimetro para VGS=0; IDSS = 15.02 mA Ajustando el potencimetro para VRD=1mV; VPinchOff =-2.33V Parte B Sistema multietapa con acople CA (capacitivo) y con polarizacin por divisin de tensin

Figura E7-1 Circuito para calcular Tabla 1. Calculo de para BJT Transistor VBE (V) VRC (V) IB (A) IC (mA) Q1 0.7 8.41 18.50 3.13 169.19 Q2 0.69 9.24 18.51 3.45 186.4

Figura E7-3 Circuito de 2 etapas divisor de tensin con acople capacitivo Tabla 2 Voltajes de circuito E7-3 Calculado (V) 4.77 2.76 9.34 15.02 Medido (V) 4.64 2.63 9.58 15.61 % Error 2.73 3.31 2.56 3.93

Para el clculo de IDSS y VPinchOff del JFET, se utiliz el circuito E7-2:

VB1 VB2 VC1 VC2

Tecnolgico de Costa Rica Laboratorio de Circuitos Discretos

Se utilizaron las frmulas de divisor de tensin y de las relaciones entre corrientes del BJT para lograr los clculos:

Tambin vemos que el efecto de amplificacin de la segunda etapa es mayor que en la primera, proporcionando una mayor ganancia con respecto al voltaje de entrada VB1 que si tuviramos un solo transistor para amplificar la tensin. Parte D Configuracin compuesta BJT-JFET

Se asumi VBE= 800mV Con respecto a los valores de VC1 y VB2, se observan que son valores diferentes de tensin. El capacitor, en CD, se comporta como un abierto por lo que en la parte CD se pueden analizar los transistores por separado. Los valores de VC1 y VB2 estn aislados. Parte C Sistema multietapa con acople CD (directo)

Figura E7-5 Circuito multietapa con BJT y JFET

Tabla 4 Voltajes del circuito E7-5 Calculado (V) 7.15 8.09 15.77 -0.949 Medido (V) 7.01 7.92 15.42 -0.91 % Error 1.95 2.10 2.22 4.10

VB VC VD VGS Circuito E7-4 Circuito multietapa con acople directo Tabla 3 Voltajes del circuito E7-4 Calculado (V) 4.77 9.34 9.34 12.93 Medido (V) 4.70 9.18 9.19 12.83 % Error 1.47 1.71 1.61 0.77

Para los clculos, adems de las ecuaciones (1) y (2) para el BJT, se utiliz la ecuacin de Shockley para los clculos con el JFET: ( )

VB1 VB2 VC1 VC2

Para los clculos, se utilizaron de igual forma, las ecuaciones (1) y (2). En este circuito, podemos observar que VC1 y VB2 son aproximadamente iguales (esta diferencia pudo darse por el instrumento de medicin), pero se comprueba que hay un acople directo de CD en los 2 transistores.

El voltaje de VGS varo debido a que en el caso ideal se asume que IG=0 y VG=VB, pero en las mediciones no se puede conseguir que IG sea cero, por eso se utiliza una resistencia de 1 M para que esta sea lo menor posible.

Tecnolgico de Costa Rica Laboratorio de Circuitos Discretos III. ANLISIS DE RESULTADOS En esta seccin se analizan los resultados obtenidos y se justifican a la luz de la teora. No debe ser una seccin muy extensa, pero si debe ser clara, concreta y simple y demostrar la asociacin de la teora del cuestionario previo con la prctica (mediciones de laboratorio). Por ejemplo: De acuerdo con la ley de Ohm mostrada en (1), la corriente debe variar linealmente de forma proporcional al inverso de la resistencia, lo cual se confirma con la figura 2. IV. CONCLUSIONES El acople de varias configuraciones de amplificacin permiten una mayor ganancia que configuraciones por separado Un capacitor entre las etapas bloquea la parte CD no deseada de la seal. Se pueden combinar BJTs y JFETs para configuraciones compuestas

APNDICES Aqui se agregan referencias a otra informacin o material creado por los mismos autores del documento. ANEXOS Los anexos corresponden a otros documentos que NO son preparados por los autores. Antes de seguir, creo que maana iran al balcn de las brujas. Observe que la siguiente seccin es la bibliografa. Para hacer referencias bibliogrficas, que se enmarcan con un ndice consecutivo encerrado en parntesis cuadrados como este: [1]. El formato para la bibliografa se muestra en la siguiente seccin. BIBLIOGRAFA
G. O. Young, Synthetic structure of industrial plastics (Book style with paper title and editor), in Plastics, 2nd ed. vol. 3, J. Peters, Ed. New York: McGraw-Hill, 1964, pp. 1564. [2] W.-K. Chen, Linear Networks and Systems (Book style). Belmont, CA: Wadsworth, 1993, pp. 123135. [3] H. Poor, An Introduction to Signal Detection and Estimation. New York: Springer-Verlag, 1985, ch. 4. [4] B. Smith, An approach to graphs of linear forms (Unpublished work style), unpublished. [5] M. Young, The Techincal Writers Handbook. Mill Valley, CA: University Science, 1989. [6] J. U. Duncombe, Infrared navigationPart I: An assessment of feasibility (Periodical style), IEEE Trans. Electron Devices, vol. ED11, pp. 3439, Jan. 1959. [7] S. Chen, B. Mulgrew, and P. M. Grant, A clustering technique for digital communications channel equalization using radial basis function networks, IEEE Trans. Neural Networks, vol. 4, pp. 570578, Jul. 1993. [8] R. W. Lucky, Automatic equalization for digital communication, Bell Syst. Tech y. Personal hobbies will be deleted from the biography. [1]