Amplificadores y Bits

Nicole Ramrez Rodrguez, Juan Camilo Rodrguez, Fabin Eduardo Flrez Pontificia Universidad Javeriana Bogot D.C. 2012

Abstract El siguiente articulo presenta un informe basado en la lectura Amplifier and bits: An introduction to Selecting Amplifiers for Data Converter de Texas Intruments. El objetivo general del documento es discutir diferentes consideraciones que se deben tener en cuenta para conectar un conversor anlogo digital, discutiendo ancho de banda, manejo de entradas anlogas al ADC, suministro de potencia, ruido, distorsin, entre otras.

III.

ANCHO DE BANDA

A. Teora de Retroalimentacin

I.

INTRODUCCION

A > Ganancia de Lazo Abierto AB > Ganancia de Lazo cerrado El lazo cerrado modifica el abierto por En la figura 1 se observa que el sacrificio en ganancia es acompaado por un incremento en ancho de banda desde 100 Hz a 50 KHz.

Este documento es un informe detallado de la exposicin que se realizar acerca de como seleccionar un amplificador para conversores y discutir cada una de las especificaciones de cada tema. II. LA IMPORTANCIA DE UN BUFFER

Muchos de los conversores anlogos-digital que existen no tienen un rango de voltaje a la entrada que coincida con el rango presentado por la fuente de voltaje pero hay casos en los cuales el voltaje de la fuente coincide perfectamente con el ADC, en estos casos es cuando tentativamente podra ser eliminada una etapa de buffer, sin embargo existen diferentes factores en los cuales debera existir una etapa de amplificacin. Las seales de las fuentes no necesariamente son de baja impedancia, claramente un ADC puede cargar la fuente afectndola. Cuando usamos el buffer este nos permite manejar una impedancia de entrada suficientemente alta para que no ocurra esto, adems la salida del amplificador puede ser de baja impedancia y bien adecuada para manejar el ADC. El buffer permite reducir efectos capacitivos: Muchos ADCs presentan cargas capacitivas como resistivas a la entrada que deben ser necesariamente desacopladas. Este tambin permite la conversin de seales sencillas a seales diferenciales.

Figura 1. Bode Lazo Cerrado

B. Ganancia de lazo cerrado no inversora

Figura 2. Etapa de ganancia no inversora Figura 4. Efecto de etapa inversora sobre la ganancia A partir de esta graficas y ecuaciones podemos concluir que para aplicaciones de alta velocidad se debera usar una configuracin no inversora, pero si lo que queremos son aplicaciones que mejoren el rechazo de modo comn, ruido y distorsin armnica, la configuracin inversora debera ser usada. Dmonos cuenta que cuando las resistencia RF y RG son iguales la ganancia es reducida por 1/2. D. Margen de seguridad de ancho de banda RG es la ganancia del resistor RF es el resistor de la etapa de realimentacin C. Ganancia de lazo cerrado inversora El margen de ganancia esta relacionado al porcentaje de error en ganancia usando las diferentes configuraciones vistas anteriormente (inversora o no inversora).

Esta ecuacin es la funcin de transferencia del amplificador Y esta

GBP= Ganancia de lazo cerrado no inversora * ancho de banda lazo cerrado

Figura 3. Etapa de ganancia inversora

Figura 5. Margen de seguridad

V.

RUIDO Y BITS

El primer paso es especificar el ruido como una funcin de el ancho de banda dando constantes de ruido blanco en nV / . Esta no es valida para bajas frecuencias (Ruido rosa). El segundo paso es especificar el ruido grficamente. El ltimo paso es combinarlo como: Figura 6. Tabla Margen de seguridad VS Error de ganancia A. Ruido visto desde la grafica Claramente si se quiere ms precisin, el margen de ganancia debera ser aumentado. Para la figura 5 si se desea una ganancia de 40 dB, esto quiere decir que la mxima frecuencia que se puede usar es 1KHz. Entre mas margen de seguridad obviamente es menos el error de ganancia. IV. SLEW RATE Usualmente por medio de graficas se puede ver mejor el comportamiento ya que genera una relacin ms simple y fcil de ver.

Esta definido como la taza de cambio de voltaje en la salida causada por un paso de cambio en la entrada. Respecto a seales de gran ancho de banda se vuelve importante cuando los niveles de seal son grandes es decir cerca al rail del amplificador operacional, o seales que su naturaleza no es sinusoidal (ondas cuadradas, pulsos, tringulos, diente de sierra), las cuales contienen componentes armnicas en frecuencia que exceden a las del amplificador.

Figura 8. Ruido caracterstico de un Amplificador Operacional Se genera ruido cuando se intenta seleccionar un Figura 7. Slew Rate amplificador que no tiene un ruido caracterstico sobrepase el ancho de banda de inters. Si un amplificador tiene un punto de quiebre de 100 Hz entonces por debajo de 100 Hz el ruido incrementara exponencialmente como se ve en la figura. Controlar el slew Rate permite realizar compensaciones capacitivas internas que aseguran la estabilidad del circuito. B. Ruido desde la especificacin nV / que

Teniendo en cuenta el punto de ruptura de amplificador, nuestra zona de inters debe estar por encima de este punto para que no sea afectada.

 Ex. Noise breakpoint 10 Hz 8 nV / Bandwidth 20Hz 20KHz Como el punto de ruptura es de 10 Hz entonces la constante 8 nV / puede ser asumida para todas las frecuencias dentro del ancho de banda. -- EIN (Equivalent Input Noise) Ecuaciones de distorsin y Ruido

SINAD ( SNR + Distorsin )

Relacin Seal a Ruido

Figura 10.SNR y THD El SNR es la relacin de energa en la seal fundamental y la energa en el ruido. El THD es la relacin entre la energa en los armnicos y la energa en la fundamental.

Figura 9. SNR VS Bits conversor Asumiendo que se conoce la relacin seal a ruido, se coloca el nmero de bits que el ADC podra manejar.

Numero de bits efectivos ( ENOB ) La solucin a estos problemas es el uso de tcnicas de auto calibracin para compensar las tolerancias, tirar unos pocos bits de la conversin en la parte alta y baja del rango de conversin del ADC. Esto supone que la seal de entrada est acoplada en AC, DC y la precisin no es importante. VIII. SLEW RATE- REVISITED

El conversor por si mismo tiene ciertas limitaciones que degrada su desempeo, el ruido y la distorsin armnica del buffer baja el desempeo del ADC, haciendo bajar el nmero de bits de informacin que este podra dar en el procesamiento de datos. La relacin esta dada por esta ecuacin:

VI.

ENTRADA ADC

Cuando se maneja el ADC con una entrada nica y este es compensado con un filtro pasa bajo, existen algunos problemas con el tiempo de subida asociados con la constante de tiempo RC y velocidad de respuesta debido a que el voltaje de excitacin debe cargar.

Figura 11. Conexin Amplificador ADC

Figura 13. Circuito de simplificacin IX. Figura 12. Entrada Diferencial ADC Se observa en las figuras una seal Vin y su salida es diferencial por medio de amplificador. El punto de operacin comn esta ajustado por el voltaje de referencia de la salida del ADC. Se debe ser cuidadoso de no cargar la salida vref. Hay un filtro pasa bajos en cada entrada del ADC, los valores son seleccionados de tal forma que exista un polo eliminando las frecuencias de interferencia sin afectar la amplitud del ancho de banda de inters. VII. MANEJO DE CORRIENTE TIEMPO DE ESTABLECIMIENTO

Cuando la impedancia de entrada es alta, la capacitancia de entrada del ADC mantiene la carga caracterstica, el filtro pasa bajas. El filtro de paso bajo descrito anteriormente se convierte en obligatoria para aislar la salida del amplificador operacional de la capacitancia de entrada del ADC. La carga capacitiva crea sobresaltos (glitch) sobre la salida del amplificador, creando problemas de tiempo de establecimiento en la entrada del ADC.

La impedancia de entrada en un ADC puede variar bastante, desde 500 hasta 1M. Los diseadores de RF estn acostumbrados a tratar con niveles de RF en dBm y la entrada de potencia por rango es de 1dBm. Si el diseador no lo espera el ADC puede cargar el amplificador.

Figura 14. Limite de tiempo de establecimiento

X.

SEAL BIAS

agregar a este para un mejor funcionamiento y estabilidad a la entrada del ADC. REFERENCIA
[1] Bruce Carter, Patrick Rowland, Jim Karki, Perry Miller, Amplifier and bits: An introduction to Selecting Amplifiers for Data Converters , Texas Instruments, December 2001.

Figura 15. Input signal Biasing circuits

Figura 16. Input signal Biasing circuits La configuracin de la figura 15 es inaceptable es ya que referenciar la fuente y la carga a otro potencial que tierra. En la configuracin de la figura 16 el potencial Vb esta aislado de Vin, acople de capacitancia Ci. XI. FUENTES

Un consejo es disear un plano a tierra para la parte analgica y una para la parte digital, ya que ayuda a aislar la sensibilidad de los circuitos anlogos como el amplificador y tambin de ruidos de swithching en los circuitos digitales. XII. CONCLUSIONES

El control de lectura de amplificadores y bits permite tener un criterio de diseo en el uso de estos, conociendo las ventajas y desventajas de usar amplificadores. Hay que tener en cuenta lo efectos internos presentados cuando se usan los amplificadores y los externos que se deben