Dispositivos Electrónicos Material Clase

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS
Autores: Dr. Fernando Vidal Verd Dr. Rafael Navas Gonzlez Profesores Titulares del Dpto. de Electrnica Universidad de Mlaga
MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS-F.VIDAL y R. NAVAS. AO 2003
Depsito Legal N: MA-686-2003 Ao 2003
MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS-F.VIDAL y R. NAVAS. AO 2003
Autores: Dr. Fernando Vidal Verd y Dr. Rafael Navas Gonzlez Profesores Titulares del Dpto. de Electrnica - Universidad de Mlaga
Dep-Leg. N MA-686-2003
El presente volumen recoge el material auxiliar de clase utilizado por los autores en el desarrollo de la asignatura Dispositivos Electrnicos que imparten en la E.T.S. de Ingeniera Informtica de la Universidad de Mlaga, y que forma parte de las materias que se estudian en el primer curso de las diferentes titulaciones de Informtica: Ingeniero en Informtica, Ingeniero Tcnico en Informtica de Sistemas e Ingeniero Tcnico en Informtica de Gestin. Junto a las transparencias que sirven de soporte a las explicaciones y desarrollo del temario en las clases, se ofrece tambin al alumno un breve resumen de los conceptos ms destacados en cada una de ellas a modo de guin y como base del trabajo de estudio que el alumno ha de desarrollar y completar con la ayuda de la bibliografa recomendada. Se completa el contenido de este trabajo con un cuestionario y una relacin de problemas propuestos junto con sus soluciones para cada uno de los temas. Este material, as como futuras revisiones, se ofrece y se difunde de forma gratuita en la direccin web:
http://www.el.uma.es/Disp_Electr/
Cualquier pregunta o sugerencia ser atendida en las direcciones de correo:
fvidal@uma.es rjnavas@uma.es
Mlaga 22 Septiembre 2003 Los Autores.
Dispositivos Electrnicos
Nivel
e ra or u d t res a c o t e pu l ad Nivel de Sistema uit o m q r Ar Co o o cn t d e a r es d c s o o a r s B ic r t ad o o do u ia M c r p a s o en is e ri e om f res m D i c C o r e o e Nivel de Procesador M t ad Pe Pr ad u r mp as ctu o c u i r C l t g s es ntro de l Es e r r a o d o ca d co co lo g i le s a l t o a e i c t s o i f n d tr re igi ec tm n dif codi des o i D T r o o x C os ec s a tiple c De nida i s e d n a ul ad U tro tr c i d s c M i i g g Ele Un L Nivel de Registro s Re ma e t Sistemas Combinacionales Sis
Lgico
Nivel de Arquitectura
Ordenador
y sI
II
Nivel de Puerta
Sistemas Secuenciales Operadores Lgicos y Flip-flpos
Nivel
Fsico
Dispositivos y Circuitos Electrnicos Puertas Lgicas. Memorias semiconductoras Transistores,Diodos,Resistencias,Condensadores,Bobinas Nivel de Transistor
Dispositivos Electrnicos Electrnica Digital Fundamentos Fsicos Diseo VLSI de la Informtica
Puertas Lgicas
Y=X
X1 X2
Y=X1X2
X1 X2
Y=X1+X2
VDD Vcc Rc RD RD
VDD RD RD
Vcc
Rb
+ vi
Y X1
DA DB
vo
+ X v1 2 + v2
vo
X1 + v1 X2
+
MA
Q +
MA MB
+ v2
v MB o
Q + vQ
vQ
Material Auxiliar de Calse de Dispositivos Electrnicos

NDICE: TEMA 1: NOCIONES BSICAS DE TEORA DE CIRCUITOS 1.1. Magnitudes Elctricas y Conceptos Fundamentales 1.2. Elementos Bsicos de Circuito 1.3. Anlisis de Circuitos. Punto de Operacin. Anlisis transitorio RC. TEMA 2: CONCEPTOS BSICOS DE CIRCUITOS DIGITALES 2.1. Seales analgicas y digitales 2.2. Familias Lgicas y su Caracterizacin. 2.3. La puerta lgica ideal
TEMA 3 CONCEPTOS BSICOS DE SEMICONDUCTORES 3.1. Estructura de los slidos: Aislantes, Conductores y Semiconductores 3.2. Portadores de carga en semiconductores 3.3. Semiconductores intrnsecos y extrnsecos 3.4. Movimiento de portadores en semiconductores. TEMA 4 EL DIODO DE UNIN P-N 4.1. Unin p-n en equilibrio. 4.2. Polarizacin directa e inversa. 4.3. Curva caracterstica del diodo; modelos del diodo. 4.4. El diodo como elemento de circuito. 4.5. Puertas Lgicas con diodos. 4.6. Otros tipos de diodos: Diodo Zener, diodo varactor, LED, Fotodiodos etc.
TEMA 5: EL TRANSISTOR BIPOLAR (BJT) 5.1. Estructura fsica. Transistor bipolar PNP y NPN. 5.2. Regiones de operacin. Curvas caractersticas: condiciones en las regiones de trabajo. 5.3. El transistor bipolar como elemento de circuito. Modelos bsicos. 5.4. El transistor bipolar en conmutacin: Familias lgicas bipolares. TEMA 6: EL TRANSISTOR MOS 6.1. Estructura fsica. Transistores MOSFET de canal N y canal P. 6.2. Transistores MOSFET de acumulacin o enriquecimiento, y de deplexin o empobrecimiento. 6.3. Regiones de operacin. Curvas caractersticas: condiciones en las regiones de trabajo. 6.4. El transistor MOS como elemento de circuito. Modelos bsicos 6.5. El transistor MOS en conmutacin: Familias lgicas NMOS y CMOS.
TEMA 7: MEMORIAS SEMICONDUCTORAS 7.1. Introduccin 7.2. Memorias ROM. ROM con diodos o BJTs. ROM con MOS. Programacin de las memorias ROM. 7.3. Memorias RAM. RAM esttica. RAM dinmica. BIBLIOGRAFA: - Fernndez Ramos, J. y otros, "Dispositivos Electrnicos para Estudiantes de Informtica" Universidad de Mlaga/Manuales 2002. - Malik, N.R., "Circuitos Electrnicos. Anlisis, Simulacin y Diseo", Editorial Prentice-Hall 1996. Temas:
1,3,4,5,13,14.
- Boylestad R & Nashelsky L, "Electrnica.Teoria de Circuitos", Editorial. Prentice-Hall 1997.

- Johnson, David E, "Anlisis bsico de circuitos elctricos", Ed. Prentice-Hall 1996. - Daza A. y Garca J. "Ejercicios de Dispositivos Electrnicos" Universidad de Mlaga/Manuales 2003. - Edminister, J. A and Mahmood N. "Circuitos elctricos", Ed. McGraw-Hill, D.L. 1999.
PGINAS WEB:
- http://tech-www.informatik.uni-hamburg.de/applets/cmos/cmosdemo.html
- http://jas.eng.buffalo.edu
Dispositivos Electrnicos Dep-Leg. N MA-686-2003
1/23
2/23
TEORA DE CIRCUITOS
CIRCUITO ELCTRICO DISPOSITIVOS ELCTRICOS Y ELECTRNICOS CIRCUITO ELCTRICO REAL CABLES CONDUCTORES DISPOSITIVOS ELCTRICOS O ELECTRNICOS RAMA
TEORA DE CIRCUITOS
CIRCUITO ELCTRICO: DEFINICIONES NUDOS N1 NO NUDO (CONEXIN EN SERIE) E2 E4 N2 CONEXIN EN PARALELO
E1
E3 N0
E5
E6
MODELO DE CIRCUITO ELCTRICO REAL CABLES IDEALES ELEMENTOS DE CIRCUITO
CONEXIONES
ELEMENTO DE CIRCUITO i1 NODOS IDEALES i2
NUDO DE TIERRA ANLISIS DE CIRCUITOS:
MALLA O LAZO
+
v(t) v(t) = v1(t) - v2(t) i(t) = i1(t) = i2(t)
DETERMINACIN DEL VALOR DE LAS VARIABLES DE CIRCUITO: CORRIENTES Y TENSIONES EN LOS ELEMENTOS DE CIRCUITO CORRIENTES EN LAS RAMA Y TENSIONES EN LOS NODOS
2
(LKI)
LEYES DE KIRCHHOFF (LKV)
RELACIN TENSIN-CORRIENTE EN LOS TERMINALES DE LOS ELEMENTOS DE CIRCUITO
MAGNITUDES Y VARIABLES IMPLICADAS EN EL ANLISIS Y SNTESIS DE CIRCUITOS
- Variables bsicas asociadas al campo electromagntico

Carga elctrica, q(t), Culombios (C) Intensidad de corriente, i ( t ) = d q ( t ) , Amperio (A)
dt
Prefijos empleados en las unidades nombre femto pico nano micro mili kilo smbolo f p n m k M G T factor multiplicativo x 10-15 x 10-12 x 10-9 x 10-6 x 10-3 x 103 x 106 x 109
LEYES DE KIRCHHOFF
LEY DE KIRCHHOFF DE CORRIENTE (LKI) LEY DE KIRCHHOFF DE TENSIN (LKV)
v1
+ _
v4
Flujo magntico, (t), Webers (Wb) Trabajo por unidad v ( t ) = d W ( t ) Tensin elctrica, de carga dq Voltio (V) Ley de Faraday v( t ) = d ( t )
i1 i4 i3
N1
_
v2
- Variables relacionadas
t t
dt
+
i2 i 1 + i2 i3 i4 = 0
O BIEN
+ _
N2
Energa, W ( t ) =
d Potencia, p(t), p ( t ) = W ( t ) = v ( t ) i ( t ) ,Watios (W) dt Dispositivos Electrnicos
p ( ) d
( v ( ) i ( ) ) d
, Julios (J)
mega giga tera
v3
+
O BIEN
v 1 v 2 v3 + v 4 = 0 i1 + i 2 = i3 + i 4 v1 v2 v3 = v 4
x 1012
3/23
4/23
ELEMENTOS DE CIRCUITO
REFERENCIAS DE CORRIENTE Y TENSIN CRITERIO ELEMENTO PASIVO i ELEMENTO PASIVO p( t) = v( t) i( t) > 0 t
FUENTE INDEPENDIENTE DE TENSIN
Consume energa o es capaz de almacenarla

ELEMENTO ACTIVO
FUENTE INDEPENDIENTE DE INTENSIDAD
i V
+ _
i V v v
+ _
i I
+
v
V_
Capaz de proporcionar energa
Dado V > 0 p( t) > 0 p( t) < 0
Todo aquel que no es pasivo

p ( t ) = V i( t ) si i > 0 t si i < 0 t
Elemento pasivo Elemento activo
Dado I > 0 p ( t ) = I v ( t ) p( t) > 0 si v > 0 t Elemento pasivo p( t) < 0 si v < 0 t Elemento activo
En un circuito siempre se cumple la ecuacin
Potencia suministrada = Potencia consumida

ELEMENTOS DE CIRCUITO BSICOS: Relacin tensin-corriente
Ej: Determinar los valores de i1,i2 vR e iR. Qu elementos son pasivos y cules activos? Realizar el balance energtico
LKV:
Ley de Ohm
LKI:
RESISTENCIA ( Ohmio)
R=1 iR i
1 --= G R
2 v (t) - = R i (t) > 0 p ( t ) = ----------R 2
V1= vR+ V2
_ + _
R()
+
i v
_
Ley de Ohm
(t) i(t ) = v -------R
i1
+ + _
vR
i2
vR= 2V
vR= RiR iR= 2A
i1= -iR i2 = iR i1= -2A i2= 2A
p( t) = v(t) i( t) > 0
V1=5V
V2=3V
pR = vR iR = 4W > 0 pV2 = V2 i2 = 6W > 0
Elemento pasivo
Elemento pasivo
pV1 = V1 i1 = -10W < 0 Elemento activo Elemento pasivo
CORTOCIRCUITO
CIRCUITO ABIERTO
i
+
i
R = 0 _ 0,0 V = 0
MODELADO DE UNA FUENTE DE TENSIN REAL R I = 0
MODELADO DE UNA FUENTE DE INTENSIDAD REAL
i
+ v _
i E
Rs
+
v
v
E Rs
+
Gs v
0,0
Gs
v = Rs i + E
i = Gs v + I
5/23
ANLISIS DE CIRCUITOS
RAMA NUDO NO NUDO
6/23
Posibles variables incognita en un circuito: - Intensidades y tensiones en los elementos (en todos o en alguno/os en particular) - Tensiones entre dos nudos cualesquiera - Intensidad en cualquiera de las ramas Algoritmos de solucin:
ELEMENTO MALLA
ELEMENTOS DINMICOS CONDENSADOR (F Faradio)
+ v _
i
i = C
C(F)
dv dt
Elemento pasivo almacenador de energa elctrica

1 2 - Cv W = -2
Plantear y resolver un conjunto mnimo de ecuaciones e incognitas que permitan calcular cualquiera de las posibles incognitas en un circuito.
INDUCTANCIA (H Henrio)
+ v _
i
v = L
Elemento pasivo almacenador de energa elctrica

di dt
1 - Li 2 W = -2
ALGORITMO DE RESOLUCIN DE CIRCUITOS

Identifica los nudos (son N), las ramas (son R), y las mallas independientes (son R - (N-1)).
L(H)
Da un nombre y un sentido a la intensidad en las ramas sin fuentes de intensidad, y da nombre y polaridad a la cada de tensin en las fuentes de intensidad (ambos tipos de variables son las incgnitas del sistema de ecuaciones mnimo).
ic
FUENTES CONTROLADAS
Da una polaridad a la cada de tensin en los elementos. i + + paso anterior
I = ic
ic
V = rm ic
Si hay fuentes controladas, pon la variable de control (ic o vc) en funcin de las incgnitas.
FICI + vc _ FICV
I = gm vc
FVCI
_ v c
+
V = kvc
Escribe las ecuaciones de Kirchhoff en los nudos, y descarta una cualquiera.
Escribe las ecuaciones de Kirchhoff en las mallas, sustituyendo al tiempo la relacin tensin-intensidad que imponen los elementos de circuito.
FVCV
Resuelve el sistema de ecuaciones resultante de los dos pasos anteriores.
Escribe la variables incognita del circuito en trminos de la solucin obtenida en el paso anterior.
ANLISIS DE CIRCUITOS ALGORITMO DE RESOLUCIN DE CIRCUITOS: EJEMPLO
7/23
ANLISIS DE CIRCUITOS ALGORITMO DE RESOLUCIN DE CIRCUITOS: EJEMPLO (continuacin)
8/23
Ej: Determinar los valores de las corrientes y las tensiones en todos los elementos del circuito de la figura (Clculo del punto de operacin o anlisis dc). R1=1 R2=1 R3=1 I=1A Variables cuyo valor hay que calcular: -Tensin e Intensidad en cada uno de las resistencias (vR1,iR1,vR2,iR2,vR3,iR3). - Intensidad en la fuente de tensin E,( iE ) -Tensin en la fuente de intensidad I, (vI ).
Ej: Determinar los valores de las corrientes y las tensiones en todos los elementos del circuito de la figura (Clculo del punto de operacin o anlisis dc). i i R1 R1 N1 R2 R2 R2=1 R1=1 R3=1 I=1A iE
_
vR1 +
_ +
+ _
E=5V
E=5V
vR3 N0
iR3 R3
vR2
vI
Aplicacin del algoritmo de resolucin de circuitos

1 ) N = 2 (N0 y N1) ; R = 3 (R1, R2, R3) M = R - (N-1) = 2 (M1 y M2) R1 R1 R3 M1 N1 R2 I M2 2 ) Seleccin de variables independientes: i1, i3,vI R1 i1 R3 N0 E R3 N1 i3 R3 N0 R2
+
4 ) Sistema de ecuaciones N1: i1 - i 3 + I = 0 M1: R1i1 + E+ R3i3 = 0 M2: R2I+ vI+ R3i3 = 0
5 ) Variables que pide el enunciado vR2 = R2I vR3 = R3i3 vR1 = R1i1 iR3 = i3 iR2 = I iR1 = i1 vI Se calcula en 4) i E = i1
R2 R1
R2
Solucin del sistema de ecuaciones y clculo numrico Mtodo de sustitucin De N1 i1 = i3 -I sustituyendo en M1 R1i3 -R1I+ Ri3 = -E R3I + E R1+ R3 sustituyendo i3 vI = - R2I R3 (R1I - E) R1+ R3 i3 = R1I - E R1+ R3
vI I
_
3 ) Eleccin de Referencias de las Variables 4 ) Planteamiento del sistema de ecuaciones de los elementos de circuito N -1 ecuaciones de nudos y iR1 iR2 M ecuaciones de malla N1 R2 R1 _ _ + N1: i1 - i3 + I = 0 vR1 + _ vR2 iE iR3 + + M1: R1i1 + E+ R3i3 = 0 vR3 vI I E _ + R M2: R2I+ vI+ R3i3 = 0 _ 3 N0 5 ) Clculo de las variables que pide el enunciado en funcin de las variables calculadas ende 4) vR1 = R1i1 iR1 = i1 vR2 = R2I iR2 = I vR3 = R3i3 iR3 = i3 vI Se calcula en 4) i E = i1
De donde i1 =
R1I - E -I = R1+ R3
De M2 vI = - R2I - R3i3 Sustituyendo valores numricos
i3 = -2A y finalmente vR1 = -3V iR1 = -3A

i1 = -3A vI = 1V
vR2 = 1V iR2 = 1A
vR3 = -2V iR3 = -2A
vI = 1V E = 5V I = 1A iE = -3A
ANLISIS DE CIRCUITOS ALGORITMO DE RESOLUCIN DE CIRCUITOS: EJEMPLO (continuacin)
9/23
Ej: Determinar los valores de las corrientes y las tensiones en todos los elementos del circuito de la figura (Clculo del punto de operacin o anlisis dc). Solucin del Sistema de ecuaciones N1: i1 - i 3 + I = 0 v I+ i1 i3 = - I M1: R1i1 + E+ R3i3 = 0 M2: R2I+ vI+ R3i3 = 0 Regla de Cramer
0 1 1 0 R1 R3 1 0 R3 I 1 1 E R1 R3 R2 I 0 R3 IR 1 R 3 + R 3 E IR 2 R 3 IR 2 R 3 - = ----------------------------------------------------------------------------v I = -----------------------------------R 1 + R3 0 1 I 0 R1 E 1 0 R2 I 0 E + R1I - = --------------------------i 3 = -------------------------------- R1 + R3 1 1 1 5 1 1 1 0 1 1+41 - = ------------------------- = 1 V v I = -------------------------- 2 0 1 1 0 1 5 1 0 1 05+1 i 3 = ------------------------ = -------------------- = 2A 2
ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENCIAS iAB A A A

+
10/23
vAB
_
R1i1 + R3 i3 = -E + R3i3 = - R2I
0 1 1 vI 0 R1 R3 i = 1 1 0 R3 i 3
I E R2 I
iAB A
+
iAB
B
PUERTO
iAB A
+ CIRCUITO EQUIVALENTE
CIRCUITO EQUIVALENTE
vAB
_
vAB
_
= R1 + R3
iAB B
EQUIVALENTE DE ELEMENTOS EN SERIE A

+
iAB B
B
iAB
E
0 I 1 0 E R 3 1 R2 I R3 0 R3 I E i 1 = --------------------------------- = -------------------------R1 + R3
iE1
E1
iE2
_ +
vE1
vAB
vE2
E2
B
_
A
iE1= iE2 = iAB vE1+ vE2 = vAB
N
vAB
Sustituyendo valores numricos i1 - i3 = - 1 i1 + i3 = -5
vI+
+ i3 = - 1
0 1 1 0 1 1 1 0 1
V1
V2
VN
V =
Vi
i=1
R = R1 R2 RN
Ri
i=1
= 20
0 1 1 0 5 1 1 1 1 015 i 1 = --------------------------- = -------------------- = 3A 2
EQUIVALENTE DE ELEMENTOS EN PARALELO iAB A A
I1
iAB
E
I2
I =
Ii
i=1
vAB
_
IN R1 R2
N
Formulacin Matricial
I A i1 = E R2 I i3 vI vI I 1 i1 = A E R2 I i3 vI R1 R3 R3 R1 + R3 I 1 - R i 1 = -----------------1 0 E 3 R1 + R3 R2 I i3 R1 1 0
vE1 E1
_
iE1 iE2
+ E2
vE2 vAB
_
_
B
vE1= vE2 = vAB iE1+ iE2 = iAB
1 -- = R
i=1
---R i
RN Dep-Leg. N MA-686-203
ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENCIAS

R = 0 V = 0 V
11/23
ALGUNOS RESULTADOS BSICOS DE ANLISIS ERRORES

N
12/23
-V
V
R1 R2 RN
R =
Ri
i=1
V1
I1 V2
I2
R I = 0
-I
Si
I I
V1 V2
Si
I1 I 2
EJEMPLO: Si es posible la asociacin y obtener un equivalente en el caso de fuentes reles

i RTH i
DIVISOR DE TENSIN
i Rb
v i = -----------------Rb + R a vo = R a i Ra -v v o = -----------------Rb + R a
Rs1 Ejercicio: i Rb
Rs2
+
E2 v ETH
+
v v = RTH i + ETH
+
v
+
Ra
+
v Ra E
+
va ?
+
vo ?
iE1+ + iE2 E1 vE1 vE2
_ _
vo
_
Rs1 R s2 R TH = ----------------------Rs1 + Rs2 Rs 1 E 2 Rs2 E1 + ----------------------E TH = ---------------------- R + R R s1 s2 s 1 + R s 2
vE1 = Rs1 iE1 + E1
vE2 = Rs2 iE2 + E2
vE1= vE2 = v iE1+ iE2 = i
DIVISOR DE INTENSIDAD
i
Ra Rb -i v = -----------------Ra + Rb vi a = ----Ra v i b = ----Rb Rb -i i a = -----------------Ra + Rb Ra -i i b = -----------------Ra + Rb
Ejercicio: i
+ ib
v
ia Rb Ra
+
v
ib
? ia
Rb Ra
Rs1 iE1 + E1 = Rs2 iE2 + E2 iE2 = i - iE1 v = Rs1 iE1 + E1
Rs1 iE1 + E1 = Rs2 (i - iE1) + E2
Rs2 E2 E1 i E 1 = ----------------------- i + ----------------------Rs1 + Rs 2 Rs1 + Rs2 Rs1 R Rs 1 E2 Rs 2 E 1 s2 v = ----------------------- i + ----------------------+ ---------------------- R s 1 + R s 2 R s 1 + R s 2 R s 1 + R s 2
ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENTES THEVENIN Y NORTON A
13/23
Elementos de Circuito Resistencias, Fuentes de Tensin Fuentes de Corriente
ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENTES THEVENIN Y NORTON: Ejemplo NORTON RTH R1 R2 +
I1
VI
14/23
V1
R3
ETH
IN
RN
_ THEVENIN
CLCULO DE LA TENSIN THEVENIN:
_ + _
i
CIRCUITO EQUIVALENTE
A
+
RN = RTH IN = ETH/ RTH
v
_
R1
+ + _
R2
I1
(c) VI
(b)
i2 i3
+
_
(a)
V1
R3
+
ETH
(a) ETH = -i3R3 (b) ETH = i2R2 + V1 (c) ETH = i2R2 + I1R1 + VI
_
i3 =
EQUIVALENTE THEVENIN
i ETH
EQUIVALENTE NORTON
i
RTH
+
v
v
ETH RTH
IN
+
Gs v
i -IN v
GN
-i3R3 = i2R2 + V1 i3(R3 + R2) = - V1 i2 = i3
- V1 (R3 + R2)
ETH =
R3 V1 (R3 + R2)
CLCULO DE LA RESISTENCIA THEVENIN: SE ANULAN LAS FUENTES:
v = RTH i + ETH
ETH TENSIN THEVENIN
i = GN v - IN
I1 = 0 V1 = 0
I1 V1 RTH = R2 || R3 RTH = R2R3/ (R2 + R3)
GN = 1/RTH
R1
R2 R3 R2 R3
ETH = v cuando i = 0 RTH RESISTENCIA THEVENIN Es la resistencia equivalente vista desde los terminales A y B cuando se anulan las fuentes independientes IN INTENSIDAD NORTON IN = ETH / RTH RN RESISTENCIA NORTON RN = RTH
INTENSIDAD Y RESISTENCIA NORTON:
RN = RTH
IN = ETH/ RTH IN = V1/ R2
15/23
16/23
Ejemplo de anlisis: Circuito con fuentes controladas

Ej: Determinar la tensin en el nudo 1 (N1) y la corriente iB en el circuito de la figura. iB R2=0,8k R1=2k N1 R3=1k
I = iB
Ejemplo de anlisis: Circuito con fuentes controladas

Ej: Determinar la tensin en el nudo 1 (N1) y la corriente iB en el circuito de la figura (Continuacin). i B = i1
+ _ _
Variables cuyo valor hay que calcular: -Tensin en el nudo (N1) ( vN1 ) - Intensidad ( iB ) VB
iR1 R1 N1 vR1 + + vR3 vI

_ +
iR2
+
VB=0,7V N0
iR3
vR2
R2
+
VC=5V
R3
I = i1
VC_
5 ) Clculo de las variables que pide el enunciado en funcin de las variables calculadas ende 4) iB = i1 vN1 = R3i1+ vI o bien o bien vN1 = R1i1+ VB vN1 = R2i2+ VC
= 50
N0 R1=2k R2=0,8k R3=1k VB = 0,7V VC = 5V = 50 Solucin del Sistema de ecuaciones N1: iB i1 R1 R3

+
Aplicacin del algoritmo de resolucin de circuitos

1 ) N = 2 (N0 y N1) ; R = 3 (R1, R2, R3) M = R - (N-1) = 2 (M1 y M2) R1 iB R1 R3 M1 N0 N1 R3 M2 VC
I = iB
2 ) Seleccin de variables independientes: i1, i2,vI R1 R2 N1 R3

_
Basta con calcular

(a)
i1 para evaluar iB y vN1 ! ( + 1) i1 + i2 = 0 = VB R3 i1 - R2 i2 = VC
i1 + i2 + i1 = 0
R2
R2
R2 i2 VC
M1: R1i1 + VB - vI - R3i1 = 0 M2: R2i2 + VC - vI - R3i1 = 0 De (a) i2 = -( + 1) i1
(b) vI - (R1 - R3) i1 (c) vI +
VB
VB
vI
sustituyendo en (c) se obtiene (d) vI + [R2 ( + 1) + R3] i1 = VC
I = i1
N0
Restando (d)- (b) se obtiene Y finalmente i1 =
{ [R2 ( + 1) + R3] + (R1 - R3) } i1
= VC VB
3 ) Eleccin de Referencias de las Variables 4 ) Planteamiento del sistema de ecuaciones de los elementos de circuito N -1 ecuaciones de nudos y iR2 iR1 iB = i1 M ecuaciones de malla R1 N1 R2
_ + _
VC VB R2 ( + 1) + R1
vR1 + + vR3 vI
_ +
+v R2 iR3
Al sustituir los valores numricos hay que tener cuidado con las unidades en las que vienen expresadas los diferentes elementos i1 = Y finalmente 5V 0,7V 0,8k x ( 50+ 1) + 2k = 4,3V 42,8k = 0,10 mA
VB
R3
I = i1
VC_
N1:
i 1 + i2 + i 1 = 0
M1: R1i1 + VB - vI - R3i1 = 0 M2: R2i2 + VC - vI - R3i1 = 0
N0
iB = i 1 vN1 = R1i1+ VB
iB 0,10 mA vN1 2k x 0,10 mA+ 0,7V 0,9V

CIRCUITOS CON ELEMENTOS DINMICOS

i vs Ra vs
17/23
18/23
CIRCUITOS CON ELEMENTOS DINMICOS ANLISIS TRANSITORIO: Carga y Descarga de Condensadores

i t V R iC
Ra
+ _
vo
VA
+ _
vC
iR + v C V = 0 iC = i iC = C dv C dt C
V vC i = --------------R
C
T vo VA
dv C dt
i vs
V vC = --------------R
Ra
C
Ra
+ _
vo
Ecuacin diferencial lineal con coeficientes constantes de primer orden Solucin

v C = Ke
t
dv c dt
vC V- = 0 + ------- ------RC RC
T T grande T pequeo
donde K, y son constantes por determinar

dv C dt = Ke
t
Dada esta solucin y por tanto que

Ke
t
, sustituyendo ambas arriba
vx VIH vx
+ V- = 0 Ke + ----------------------- ------RC RC
t K V ------- K e + ------- ------- = 0 RC RC RC
+ _
+ _
vy VIL vy
Esta expresin ha de ser vlida para cualquier valor de la variable t por lo que se ha de cumplir simultaneamente que
K- K = 0 ------ RC - ------V- = 0 ------RC RC 1 = ------RC
t ------RC
= V
Con lo que hemos determinado el valor de dos de las tres constantes de forma que la solucin puede escribirse ahora t
v C = Ke +V K = v0 V
t
vx
+ _
Cin Cout
+ _
VOH
vy VOL Real Ideal
K se calcula a partir de la condicin inicial vC (t=0) = v0. Finalmente

vC = ( v 0 V ) e
t ------RC
+V
V v 0 ------RC - e i C = ------------- R
19/23
20/23
CIRCUITOS CON ELEMENTOS DINMICOS ANLISIS TRANSITORIO: Carga y Descarga de Condensadores

i V R iC
t ------RC t
CIRCUITOS CON ELEMENTOS DINMICOS ANLISIS TRANSITORIO: Carga y Descarga de Condensadores Tiempo de Subida tr y tiempo de bajada tf
+ _
vC
vC = (v0 V ) e
+V
V v 0 ------RC - e i C = ------------- R
Tiempo de Subida tr Carga del condensador

vC
Tiempo de bajada tf
vC 0,9v0 t 0,1v0
Descarga del condensador
Carga del condensador

v0 = 0
0,9V
vC
------ RC vC = V 1 e t
v0
V
V(1-1/e)
i V t=0
R iC
0,1V
t
+ _
vC
iC
V RC -e i C = -R
t -------
= RC
t1
tr
t2
tr = t2 t1
t3
tf
t4
tf = t4 t3
V/R
(1/e)(V/R)
Clculo de tr
t r = CRC constante de tiempo durante la carga
--- r vC = V 1 e --- r 0, 1 V = V 1 e
2 --- r 0, 9 V = V 1 e
Clculo de tf
f = CRD constante de tiempo durante la descarga
vC = v0e
t1 t --f
= RC constante de tiempo
= RC
Descarga del condensador

V = 0
vC (t=0) = v0 i iC
vC = v0e
t ------RC
vC v0
(v0/e)
t=0 V
t 1 0, 1 r
0, 9 v 0 = v 0 e
t3 --f
t 3 0, 1 f
+ _
vC
t
t
v 0 ------RC -e i C = ---R
iC
= RC = RC
t
t 2 2, 3 r
0, 1 v 0 = v 0 e
t4 --f
t 4 2, 3 f
t r 2, 2 r
t f 2, 2 f
-v0/R
Dispositivos Electrnicos Dep-Leg. N MA-686-203 Dispositivos Electrnicos Dep-Leg. N MA-686-203
21/23
22/23
CIRCUITOS CON ELEMENTOS DINMICOS ANLISIS TRANSITORIO: Ejemplo

Ej: En el circuito de la figura, el interruptor S1 se cierra en el instante t =0 s. y se vuelve a abrir en el instante t = 4 ms. Si inicialmente el condensador est descargado, encuentra la expresin de vC (t) para t 0 Dibuja esquemticamente la forma de onda de onda de vC R1 t = 0s t = 4 ms R3
S1
CIRCUITOS CON ELEMENTOS DINMICOS ANLISIS TRANSITORIO: Ejemplo (Continuacin)

Durante el proceso de carga, 0 t 4 se tiene,
v0 = v C ( 0 ) = 0
Rc
A iC
Veqc
+ _
vC
iC R4
+ _
vC
E=5V I=10mA C = 10F R1=6k R2=4k R3=2k R4=3k
C
B
--------- R c C v C ( t ) = V eqc 1 e
R2
Veqc es la tensin Thevenin, mientras que Rc es la resistencia Thevenin visto desde los terminales A y B R1 I E R3
S1
Segn el enunciado para valores 0 t 4 el interruptor S1 est cerrado por lo que se tiene el siguiente circuito, y donde el condensador, que esta inicialmente descargado comenzara a cargarse. Rc i 0 t 4 v 0 = vC ( 0 ) = 0 R1 R3 iC + Veqc S1 iC + vC C I E R4 R2 _ vC
A iC R4 B
+ _
R2
E=5V I=10mA C = 10F R3=2k R4=3k R2=4k
vC R1=6k
- Clculo de Veqc. R1 I E R3
S1
R3
Por otra parte, para t 4 el interruptor S1 se abrir por lo que se tendr el siguiente circuito, donde ahora el condensador, que posee una carga inicial que corresponde al valor que en el caso anterior se alcanza en el instante t=4, se descargar. Asi, en este circuito de descarga, el instante inicial corresponde a t=4 y por tanto v 0 = v C ( 4 ) calculada a partir de la expresin 4 obtenida en el caso anterior. --------- R3 I E
1e t 4 v 0 = v C ( 4 ) = V eqc S1
R c C
v C = V eqc 1 e
t -------- R c C
+
R4
A E
S1
R2
Veqc
R4
R4 V eqc = E -----------------R3 + R4
B - Clculo de Rc. R1 R3
S1
Veqc = 3V c = CRc = 12ms
vC = v 0 e
t --------Rd C
A R4 B
iC
R2
R4 R 3 R c = -----------------R 3 + R4
R2
R4
vC
Rc = 6/5k
---- 12 vC ( t ) = 3 1 e
0t4
23/23
CIRCUITOS CON ELEMENTOS DINMICOS ANLISIS TRANSITORIO: Ejemplo (Continuacin)

Durante el proceso de descarga, t 4 se tiene,
4 --------- ---- R c C 12 = 3 1 e = 0, 85V v 0 = v C ( 4 ) = V eqc 1 e 4
R3
I E R2
S1
iC R4
+ _
vC
t4 vC ( t ) = v0 e
t --------Rd C
Rd = R4 = 3k
d = CRd = 30ms
v C ( t ) = 0, 85 e
t ----30
vC (V) 3 V 3(1-1/e)2 0,85 1 0,85/e) 0 0 4 8 12 16 18 20 22 24 26 28 30 34 d = 30ms c = 12ms t (ms)
1/6
2/6 4.- En el circuito de la figura 3(a), calcular las intensidades en las ramas y las tensiones en los nudos. Hacer lo mismo en los circuitos (b), (c) y (d) de la misma figura y compara los resultados. Repite el ejercicio para los circuitos de las figuras 3(e) y 3(f).
Tema 1. Problemas.
1.- En el circuito de la figura 1 encontrar el valor de la resistencia RL, la diferencia de potencial VBA y la corriente IE1. Indicar qu elementos son pasivos y cules activos. Verificar la conservacin de la energa. V E2 I E2 = 4mA = 3mA Figura 1 = 6V + V E2 E2 _ _ E1 + V E1 3k
A
V1 RL
R1 R2
I1 R3 V2
V3 R4 (e)
R1 V1
I1 R2 V2 R3
E3 I E3
B
V E1 = 10 V I E3
(a) R1 V1 (b) R2 V1 (c) I1 R3 V1 V3 R4
R1 V1 (f)
I1
R3
2.-Para los circuitos de las figuras 2a-e: a.-Obtener las intensidades y las tensiones en cada uno de sus elementos. b.-Calcular v(A)-v(B) a travs de todos los caminos (directos) posibles. c.-Calcular los equivalentes Thevenin y Norton desde los terminales A(+) y B(-). 3.-En el circuito de la figura 2f, calcular el valor de la resistencia Rx sabiendo que I=0.65mA. R1 V1 A I1 R3 (a) A R1 (c) R2 B A I1 (e) B Datos: V1=7V; V2=6V; I1=5mA; I2=4mA; R1=1k; R2=2k; Figura 2 R3=3k;R4=2k; R5=1k; R6=1k. R1 R2 R3 I2 (f) I B R3 R4 I1 (d) R1 B R3 R5 R6 R2 R1 A R3 R5 V2
V2 (d)
Datos: V1=7V; V2=6V; V3=3V; I1=5mA; R1=1k; R2=2k; R3=3k;R4=2k. Figura 3 5.- En los circuitos de las figura 4, calcular las intensidades en las ramas y las tensiones en los nudos. R3 R1 5m-1Vc I1 R2 3kI R1= R2 = R3 =1k I1=1mA I R1 V1 R2 R3 2I I R3
V1 (b)
R2 B A R2
R4
+ Vc _
R1
R2 V1
R1= R2 = R3 =1k I1 R3 V2 V1 + Vc _ R4 (a) I1 R2 R1
V1=1V
V1
R1
(b)
2Vc
R2
Rx
R1= 1k R2 = 2k V1=5V I1=1mA (c) Figura 4 (d)
R1= R3 =1k R2=2k V1=3V
3/6 6.- En los circuitos de las figura 5, calcular las potencia en las fuentes independientes. + V1 Vc R1 R2 R3 2Vc I1 R4 V1 R1 2-1Vc (b) V1 Ic V1 R1 (c) Figura 5 7.-En los circuitos de la figura 6, calcular las intensidades a travs de las resistencias utilizando la ley de Ohm. A partir de esos resultados deducir el resto de las intensidades en las ramas sin resistencias utilizando el primer lema de Kirchhoff. 6V R1 R2
(a) (b)
4/6 8.- En los circuitos de las figuras 7a-7d, el interruptor S1 se cierra en el instante t=0s. En este momento el condensador est descargado. Despus de un tiempo suficientemente largo (tericamente infinito), el interruptor se abre de nuevo. Encontrar las expresiones de la tensin
R2 R3 + Vc _ I1
Vc despus de cerrarse S1 y tras volverse a abrir. Dar los valores de los tiempos de subida y bajada de la tensin en el condensador. S1 R1 I1 R3
(a)
R2 C + Vc _ V1
R1 I1
S1 + C _ R2 S1 R3 C + Vc _ Vc R2
R3 R2 2k Ic
Datos a,b y c: V1 = 7V; V2 = 6V; I1 = 5mA; I2 = 4mA; R1 = 1k; R2 = 2k; R3 = 3k; R4 = 2k; R5 =1k; R6=1k. (a)
V1=7V; I1=5mA; R1=1k; R2=2k; (b) R1= R2 =1k I1=1mA V1=3V C=1F R3=3k; C=10F V1 S1 R2 R3 C + Vc _ R1 V1 I1
I1
R1
8V R4 R3 V2 V3 R1 V1 R2
V4 V2 V3 I1
V1
R1 V1
(c)
7V R3 R2 V2
R1= R2 = R3 =1k I1=1mA R1= R2 = R3 =1k I1=2mA V1=1V C=1F (d) (c) V1=1V C=1F Figura 7
R1 I 1 V1
(d)
R2 V2 V3 R3
i 3i
7V R1
(f)
3V R2 V1 V2
5V R3 R4
R2 V2
V3 V4 V5 V2 V1
(h)
I1 V1 R1
(g)
R1 V2 V3
5V R1 V3 R3 R2
V1
(e)
R2
Datos: R1=R2=R3=R4=R5=R6=1k, V1=V2=V3=V4=V5=1V, I1=1mA
Figura 6
5/6
6/6 7.-(a) i(R1)=4mA, i(R2)=2mA, i(R3)=1mA, i(R4)=0A, i(V3)=0V, i(V2)=1mA; (b) i(R1)=6mA, i(R2)=1mA, i(V4)=1mA, i(V2)=i(V3)=6mA; (c) i(R1)=6mA, i(R2)=7mA, i(R3)=6mA; (d) i(R1)=i(R2)=i(V2)=i(V1)=i(V3)=i(R3)=1mA; (e) i(R1)=3mA, i(R2)=2mA, i(V1)=9mA, i(V3)=i(V4)=i(V5)=4mA; (f) i(R1)=5mA, i(R2)=1mA, i(R3)=4mA, i(R4)=1mA, i(V1)=6mA, i(V2)=9mA; (g) i(R1)=1mA, i(R2)=1mA, i(V2)=i(V1)=2mA; (h) i(R1)=5mA, i(R2)=1mA, i(R3)=1mA, i(V3)=2mA, i(V1)=i(V2)=3mA; (i) i(R3)=i(R2)=0A, VC=0V, i(R6)=0A, i(R5)=1mA, i(R4)=1mA, i(R1)=5mA.
SOLUCIONES:
NOTA: Estas soluciones se dan con el propsito de que el alumno pueda comprobar sus prpios resultados, y son suficientes para que verifique por si mismo que cada problema se ha resuelto correctamente. As, en muchos casos aqu slo se proporcionan los valores de las variables que permiten calcular las dems incgnitas que pide el problema. Adems, dichas soluciones se han dado sin signos, en valor absoluto. Esto es debido a que los signos estn ligados a referencias que tiene que fijar la persona que resuelve el problema. Una solucin completa ha de incluir los signos (y as se exige en los exmenes) con sus referencias asociadas. 1.- RL=4k; VBA= -4V; IE1= 4mA.
8.- (a) Tras cerrarse el interruptor 2.- (a) i(R1)=1mA, i(R2)=4mA, VI(I1)=23V, VT=8V, RT=2/3k; (b) i(V1)=2.44mA, i(V2)=1.90mA, i(R1)=2.44mA, i(R2)=2.28mA, i(R3)=0.15mA, i(R4)= 2.05mA, i(R5)=1.90mA, VT=4.56V, RT=0.56k ; (c) i(R1)=0.4mA, i(R2)=0.2mA, i(R3)=0.6mA, i(R4)=5mA, i(R5)=2.2mA, i(R6)=2.2mA, VI=12.20V, VT=0.4V, RT=0.56k; (d) i(V1)=6.57mA, i(R1)=7mA, i(R2)=0.43mA, i(R3)=0.43mA, i(R4)=4.57mA, VI=9.14V, VT=7V, RT=0; (e) i(R1)=2.17mA, i(R2)=2.83mA, i(R3)=1.17mA, VI(I1)=2.17V, VI(I2)=3.5V, VT=2.17V, RT=0.83k. 3.- Rx=2.5k. 4.- (a) i(R1)=2.3mA, i(R2)=2.3mA, i(R3)=5mA, i(R4)=2mA,VI(I1)=16V, i(V1)=0.7mA; (b) igual que en (a) pero ahora i(V1)=2.3mA; (c) igual que en (a) pero ahora i(V1)=5mA; (d) igual que en (a) pero ahora i(V1)=2mA; (e) i(R1)=2mA, i(R2)=5mA, i(R3)=3mA, VI(I1)=13V; (f) igual que en (e) pero ahora VI(I1)=9V. 5.- (a) i(R1)=1/3mA, i(R2)=4/3mA, i(R3)=5/3mA, VI(I1)=2V; (b) i(R2)=2mA, i(R3)=1mA, VI(I1)=0V; (c) i(R1)=2mA, i(R2)=1mA, VI(I1)=3V; (d) i(R1)=3mA, i(R2)=3mA, VI(I1)=12V. 6.-(a) P(V1)=2.31mW, P(I1)=80mW; (b) P(V1)=119.14mw, P(I1)=0,055mW; (c) P(V1)=16.31mW. femto pico nano micro mili kilo mega giga tera
Vc ( t ) = 6 ( 1 e
t ( 15 ms )
) , y tras volverse a abrir

t ( 30 ms )
(tomamos el instante de apertura como nuevo instante inicial) V c ( t ) = 6 e Los tiemos de subida y bajada son ts=33ms y tb=66ms. (b) Tras cerrarse el interruptor V c ( t ) = 1 e (c) Tras cerrarse el interruptor
t ( 0.5 ms )
, y tras volverse a abrir (toma t ( 1 ms )
mos el instante de apertura como nuevo instante inicial) V c ( t ) = 1 e Vc ( t ) = ( 1 3 )( 1 e de apertura

t ( ( 2 3 ) ms )
. ini-
, y tras volverse instante
a abrir (tomamos el instante t ( 1 ms ) cial) V c ( t ) = ( 1 3 ) e .. (d) Tras cerrarse el interruptor
como
nuevo
Vc ( t ) = ( 1 e
t ( ( 2 3 ) ms )
) , y tras volverse a abrir

t ( 1 ms )
(tomamos el instante de apertura como nuevo instante inicial) V c ( t ) = 1 e PREFIJOS: nombre f p n m k M G T smbolo
..
factor multiplicativo x 10-15 x 10-12 x 10-9 x 10-6 x 10-3 x 103 x 106 x 109 x 1012
1/22
TEMA 2: CONCEPTOS BSICOS DE CIRCUITOS DIGITALES 2.1. Seales analgicas y digitales 2.2. Puertas Lgicas y Familias Lgicas 2.3. Caracterizacin de puertas lgicas 2.3.1 Caracterstica entrada-salida. Niveles Lgicos 2.3.2 Concepto de ruido y mrgenes de ruido. 2.3.3 Concepto de fan-out. 2.3.4 Regeneracin de los niveles. 2.3.5 Caractersticas temporales y consumo. 2.4. La puerta lgica ideal
Seales Elctricas
y Seal Analgica
Conversin Analgico/Digital
y=f(t)
Seal analgica en tiempo continuo
2/22
fs(t)
Muestreo de una seal analgica
t(s)
tiempo (t)
Muestras de la seal analgica en tiempo discreto
Seal Digital Binaria

gs(n) A+ 1 0 1 1 0
100 y4 011 y3 010 y2 001 y1 000 y0 111 y7 110 y6 101 y5

yd2 yd0 yd1
y=yi(tn) tn(s)
Cuantizacin de una seal muestreada
Seal digital multivaluada Codificacin de la seal cuantificada tiempo (n) A-
yd
Seal digital binaria Palabrea de N Bits en serie

yd0 yd1 yd2
Seales digital binarias Palabra de N Bits en paralelo Dispositivos Electrnicos Dep-Leg. N MA-686-203
Entrada
Fuente de de Potencia Potencia

Salida Entrada Procesador de Seal de Seal
- Sistemas Digitales versus Sistemas Analgicos

- Tcnicas de diseo ms simples y estructuradas - Mayor flexibilidad de los diseos: programabilidad - Mayor capacidad de procesamiento - Mayor Precisin
- Mayor Inmunidad a ruido
3/22
de Informacin
Fuente de Informacin
Analgica
A/D A/D
Seal Seal Analgica Actuador

D/A
Sistema Electrnico Analgico
Carga
Transductor
D/A
- Mayor capacidad y facilidad de integracin
Seal Digital Seal Digital
Sistema Electrnico Digital
- Sistemas Electronicos Digitales:

- Las magnitudes fsicas son analgicas - Las entradas y las salidas son seales digitales. - Procesan informacin digital, representada mediante seales digitales
-Flexibilidad -Fiabilidad -Coste
- Los sistemas digitales se fabrican con dispositivos electrnicos reales cuyo comportamiento es analgico - El interfaz con el mundo real necesita sistemas analgicos
- Sistemas Electronicos Analgicos:

- Las entradas y las salidas son seales analgicas. - Procesan informacin analgica, representada mediante seales analgicas
- Sistemas Electronicos Mixtos Digitales - Analgicos

- Integracin de sistemas de Seal Mixta

Diseo Analgico V
7V 10V 10V 3V
4/22
MUNDO IDEAL
tiempo MUNDO REAL
tiempo
0,5 V 0,5V
7V+ 10V+2 3V+
V
9V SALIDA 11V
tiempo
tiempo
Diseo Digital
5/22
V MUNDO IDEAL V 1
7
0 0 1 0
V
3
0
10
tiempo 1 1
tiempo
tiempo MUNDO REAL 1
V
10
V
3
tiempo
tiempo tiempo
Diseo Analgico: Insustituible en las Entrefases!
6/22
ANALGICO
generadores seal medios transmisin
audio I/O
V.L.S.I DIGITAL
vdeo I/O
sensores actuadores
medios almacenamiento
Puertas Lgicas y Familias Lgicas

7/22
Vcc Rc
X Y=X
X
Q
Rb
+ vo
+ vi
Vcc RD
Puertas Lgicas: Son Circuitos Electrnicos cuyo comportamiento, cuando se interpretan adecuadamente las seales elctricas que se aplican o se miden en sus terminales, se asemeja al de los operadores lgicos. Se fabrican sobre obleas de material semiconductor, se encapsulan en bloques cermicos o plsticos, formando (CI). Segn el n de puertas lgicas incluidas en un IC se habla de circuitos integrados SSI, MSI,LSI,VLSI,ULSI.
X1 X2 Y=X1X2
DB
DA
+ vo
X1 + X v1 2 + v2 Y
VDD RD
X1 X2
MA
Y=X1+X2
X1 + v1 X2 v MB o + v2
Familias lgicas: Grupos de circuitos capaces de realizar los diferentes operadores lgicos que se distinguen segn: El tipo de elementos empleados en su diseo La estructura del circuito La tecnologa de fabricacin Las familias lgicas ms usuales son: - TTL . Lgica Transistor-Transistor. Usa transistores bipolares. - ECL. Lgica de Emisor aCoplado. Usa transistores bipolares. - CMOS. Logica con transistores Metal-Oxido-Semiconductor. - BiCMOS . Lgica con transistores Bipolares y CMOS Se comparan atendiendo a diferentes caracteristicas: - Caractersticas de transferencia: Los Niveles lgicos y Margenes de ruido. - Caractersticas de entrada/salida. Fan-in, Fan-out. - Velocidad de operacin y Tiempo de propagacin. - Consumo de potencia.
Puertas Lgicas: Caracterstica de trasferencia ideal. Niveles Lgicos

0 1 1 1 1 0 0 0
8/22
vi
tiempo
vo
vo 1 0
tiempo
VDD
Niveles Lgicos: Son los valores concretos de tensin VH y VL, que se asocian a cada uno de los dos valores de las variables binarias. tiempo Dependen de la familia lgica que se considere. En general se habla de nivel logico 1 asociado a VDD. y nivel lgico 0 asociado a 0 V.
VDD/2
vi vo 0 1 1
VDD/2 VDD VDD/2 VDD VDD
vi 1
tiempo
vi Entrada
Salida
vo
Puertas Lgicas: Caracterstica de trasferencia real. Niveles Lgicos

9/22
Los valores concretos de VH y VL quedan definidos mediante un intervalo de valores. As se establecen cuatro valores:
vi vo vo voH
- viH : Valor de tensin mnimo que es interpretado como nivel alto (H) a la entrada de una puerta lgica. - voH : Valor de tensin mnimo que es proporcionado a la salida de una puerta lgica para representar al nivel alto (H). - viL: Valor de tensin mximo que es interpretado como nivel abajo (L) a la entrada de una puerta lgica.
voL vi L vi H vi
VDD
vo L vi L vo H vi H
vo
VDD
- voL : Valor de tensin mximo que es proporcionado a la salida de una puerta lgica para representar al nivel bajo (L).
VDD
viH vi L voL
0 Entrada Salida
voH
recordatorio de la entrada-salida ideal

VDD VDD/2 0 VDD/2 VDD
vi
vo
vi
Entrada
vi
Salida
vo
Puertas Lgicas: Mrgenes de Ruido y Niveles Lgicos
10/22
vi1
vo1 vi2 vo2 vo2 vo1=vi2

MRH = voH - viH
margen de ruido del 1
Niveles lgicos a la salida Niveles lgicos a la entrada
voH
vo1
MRH
v iH v iL
voH voL
vi1 voL vIL vIH voH
margen de ruido del 0 El margen de ruido MR = min (MRH,MRL) 0 1 1 1
voL
MRL
vi2
MRL = viL - voL
vo L vi L vo H vi H
El margen de ruido dice lo grande que puede ser este ruido y que el circuito todava tenga una salida correcta.
tiempo
Ruido: ejemplo de origen interno al circuito

(ACOPLAMIENTO CAPACITIVO)
11/22
1 0 vi
+ v _
1 0
i
i ( ruido ) = C dv dt
1 0 Ruido
+
Ruido
vi
voH
vi = voH + Ruido tiempo v(ruido)
tiempo
tiempo
Puertas Lgicas: Ruido y Mrgenes de Ruido
12/22
Ruido 0 1
+
vo voH voL tiempo voH vi vi vo
vi
Margen de ruido del 1
vo
vo
voH
vo
voL tiempo voH vi vi
tiempo
tiempo
Puertas Lgicas: Caractersticas entrada-salida: Fan-IN y Fan-OUT

vo 0 vi vi vo 1 0
13/22
0 vi
Cuando se conectan puertas lgicas en cascada puede producirse una degradacin de los valores de tensin asociados a las variables booleanas. Este hecho impone un lmite tanto al nmero de puertas que pueden conectarse a la salida de una dada, como al nmero de entradas con las que puede disearse una puerta lgica. 1 0 vo vo Estos conceptos se recogen parmetros: Fan-out y Fan-in. 0 vi 1 0 vo mediante los vo vi
- Fan-out o abanico de salida de una puerta lgica es el mximo n de entradas de otras puertas que se pueden conectar a la salida de dicha puerta garantizando que no se rebasan los valores mximos y mnimos definidos por los niveles lgicos. 0 ? vi - Fan-in o abanico de entrada de una puerta lgica se define como el mximo nmero de entradas con el que es posible disear una puerta lgica, para una familia lgica dada.
vi vo vo
vi
Puertas Lgicas: Caractersticas Temporales
14/22
vi
vo
vo
Tiempos de propagacin
vi vo
Tiempos de subida y de bajada
v oH 0.9 ( v oH v oL )
v oH
0.5 ( v oH v oL )
0.1 ( v oH v oL ) ( 0, v oL )
tr1 tr tr2
tf1 tf tf2
tiempo
( 0, v
oL
tPLH tPD = Mxima velocidad de operacin tPLH + tPHL 2
tPHL
tiempo
vi1
vo1
vi 2
vo2
1- = T ---------min = t r + t PD + t f fmax
Puertas Lgicas: Regeneracin de los Niveles Lgicos
15/22
1 0 1 0
Consumo de energa: Producto Consumo de Potencia tiempo de retardo Potencia esttica: Calculada cuando no se producen cambios en la seales de entrada Potencia dnmica: Calculada cuando se producen cambios en la seales de entrada a un ritmo dado
1 1 0
1 0
Adems de un mayor gasto energtico, un mayor consumo de potencia implica una mayor generacin de calor, el cual, si no es adecuadamente disipado, da lugar a un incremento de la temperatura que puede provocar un mal funcionamiento del circuito.
Potencia x tPD: A menor valor, mejor es la familia lgica. Capacidad de Integracin Consumo de rea: Ocupacin de una puerta: Nmero de elementos empleados. Consumo de Potencia: A mayor consumo, menor capacidad de integracin, por mayor necesidad de disipacin
16/22
Caractersticas de la Puerta Lgica Ideal
vo
VDD
Niveles Lgicos: VOH = VDD; VOL = 0 VIH = VIL = VDD/2
VDD/2 VDD VDD/2
vi
Mrgenes de Ruido del cero (MRL) y del uno (MRH) iguales y mximos: MRH = MRL = VDD/2 FAN-IN: Infinito
VDD
FAN-OUT: Infinito Regenera los Niveles Lgicos Consumo nulo

0
Retrasos nulos: t r = t f = tPHL = tPHL = 0
vi Entrada
vo Salida
17/22
TEMA 2: BREVE EXPLICACIN DE LAS TRANSPARENCIAS Transparencia 1: ndice Transparencia 2: Seales Elctricas
Los sistemas electrnicos se empean fundamentalmente como procesadores de informacin. Utilizan como seales, representacin de la informacin, magnitudes elctricas variantes con el tiempo. La tensin electrca es la magnitud ms utilizada, aunque tambin hay circuitos diseados para trabajar con seales elctricas asociadas a la magnitud intensidad de corriente elctrica. En la parte izquierda de la transparencia, se representan dos tipos fundamentales de seales electricas: Analgicas (arriba) que son aquellas que pueden ser descritas mediante una funcin continua de la variable tiempo. Todos los valores del conjunto imagen de la funcin son significativos desde el punto de vista de la informacin. Digitales (abajo) para las que slo son significativos ciertos intervalos del conjunto imagen de la funcin. (En la transparencia se muestra el caso de una seal digital binaria para la que slo son significativos dos intervalos de valores.) En la parte derecha se muestra un esquema del proceso de obtencin de seales digitales a partir de seales analgicas: Conversin Analgico/Digital. Los pasos ms habituales son: Muestreo de la seal analgica, obteniendose una seal analgica en tiempo discreto. Cuantizacin de la seal muestreada, obteniendose una seal digital multivaluada. Codificacin binaria, representada por una sola seal digital binaria (serie), o bien mediante una seal por bit del cdigo, (paralelo).
Transparencia 3: Sistems Electrnicos. Analgicos, Digitales y de Seal Mixta

La transparencia muestra el esquema de un sistema electrnico como procesador de informacin, una clasificacin ( Analgicos/Digitales/Seal Mixta) en funcin del formato en que procesan la informacin. Se citan algunos elementos de comparacin entre ellos, algunos de los cuales se desarrollan en siguientres transparencias. Dispositivos Electrnicos Dep-Leg. N MA-686-203
18/22
Transparencia 4: Diseo analgico

En la parte de arriba de la transparencia se ilustra cmo se suman dos seales analgicas (como la de la izquierda) en el caso ideal en el que no hay ningn problema ni error. En la parte de abajo se ilustra la misma operacin en el caso real. En el mundo real, existen factores como las radiaciones, los cambios de temperatura, o el desapareamiento (dos cosas que deben ser iguales no lo son en realidad) que hacen que el resultado de la operacin de suma no sea exactamente 10V, sino que est dentro de una banda, es decir que tiene un error.
Transparencia 5: Diseo digital

En esta transparencia se muestra la misma operacin que en la anterior transparencia, pero con seales y circuitos digitales. En este caso, aunque las seales tambin tienen errores en el mundo real, el resultado es correcto. La razn es que se toma como 1 lgico todo lo que est por encima de la raya horizontal, y como 0 lgico todo lo que est por debajo, y aunque la seal tenga ruido (el sombreado oscuro), al subir por encima o bajar por debajo de esa raya o nivel, se identifica como un 1 o 0. Se puede ver que el resultado es 1010, es decir 10.
Transparencia 6: Diseo analgico en las entrefases

En esta transparencia se ve que los circuitos analgicos son necesarios en muchos casos porque las seales que proporcionan la mayora de los aparatos en las entrefases son analgicas (por ejemplo la seal que viene de un micrfono y la que va a un altavoz).
Transparencia 7: Puertas Lgicas y Familias Lgicas

En esta transparencia se definen los trminos Puerta lgica y Familias Lgicas. Se citan las principales familias lgcas empleadas en el diseo de circuitos digitales y se listan los principales prametros que sirven para la comparacin entre familias. Dispositivos Electrnicos Dep-Leg. N MA-686-203
19/22
Transparencia 8: Puertas Lgicas: Caracterstica de Trasferencia ideal. Niveles Lgicos.

En esta transparencia se muestra la Caracterstica de Transferencia de un inversor lgico ideal. Esta caracterstica determina los Niveles Lgicos que son all definidos. Se ilustra adems cmo con la caracterstica de transferencia ideal, una entrada ruidosa en el inversor se interpreta bien y se da una salida correcta. En la parte de abajo a la derecha se puede ver la caracterstica junto con un esquema explicativo de los niveles lgicos, en el que vemos que todos los valores de entrada por debajo de VDD/2 aparecen a la salida como VDD (1 lgico), y todos los valores de entrada por encima de VDD/2 aparecen a la salida como 0 (0 lgico).
Transparencia 9: Puertas Lgicas: Caracterstica de Trasferencia real. Niveles Lgicos.

Aqu se muestra la Caracterstica de Trasferencia de un inversor real. Se observa que la salida correspondiente al 1 lgico ya no es VDD, sino un valor llamado voH, y la salida correspondiente al 0 lgico ya no es 0, sino un valor llamado voL. Tambin se ve que los valores entre vIL y vIH no se asocian ni a un uno ni a un cero a la salida, y por tanto no sirven. Como se ve en el esquema abajo a la izquierda, los valores a la entrada por encima de vIH se interpretan como unos, y a la salida se da voL, o un valor mejor (el dato voL es el peor posible de toda una familia de puertas y en las peores condiciones, por tanto en algunos casos puede ser mejor, en el sentido de que se parece ms a 0), mientras que los valores por debajo de v IL se interpretan como ceros, y a la salida se da voH, o un valor mejor (tambin es el peor caso, puede que en realidad sea mejor, es decir se parezca ms a V DD). Po todo ello los Niveles Lgicos se define ahora como intervalos de valores con unos limites mximos y mnimos.
20/22
Transparencia 10: Puertas Lgicas: Mrgenes de Ruido. Niveles Lgicos.

Vamos suponer que ponemos dos inversores uno detrs de otro. El primero tiene como peores salidas voH para el 1 y voL para el 0, y stas son precisamente las posibles entradas del segundo inversor. Como adems el segundo inversor slo interpreta como unos los valores por encima de vIH, tenemos desde vIH hasta VoH como margen para que la seal se degrade (se estropee por causa del ruido), es decir que mientras que el ruido no sea mayor que la diferencia voH-vIH la entrada se interpreta como un uno, y a la salida se da un cero. A la diferencia voH-vIH se le llama margen de ruido del uno lgico (MRH). Igualmente, la diferencia vIL-voL es el margen que tenemos para que la seal de cero a la entrada se degrade por el ruido, y an pueda ser tratada correctamente, y a esta diferencia se le llama margen de ruido del cero lgico (MRL). Finalmente el margen de ruido de una puerta lgica se define como el mnimo de los anteriores, esto es MR = min (MRH,MRL).
Transparencia 11: Ruido: ejemplo de origen interno al circuito .

Esta la parte izquierda de la transparencia muestra el layout de un circuito, que es el plano de un circuito integrado (chip). En el zoom se ve el cruce de dos tiras de metal, una pasando por encima de la otra. Para que no haya un contacto no deseado entre las tiras se pone un aislante entre ellas. El resultado es que aparece un pequeo condensador no deseado. En la esquina superior izquierda de la figura de la derecha, vemos el condensador de la Tansparencia 11, y tambin vemos que las tiras de metal que se cruzan conectan inversores. Fjate en la entrada vi del inversor de la derecha. Cuando la entrada al inversor de arriba cambia, la tensin entre los terminales del condensador cambia bruscamente y eso genera una intensidad a travs del condensador. El resultado es que aparece una perturbacin que se suma a vi, como ilustra la parte de abajo de la transparencia.
21/22
Transparencia 12: Puertas Lgicas: Ruido y Margen de ruido.

En esta transparencia se ve que si el ruido es demasiado grande puede dar lugar a una salida incorrecta (en la figura de la derecha se ve que hay un momento en el que la salida vale 1, y siempre debera valer 0). El "tamao" del ruido que podemos admitir sin que la puerta d una mala salida est dado por el margen de ruido. Cuanto ms grande es el margen de ruido, ms robusta es la puerta porque funciona bien aunque haya ruidos grandes. Observa tambin que el margen de ruido ms pequeo de los dos, min (MRH, MRL), es el que limita la calidad de la puerta.
Transparencia 13:Puertas Lgicas: Caractersticas entrada-salida.Fan-in y Fan-out.

En la transparencia se definen ambos trminos. Y se ilustra uno de los motivos que pueden causar mal funcionamiento si no se respetan los lmites que impone estos parmetros. En concreto en la parte derecha de la transparencia se ilustra el problema de no respetar el lmite de fan-out, y se ve, cmo conforme conectamos puertas lgicas a la primera el valor de la tensin del 1 a la entrada del inversor de salida, es decir voH, va disminuyendo. Por lo tanto, el margen de ruido del uno es cada vez ms pequeo. En el caso extremo, este valor entra en la zona de transicin y no se puede interpretar ni como uno ni como cero.
Transparencia 14: Puertas Lgicas: Caractersticas Temporales.

En esta transparencia se definen los parmetros temporales de una puerta, el tiempo de subida tr, el tiempo de bajada tf, el tiempo de propagacin bajo-alto tPLH, y el tiempo de propagacin alto-bajo tPHL. Cuanto ms pequeos sean estos valores ms rpida ser la puerta, y si hacemos un microprocesador con estas puertas ste funcionar a una frecuencia de reloj ms alta, es decir "a ms MHz.
22/22
Transparencia 15: Puertas Lgicas: Regeneracin de los Niveles Lgicos. Consumo de Energa. Capacidad de integracin.
En esta transparencia se abordan tres cuestiones: - Regeneracin de los Niveles Lgicos. En la parte superior de la tranparencia se hace notar que una puerta lgica debe funcionar de manera que si se encadenan como se hace en la transparencia, los niveles del 0 y del 1 deben mantenerse, y no degradarse como ocurre en la parte de la derecha. Esto puede ocurrir, por ejemplo, con las puertas con diodos, como veremos ms adelante. - Consumo de Energa. Producto Potencia tiempo de retardo: El consumo es la energa que gasta la puerta por unidad de tiempo, es decir se suele dar la potencia consumida. En general se contemplan dos situaciones de consumo de energa: estatica o dinmica. Cuanto menor sea el consumo mejor es la puerta. Visto de otro modo, si el consumo es bajo la batera del telfono mvil o del ordenador porttil durar mucho. El consumo de energa es pues un factor importante en el diseo de puertas lgicas. Por otra parte un elevado consumo de energa lleva aparejado una mayor disipacin de calor que puede elevar la temperatura y llevar a un mal funcionamiento. Sin embargo, consumo de energa y velocidad de operacin son parmetros que tambien estn ligados, de forma que una mayor velocidad exige un mayor consumo de potencia. Por ello se define el parmetro Potencia x tiempo de retardo. A menor valor, mejor es la familia lgica. - Capacidad de Integracin: Interviene principalmente dos factores: Consumo de Area y Consumo de Potencia.
Transparencia 16: Caractersticas de la Puerta Lgica Ideal.

Aqu se resumen las caractersticas que tiene la mejor puerta posible
1/2
2/2 -) Familia lgica 2: VOH = 4,2V; VOL = 0,3V; VIH = 2,7V; VIL = 1,8V; Consumo de potencia = 9mW y tPD = 1ns. a) Cul de ellas crees que ser la ms apropiada para disear un sistema digital de control de procesos industriales? Justifica la respuesta. b) Y para un sistema de adquisicin de datos porttil? c) Y para un sistema de procesamiento paralelo de muy alta potencia de clculo? 12.- Cules han de ser las caractersticas de una familia lgica ideal. 13.- Obtener el margen de ruido para cada una de las familias lgicas cuya caracterstica
Tema 2. Cuestiones y Problemas

1.- Explica brevemente por qu una seal digital presenta mayor inmunidad al ruido que una seal analgica. 2.- Que es una familia lgica. 3.- Indicar cules son los principales parmetros que se utilizan para comparar diferentes familias lgicas. Explicar brevemente qu significa cada uno de ellos. 4.- Qu son los niveles lgicos y cmo se definen? 5.- Qu es el margen de ruido de una familia lgica?. Explica brevemente por qu un margen de ruido grande hace ms robusta a una familia lgica. 6.- Por qu toda familia lgica debe incluir al menos una puerta NAND o una puerta NOR? 7.- Que puede ocurrir en una familia lgica si VIH > VOH? 8.- Qu caracterstica de una puerta lgica recogen los trminos fan-in y fan-out. 9.- Se desea realizar la funcin booleana: f ( a, b, c, d ) = abc + abc + ad + cd . Se dispone de una familia lgica con fan-in igual a 2, y de otra con fan-in igual a 4. Disear un circuito mnimo con cada una de dichas familias e indicar las principales diferencias entre ambos diseos. 10.- Se desea disear un circuito lgico que realice simultneamente las siguientes funciones f 1 ( a, b, c ) = ab + ac , f 2 ( a, b, c, d ) = ab + cd , f 3 ( a, b, d ) = ab + bd , empleando el menor nmero posible de puertas lgicas. Sabiendo que se dispone de una familia lgica cuyo fan-out es 1, y de otra cuyo fan-out es 5. Realizar una propuesta de diseo para cada una de las familias e indicar sus principales diferencias. 11.- Las caractersticas de dos familias lgicas son las siguientes: -) Familia lgica 1: VOH = 4,7V; VOL = 0,4V; VIH = 1,7V; VIL = 0,9V; Consumo de potencia = 2mW y tPD = 8ns. Figura 2 (a) Figura 1
de trasferencia se muestra en la figura 1(a) y (b). Cul de ellas presenta una mayor inmunidad al ruido y por qu? vo 3.5V vo 5V
0.5V 2V 2.5V vi (b)
0.5V 1V 1.5V vi
14.- Las dos grficas de la figura 2 representan las seales de entrada y salida de inversores de dos familias lgicas diferentes. Calcula a partir de la grfica los tiempos de subida, bajada y propagacin de cada uno de dichos inversores. Si el consumo de potencia total del inversor A es de 3mW y el del inversor B 12mW, indica qu familia ser mejor en cuanto al parmetro Potencia x tPD.
1/15
2/15
TEMA 3: CONCEPTOS BSICOS DE SEMICONDUCTORES
CONDUCTORES, SEMICONDUCTORES Y AISLANTES
3.1. Conductores, semiconductores y aislantes. 3.2. Semiconductores: modelo de enlace covalente. 3.3. Portadores de carga en semiconductores. 3.4. Semiconductores intrnsecos y extrnsecos. 3.5. Corrientes de arrastre y difusin.
electrones de valencia, ligados a los enlaces
electrones libres, capaces de generar corriente

AISLANTE
Banda de conduccin Energa Energa Eg > 5eV
SEMICONDUCTOR
Banda de conduccin Eg Banda de valencia Energa
CONDUCTOR
Banda de conduccin Banda de valencia
Banda de valencia Eg = 1.1 eV (Si) Eg = 0.67 eV (Ge) Eg = 1.41 eV (GaAs) Las bandas se solapan
electrones de valencia, ligados a los enlaces
3/15
4/15
CRISTAL SEMICONDUCTOR: MODELO DE ENLACE COVALENTE

+4 +4 +4
PORTADORES DE CARGA I: MECANISMO DE CONDUCCIN DE LOS HUECOS
campo elctrico
+4 +4 +4
+4
+4
+4
+4
+4
+4
+4
PORTADORES DE CARGA EN SEMICONDUCTORES: ELECTRONES Y HUECOS
+4
+4
+4
+4
+4
+4
+4
+4
+4
Generacin de un par e--h+ +4 +4 +4
3
+4 +4 +4 +4 Recombinacin de un par e--h+ +4 +4 +4 +4
+4
+4
+4
+4
SEMICONDUCTOR INTRNSECO
n p ni
Ej: SILICIO PURO
LEY DE ACCIN DE MASAS
n i 10 cm
10
n p = ni
T (25C)
5/15
6/15
PORTADORES DE CARGA II: CORRIENTE TOTAL
SEMICONDUCTORES EXTRNSECOS I
se introducen impurezas donadoras

campo elctrico
+5 +4 +4 +4 +4
+4 +4 +4 +4 +4
+4
+5
+4
+4 +4 +4 +4 +4
+4
+4
+4
+4 +4 +4 +4 +4
+5
+4
+4
+4
+4
+4
+5
CORRIENTE DE ELECTRONES CORRIENTE DE HUECOS CORRIENTE TOTAL
material de tipo n se aumenta la concentracin de electrones libres
7/15
8/15
SEMICONDUCTORES EXTRNSECOS III: ECUACIN DE NEUTRALIDAD DE CARGA Y CONCENTRACIN DE PORTADORES. SEMICONDUCTORES EXTRNSECOS II
se introducen impurezas aceptoras

+4 +4
+5
+3
+5
+4
+4
+4
+3
+4
+3
+4 +4 +4 +4 +4 +4 +4 +4
+4
+4
+3
+4
+4
+5
+4
+4
+4
+3
+4
+4
+4
+4
+4
+5
+4
+4
+4
+3
+4
+4
+4
+4
material de tipo n
+4 +3 +4 +4 Neutralidad de la carga
material de tipo p
Ley de Accin de Masa 2 n p = ni Semiconductor Intrnseco
n + N A = p + ND
+4 +4 +4 +3
n p ni
Semiconductor Extrnseco tipo n
NA ND
Semiconductor Extrnseco tipo p
NA ND
ni ND
ND NA
ni NA
material de tipo p se aumenta la concentracin de huecos
n = p + ND 2 2 n N D n ni = 0 n p = ni N D + N D + 4 ni - ND n = ----------------------------------------2
Ej: Tpicamente 2 2
p = n + NA 2 2 p N D p ni = 0 n p = ni NA + NA + 4 ni p = ---------------------------------------- N A 2
Ej: Tpicamente 2 2
n ND
3 3 T (25C) T (25C)
p NA
3 3 T (25C) T (25C)
n i 10 cm
14
10
N D 10 cm
ni p ------ND
n i 10 cm
14
10
N A 10 cm
ni n -----NA
9/15
10/15
CORRIENTES DE ARRASTRE Y DIFUSIN I CORRIENTE TOTAL = CORRIENTE DE ARRASTRE + + CORRIENTE DE DIFUSIN
CORRIENTES DE ARRASTRE Y DIFUSIN II
CORRIENTE TOTAL = CORRIENTE DE ARRASTRE + + CORRIENTE DE DIFUSIN
CORRIENTE DE ARRASTRE
CORRIENTE DE DIFUSIN
campo elctrico
+ I
_
flujo de portadores
n(x) n x x
n(x)
V SV SV nq SV I = -- = ------ = ---------- = ---------------R l l l
concentracin de electrones por unidad de volumen depende del material y la temperatura n I Dn = SD n q x I Dp = S D p q p x
11/15
12/15
TEMA 3: BREVE EXPLICACIN DE LAS TRANSPARENCIAS Transparencia 1: ndice Transparencia 2: Conductores, semiconductores y aislantes.
En esta transparencia se representa esquemticamnete un trozo de materia en el que se distinguen los iones (puntos gruesos) que estn formados por los ncleos de los tomos y por los electrones que no forman los enlaces. Alrededor estn los electrones (puntos pequeos) que contribuyen a los enlaces. Gracias a estos enlaces se establece una estructura regular tridimensional a la que llamamos cristal. A los electrones (puntos pequeos) que estn fijos en la estructura participando de un enlace los llamamos electrones de valencia. Otros electrones adquieren energa suficiente para "escapar" del enlace (por ejemplo, porque se calienta el cristal), y los llamamos electrones libres. Estos electrones libres se pueden mover, y su movimiento ordenado en una direccin constituye la corriente elctrica. La energa de los electrones en un cristal se puede representar segn el esquema de que se muestra en la parte inferior de la transparencia. Representando los diferentes niveles posibles de energa se obtienen los diagramas denominados "de bandas de energa". En cada diagrama se distingue una banda de valencia y una banda de conduccin. En la banda de valencia estn los electrones de valencia, los fijos en el cristal, y en la banda de conduccin estn los electrones libres. Observa que, en general, los electrones libres, en la banda de conduccin, tienen ms energa que los electrones fijos. La disposicin de estas bandas de energa para un cristal dado, marcan muchas de sus propiedades fsicas, entre ellas su capacidad para conducir la corriente elctrica. Desde este aspecto se distinguen tres tipos de materiales: Aislantes, Conductores y Semiconductores. En los cristales aislantes, la diferencia de energa entre los electrones de valencia y los electrones libres es muy grande, dicho de otro modo, hay que dar mucha energa a los electrones de valencia de un aislante para que puedan "escapar" de un enlace y "saltar" a la banda de conduccin, por lo que esta ltima est prcticamente vaca, y por tanto sin posibilidad de portadores de carga que contribuyan a la corriente elctrica. As los materiales aislantes son malos conductores de corriente elctrica. En los cristales conductores, la diferencia entre la banda de valencia y la banda de conduccin es inexistente, de hecho las bandas se solapan, dicho de otro modo, no hay que dar ninguna energa para conseguir que haya electrones en la banda de conduccin, de modo que habitualmente hay muchos electrones libres que pueden formar una corriente elctrica. De ah su nombre. Finalmente, en el caso de los semiconductores, la situacin es intermedia. Si no se le proporciona ninguna energa, un semiconductor
como el silicio (Si) o el germanio (Ge) se asemeja a un aislante, pero si se calienta un poco (por ejemplo, a la temperatura ambiente de 25C) muchos electrones de valencia tendrn energa suficiente para pasar a la banda de conduccin, y el material se vuelve conductor.
Transparencia 3: Cristal semiconductor: modelo de enlace covalente.

Un cristal semiconductor est formado por la repeticin de una celda con forma de tetraedro, que se muestra en la parte superior izquierda. Para representarlo ms fcilmente se utiliza un dibujo plano, el de la derecha. En este dibujo se puede ver que cada tomo forma un enlace covalente compartiendo un orbital con cada vecino, de manera que se forman enlaces con las parejas de electrones que comparten orbital (lneas discontinuas). Como se dijo en la transparencia anterior, los electrones de los enlaces, o de valencia, pueden adquirir energa suficiente para moverse libremente por el cristal, a este proceso se le llama generacin de un par electrn-hueco. Se le llama as porque, adems del electrn libre aparece el hueco que deja en el enlace, y veremos que este hueco tambin puede formar corriente elctrica, es decir es un portador de corriente como el electrn, pero de carga positiva. En los cristales semiconductores "puros" o intrnsecos, como el que se dibuja en esta transparencia, continuamente se estn generando pares electrn-hueco, y continuamente desaparecen pares al darse el fenmeno inverso, al que llamamos recombinacin de un par electrn-hueco, y que consiste en que un electrn libre pierde energa y ocupa un hueco de un enlace, con lo que desaparece el hueco y el electrn ya no es libre, sino de valencia. Los procesos de generacin y recombinacin se producen simultneamente de forma que, a una temperatura dada, se alcanza una situacin de equilibrio dinmico, en la que es posible medir una cierta concentracin de portadores de carga (electrones libres y huecos). Si llamamos concentracin n y
p respectivamente al nmero de electrones libres y huecos por cm3, se encuentra
que en un semiconductor intrnseco ambas concentraciones son aproximadamente iguales, por lo que se le nombra como ni, o concentracin de portadores intrnsecos. Por otra parte tambin se encuentra que en cualquier semiconductor se verifica la denominada ley de accin de masas.
Transparencia 4: Portadores de carga I; mecanismo de conduccin de los huecos.

Ya hemos dicho en la transparencia anterior que en un semiconductor hay electrones libres y huecos como elementos que forman corriente elctrica, es decir
13/15
14/15
como portadores de carga. En el caso de los electrones libres, su movimiento en el seno de un campo elctrico para formar corriente elctrica es ms conocido o intuitivo. Los huecos son portadores de corriente menos conocidos, y en esta transparencia se ilustra cmo es posible que conduzcan corriente. La clave est en que, si se pone al cristal en un campo elctrico, los electrones de valencia vecinos al hueco, es decir los ligados a los enlaces vecinos al hueco pueden dar el salto y ocupar ste. Fjate que el electrn salta de un enlace a otro, es decir no se transforma en electrn libre, sino que permanece como electrn de valencia, o visto de otro modo, "se mueve" por la banda de valencia. En la transparencia se ilustra el movimiento del hueco mediante la secuencia 1->2->3 en la que se ve cmo el movimiento de los electrones de valencia se puede interpretar como un desplazamiento del hueco hacia la derecha. Como el hueco se mueve en el mismo sentido que el campo tiene carga positiva. De hecho, podemos entender al hueco como una partcula de igual carga que el electrn pero de signo positivo.
para formar enlaces, y "sobra" uno, que a la temperatura ambiente queda libre, por tanto aumentamos el nmero de electrones libres en el cristal.Al material resultante lo llamamos semiconductor de tipo n, y es buen conductor porque tiene muchos electrones libres, que en este material pasan a denominarse portadores mayoritarios, frente a los huecos que se denominarn portadores minoritarios.
Transparencia 7: Semiconductores extrnsecos II

Para aumentar el nmero de portadores en un cristal semiconductor tambin se pueden introducir impurezas aceptoras, que son tomos trivalentes, es decir con slo tres electrones de valencia, como el boro (B) o el galio (Ga). Al introducirlos en el cristal, los tres electrones de valencia de la impureza forman enlace, y "falta" uno, por lo tanto se crea un hueco. Estos cristales son ricos en huecos, por tanto buenos conductores, y se llaman semiconductor de tipo p. En este material los huecos son los portadores mayoritarios, mientras que los electrones se convierten en los portadores minoritarios.
Transparencia 5: Portadores de carga II; corriente total.

En esta transparencia se muestran los dos portadores de corriente en un semiconductor: los electrones libres ( ) y los huecos ( ). Como los electrones tienen carga negativa, se mueven en sentido contrario al campo elctrico, mientras que los huecos se mueven en el sentido del campo al tener carga positiva. La corriente total est formada por el movimiento de los huecos y de los electrones. Es importante darse cuenta que ambas corrientes, la de huecos y electrones, se suman, aunque los portadores se muevan en sentido contrario. Para entender sto, puede ser til olvidarse de los huecos y fijarse slo en el movimiento equivalente de los electrones de valencia de la transparencia 4. Si slo pensamos en los electrones, tenemos movimiento de electrones de valencia (flecha negra discontinua) y movimiento de electrones libres (flecha negra continua), los dos en el mismo sentido, es decir las dos corrientes se suman.
Transparencia 8: Semiconductores extrnsecos III: Ecuacin de Neutralidad de Carga y Concentracin de portadores.

Dado que cualquier material semiconductor en equilibrio es elctricamente neutro, la suma de todas las cargas presentes en el debe ser nula. Esta condicin es la que expresa la ecuacin de neutralidad de carga. En esa expresin n y p son las concentraciones de electrones libres y huecos, definidas en transparencias anteriores, slo cabe destacar aqu que en general, ambas concentraciones provienen de una doble aportacin. Por una parte la de los electrones libres, y los huecos resultado de la ruptura de enlaces covalente, esto es, generacin recombinacin de origen trmico, y por otra, de la aportacin de impurezas, donadoras para el caso de los electrones, o aceptoras en el caso de los huecos, como hemos visto en las anteriores transparencias. A estas cargas hay que aadir la que aparece ligada a los iones de la red consecuencia de la sustitucin de los tomos originales por los tomos de impurezas. As NA alude a la concentracin de impurezas aceptoras introducidas en el cristal, mientras ND alude a la concentracin de impurezas donadoras. Ambas, al igual que n y p se expresan en nmero de elementos por cm3. Adems en cualquier cristal semiconductor se verifica la Ley de Accin de Masas. De ambas se puede evaluar la concentracin de portadores en diferentes situaciones. En la transparencia se consideran tres casos: Semiconductor Intrnseco, y Semiconductores extrnsecos n y p. Para el primer caso
Transparencia 6: Semiconductores extrnsecos I

Para aumentar el nmero de portadores de corriente en un semiconductor, y as hacerlo ms conductor, se puede utilizar la tcnica de introducir tomos de otras clases o "impurezas", (dopado), de forma que ya no tenemos un semiconductor puro o intrnseco, sino un semiconductor extrnseco. En esta transparencia se introducen tomos pentavalentes, como el fsforo (P) o el arsnico (As) a los que llamamos impurezas donadoras. Estos tomos tienen cinco electrones de valencia. Cuando se introducen en el cristal semiconductor, cuatro de sus electrones de valencia se utilizan
15/15
la situacin es repaso de lo visto en anteriores transparencias. La conclusin para los dos ltimos es que a una temperatura dada, y concentraciones de impurezas elevadas cada caso. comparadas con la concentracin intrnseca de portadores, la concentracin de impurezas fija la concentracin de portadores mayoritarios en
Transparencia 9: Corrientes de arrastre y difusin I

La corriente de arrastre es la debida al movimiento de los portadores de corriente cuando se introduce el cristal semiconductor en un campo elctrico. Si V es la diferencia de potencial que crea el campo elctrico, la intensidad I de la corriente elctrica viene dada por la ley de Ohm.
Transparencia 10: Corrientes de arrastre y difusin II

Adems de la corriente de arrastre, en un semiconductor se producen movimientos de portadores por otras causas, en concreto se producen corrientes de difusin. La difusin es un fenmeno cotidiano, que se puede observar viendo cmo se deshace una voluta de humo de cigarro, o una gota de tinta en un vaso de agua. Lo que ocurre es que hay una gran concentracin de molculas de tinta o humo en una zona concreta, y en su vecindad la concentracin es menor, de forma que poco a poco se van dispersando las molculas hasta alcanzar una concentracin uniforme. En la transparencia se ilustra con el cristal en la parte superior dividido en cuatro zonas, cada una con distinto nmero de portadores. Al final, debido a la difusin, tendremos la situacin de la derecha, y eso quiere decir que habr habido un movimiento de portadores de izquierda a derecha, es decir una corriente elctrica. La corriente neta en el seno de un cristal semiconductor es la corriente de arrastre debida al campo elctrico ms la corriente de difusin debida a la diferencia de concentracin de portadores.
1/2
2/2 11.- Explica el fundamento y las componentes de la corriente de arrastre en un semiconductor. 12.- Explica el fundamento de la corriente de difusin en un semiconductor.
Tema 3: Cuestiones y Problemas
1.- Explica brevemente qu son los electrones de valencia y los electrones libres en un cristal. Cules son los que pueden contribuir a la corriente elctrica y por qu? 2.- En base a la Teora de Bandas, explica brevemente por qu a temperatura ambiente hay cristales aislantes, cristales conductores y cristales semiconductores. Cita algunos ejemplos de cada uno de dichos materiales. 3.- Pueden existir cristales en los que un electrn que ocupe un nivel de energa en la banda de conduccin tenga menos energa que otro que ocupe un nivel en la banda de valencia? En caso afirmativo De qu tipo es ese cristal?. En qu cristales nunca es posible encontrar esa situacin y por qu? 4.- Qu es un semiconductor intrnseco? Indica cul es la principal diferencia que existe, en cuanto a su naturaleza, entre la corriente elctrica que circula a travs de un cristal conductor y uno semiconductor intrnseco? 5.- Indica los diferentes tipos de portadores que pueden encontrarse en un material semiconductor, e indica y explica su origen. 6.- Explica brevemente el mecanismo de conduccin por huecos en un semiconductor. 7.- A una temperatura dada, qu relacin hay entre las concentraciones de electrones libres y huecos en un semiconductor intrnseco?, y en un semiconductor extrnseco de tipo P fuertemente dopado?, y en uno de tipo N? 8.- Qu es una impureza donadora y para que se introducen en un material semiconductor? 9.- Qu son los portadores mayoritarios en un semiconductor N y cul es su origen? 14.-Qu expresa la ecuacin de neutralidad de carga? . 13.- Se sabe que a una temperatura dada, la conductividad en un cristal es proporcional a la concentracin de portadores de carga libre. Qu tipo de semiconductores tienen mayor conductividad, los intrnsecos a los extrnsecos. Razona la respuesta.
10.- Para el silicio a temperatura ambiente (25C) n i = 10 cm . Cuanto valen las concentraciones de electrones libres y huecos en el silicio intrnseco?. Y en silicio dopado con 1015 tomos de fsforo por cm3?, Y en silicio dopado con 1016 tomos de Galio por cm3?. Indicar que tipo de semiconductor se tendr en cada caso.
10
1/35
2/35
TEMA 4: EL DIODO
REPRESENTACIN SIMBLICA DE SEMICONDUCTOR DE TIPO P
4.1. Unin p-n en equilibrio. 4.2. Polarizacin directa e inversa. 4.3. Curva caracterstica del diodo; modelos del diodo. 4.4. El diodo como elemento de circuito.
4.4.1 Clculo del punto de trabajo. 4.4.2 Clculo de la caracterstica de transferencia.
material de tipo p
hueco que se desplaza
_
+4 +4 +3 +4 +4 +4 +4 +4
4.5. Lgica con diodos. 4.6. Otros tipos de diodos:

4.6.1 Diodo Zener 4.6.2 Diodo LED 4.6.3 Fotodiodo
carga negativa fija

+4
_
+3 +4 +4
_
+4 +4 +4 +3
representacin simblica
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
3/35
4/35
REPRESENTACIN SIMBLICA DE SEMICONDUCTOR DE TIPO N
UNIN PN EN EQUILIBRIO
material de tipo n
electrn que se desplaza
Difusin + recombinacin
_ _ _ _ _ _ _ _ _ _
+4
+ + + + + + + + + + + + + + + + + + + +
+4
+4
+5
_ _ _ _ _ _ _ _ _ _
carga positiva fija
+4
+4
+4
+4
+4
+5
+4
+4
+4
+4
+4
+5
+ p
E(interno)
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Por difusin
+ + + + + + + + + + + + + + + + + + + +
Corriente de Por difusin difusin
representacin simblica
+ + + + + + + + + + + + + + + + + + + +
Corriente de arrastre
Por arrastre Por arrastre
Las corrientes de difusin y arrastre se cancelan

5/35
6/35
UNIN PN POLARIZADA EN INVERSA
UNIN PN POLARIZADA EN DIRECTA
E(interno) E(externo) E(total)
E(externo) E(interno) E(total)
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
+ + + + + + + + + + + + + + + + + + + +
Por difusin Por el campo total Por difusin Por el campo total
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _
+ + + + + + + + + + + + + + + + + + + +
Por difusin Por el campo total Por difusin Por el campo total
_ _ _ _ _
Corriente de difusin Corriente de arrastre Las corriente de arrastre supera a la de difusin La corriente neta est formada por portadores minoritarios huecos en la zona n y electrnes en la zona p que se originan por generacin-recombinacin
Corriente de difusin Corriente de arrastre Las corriente de difusin supera a la de arrastre La corriente neta est formada por portadores mayoritarios huecos en la zona p y electrnes en la zona n cuyas concentraciones se controlan por adicin de impurezas aceptoras y donadoras respectivamente
p
n
p
corriente grande
Por tanto la corriente es muy pequea y depende de la temperatura
n
7/35
8/35
DIODO DE UNIN PN: CURVA CARACTERSTICA. MODELOS DE CIRCUITO
DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS

Ej: Determinar los valores de la corriente y la tensin en el diodo del circuito de la figura. Resolver el problema cosiderando los tres modelos circuitales de diodo y comparar los resultados. (Usar V = 0,4V y RD=50 en los modelos correspondientes) v + D R1 E=6V R1=4k R3=1k E R2 iD R4 I I=1mA R3 R2=2k R4=1k Variables cuyo valor hay que calcular: -Tensin e Intensidad en el diodo (vD,iD)
p n
ID
_
VD
0,0
ID
Modelo matemtico
ID = I e
VD V T
Modelo circuital Modelo ideal ID
-I0
ID
VD ID 0
kT V T = ----q
_
VD VD 0
0,0
cortocircuito VD = 0
1) Modelo ideal A) Suponemos que el diodo est cortado iD = 0 R1 N1 R2 N0 + vD iD R4 N3 I N2 Y se verifica si se cumple que v D 0
v D = v N1 v N2 R2 E v N1 = -----------------R1 + R2 v N2 = R 3 I
VD
circuito abierto ID = 0
R3
Modelo con tensin umbral ID 0 fuente ID

0,0
Sustituyendo valores numricos

v D = 2V 1V 0
independiente de tensin VD = V
V VD
VD V
circuito abierto ID = 0
ID
ID V
ideal
No se cumple que v D 0 luego el diodo no est cortado B) Suponemos que el diodo conduce vD = 0 Y se verifica si se cumple que I D 0 v N2 R1 N1 + D R2 N0 iD R4 N3
R2 E - E TH 2 = R 3 I E TH 1 = -----------------R1 + R2 R2 R1 R TH 1 = ------------------ R TH 2 = R 3 + R 4 R1 + R2
_
VD
+
VD
RTH1
N1
vD iD
N2 RTH2 ETH2
Modelo linealizado general

ID
0,0 1 -----RD ID 0
resistencia en serie con fuente de tensin VD = ID RD + V
R3
ETH1 N0 N3
E TH 1 E TH 2 i D = -------------------------------R TH 1 + R TH 2 2V 1V i D = --------------------------4 -- k + 2k 3
ID
VD V
V VD circuito abierto ID = 0
ID V ideal
_
VD
+ RD
_
VD
i D = 0, 3 mA 0
vD = 0
9/35
10/35

Ej: (Continuacin) 2) Modelo tensin umbral R1 vD ideal + V R2 iD R4 I
ID
ID
V = 0,4V
ideal
DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS ideal I Ej: (Continuacin) I

D D
_
VD
E=6V R3
2) Modelo linealizado R1 + R2 vD V
RD ideal
+
I=1mA
VD
R1=4k
_
R3=1k E
+
I R4
_
VD
E=6V
+ RD
_
VD
R3=1k
R1=4k
R2=2k R4=1k Variables cuyo valor hay que calcular: -Tensin e Intensidad en el diodo (vD,iD)
iD
R3
R2=2k R4=1k Variables cuyo valor hay que calcular: I=1mA -Tensin e Intensidad en el diodo (vD,iD)
A) Suponemos que el diodo est cortado iD= 0 R1 N1 + R2 N0 vD V iD R4 N3 I N2 Y se verifica si se cumple que v D V 0

v D = v N1 v N2 R2 E v N1 = -----------------R1 + R2 v N2 = R 3 I
A) Suponemos que el diodo est cortado iD= 0 vD Y se verifica si se cumple que v D V 0 V R1 + N2 N1 E R2

RD
R3
iD R4
R3
v D = v N1 v N2
R2 E v N1 = -----------------R1 + R 2 v N2 = R 3 I

v D = 2V 1V = 1V v D V = 0, 6V
N0
N3

v D = 2V 1V = 1V v D V = 0, 6V
No se cumple que v D V 0 luego el diodo no est cortado B) Suponemos que el diodo conduce vD = V R1 N1 + R2 N0 vD V iD R4 N3
R2 E - E TH 2 = R 3 I E TH 1 = -----------------R1 + R2 R2 R1 R TH 1 = ------------------ R TH 2 = R 3 + R 4 R1 + R2
No se cumple que v D V 0 luego el diodo no est cortado B) Suponemos que el diodo conduce vD = RD iD + V R1 N1 E R2 + vD V
RD
N2
Y se verifica si se cumple que I D 0 vD RTH1 N1 + V N2 RTH2 R3 ETH1 N0 N3

E TH 1 ( E TH 2 + V ) i D = ------------------------------------------------R TH 1 + R TH 2 2V 1V 0, 4V i D = ---------------------------------------4 --k + 2k 3
N2 I R4 R3
Y se verifica si se cumple que I D 0 vD RTH1 N1+ V N2 RTH2

RD
iD
ETH2
iD
iD
ETH2
ETH1 N3 N0 N3
2V 1V 0, 4V E TH 1 ( E TH 2 + V ) i = ------------------------------------------------------ D i D = ------------------------------------------------4 R TH 1 + R TH 2 + R D -- k + 2 k + 0, 05 k 3 i D = 0, 178 mA 0 vD = 0,409V
N0
R2 E - E E TH 1 = -----------------= R3 I R 1 + R 2 TH 2
i D = 0, 18 mA 0
vD = 0,4V
R2 R1 R TH 1 = ------------------ R TH 2 = R 3 + R 4 R1 + R2
11/35
12/35

Ej: Obtener la curva vo-vi en el circuito de la figura. Resolver el problema cosiderando los modelos circuitales de diodo ideal y linealizado y comparar los resultados. v + D vo + iD R vo vi vi 1) Modelo ideal A) Suponemos que el diodo est cortado iD = 0 vo = 0 vD + Se ha de cumplir que v D 0 iD + R vo
vD = vi vo 0 v o = Ri D

Ej: Obtener la curva vo-vi en el circuito de la figura. (Continuacin) 2) Modelo linealizado +
+ RD
ID
ID V ideal
vD
ideal
+ vo
_
VD
+ RD
_
VD
vi
iD
v o = Ri D
A) Suponemos que el diodo est cortado iD = 0 +

+ RD
vo = 0
vD
Se ha de cumplir que v D V 0 + vo
vD V = ( vi vo ) V 0
vi
Se cumple si v i 0
vi
iD
Se cumple si v i V
v o = vi B) Suponemos que el diodo conduce vD = 0 v + D Se ha de cumplir que i D 0
iD
+ R vo
vi
vi -0 i D = --R
v o = Ri D B) Suponemos que el diodo conduce vD = 0 v D + Se ha de cumplir que i D 0 V

+ RD _
Se cumple si v i 0
vi
iD
+ vo
vi V -0 i D = ---------------R + RD
Se cumple si v i V
- ( v V ) Y se tiene que v o = RiD = ---------------R + RD i R
La caracterstica de transferencia resulta: vo 1 vi
vi
La caracterstica de transferencia resulta: vo <1 vi
vi
t vo
t vo t
Circuito rectificador de media onda

t
Circuito rectificador de media onda

13/35
14/35

Ej: Obtener la curva vo-vi en el circuito de la figura. Resolver el problema cosiderando los modelos circuitales de diodo ideal y tensin umbral. Comparar los resultados. v D + vo + iD R vo vi vi
v o = R iD
CLCULO DEL PUNTO DE TRABAJO: UN ALGORITMO
Circuito
D1 DN
Ejemplo: N=2
1. Identificar el modelo circuital que hay que emplear para analizar el circuito. Si el modelo a utilizar es el de tensin umbral o bien el linealizado, se sustituyen por su equivalente con el diodo ideal, y a partir de aqu todos los diodos del circuito son ideales.
2. Se consideran todas las situaciones posibles, que son M = 2N, si N = 2, M = 4,
Ej: Obtener la curva vo-Ii en el circuito de la figura. Resolver el problema cosiderando los modelos circuitales de diodo ideal y tensin umbral. Comparar los resultados. vD + vo + iD R vo Ii Ii
v o = Ri D
en concreto: i=1: D1 ON D2 ON i=2: D1 ON D2 OFF i=3: D1 OFF D2 ON i=4: D1 OFF D2 OFF inicializo la variable i =0
3. Tomo el caso i = i+1 y sustituyo los diodos por los modelos: Diodo ON -> cortocircuito Diodo OFF-> circuito abierto
4. Para todos los diodos compruebo las condiciones bajo las
Ej: Obtener la curva vo-Ii en el circuito de la figura. Resolver el problema cosiderando los modelos circuitales de diodo ideal y tensin umbral. Comparar los resultados. vD + vo + Ii iD R vo Rs Ii
v o = RiD
cuales los modelos son vlidos, o sea:
ID
_ VD
ID 0
_ VD 0
NO
Se cumplen las condiciones? SI FIN: CALCULO LO QUE QUIERO DEL CIRCUITO
15/35
16/35
CLCULO DEL PUNTO DE TRABAJO: EJEMPLO

Ej: Determinar los valores de la intensidad de corriente en las fuentes de tensin del circuito de la figura. Usar el modelo de tensin umbral para los diodos. D1 D2 E2 E1 R2 R3 E3 E1=3V E2= 1V E3= 4V V = 0,7V R2=2k R3=4k Variables cuyo valor hay que calcular: - Intensidad en E1,E2 y E3 (iE1,iE2,iE3)
CASOS MODELO CONDICIONES DE VALIDEZ

Ej: (Continuacin) Variables cuyo valor hay que calcular: v v - Intensidad en E1,E2 y E3 (iE1,iE2,iE3) + D1 + D2 iE1 iD1 E1 E2 iE2 iD2 R3 R2 E3 iE3 E1=3V E2= 1V E3= 4V R3=4k
V = 0,7V R2=2k
1) Asignamos nombre y referencia a las variables del circuito que se van a emplear en los clculos. Y consideramos todos los casos posibles para el estado de los diodos: v v + D1 + D2 iE1 iD1 E1 E2 iE2 iD2 R3 R2 E3 iE3
B) D1 OFF i D 1 = 0 D2 ON + iE1
vD 2 = V
v D 1 V 0 (a) iD 2 0 (b)
M1: v D 1 = E 1 ( E 2 + R 2 i E 2 ) N1: i D 2 = i E 3 = i E 2 M2: V + R 3 i D 2 + E 3 R 2 i E 2 E 2 = 0
A) D1 OFF D2 OFF B) D1 OFF D2 ON C) D1 ON D2 ON D) D1 ON D2 OFF
iD1 = 0 iD2 = 0 iD1 = 0 vD 2 = V vD 1 = V vD 2 = V vD 1 = V iD2 = 0
vD 1 V 0 vD 2 V 0 vD 1 V 0 iD 2 0 iD 1 0 iD 2 0 iD 1 0 vD 2 V 0
vD1
N1 +
vD2=V
iD1 E2 E1
M1
iE2 iD2 R3 R2
M2 E3
V + R3 iD 2 + E 3 + R2 iD 2 E 2 = 0
iE3
E2 E3 V 1 4 0, 7 -<0 i D 2 = ------------------------------- = -------------------------6k R2 + R3
aunque se pudiera cumplir (a), (b) no se cumple, luego sta tampoco es la situacin real de los diodos
2) Se analizan los diferentes casos sustituyendo el modelo y verificando sus condiciones de validez hasta encontrar la situacin verdadera A) D1 OFF D2 OFF + iE1
iD 1 = 0 iD2 = 0 v D 1 V 0 (a) v D 2 V 0 (b)
N1: i E 2 = 0 M1: v D 1 = E 1 E 2 M2: v D 2 = E 2 E 3
C) D1 ON D2 ON
vD1 = V vD2 = V
i D 1 0 (a) i D 2 0 (b)
N1: i D 1 i D 2 i E 2 = 0 M1:
R 2 i E 2 = E 1 E 2 V
v =V v =V + D1 N1 + D2 iE1 iD1 E1 E2 iE2 iD2 R3 R2

M2 E3
M2: R 3 i D 2 R 2 i E 2 = E 2 E 3 V M1+M2: R 3 i D 2 = E 1 E 3 2 V
vD1 iD1
N1 + E2
vD2
iE2 iD2 R3 R2
M2
v D 1 = 3V 1V = 2V v D 2 = 1V 4V = 3 V
M1
iE3
E1
M1
E3
iE3
v D 1 V = 2V 0, 7V > 0 v D 2 V = 3 V 0, 7V < 0
E 1 E 3 2 V 3 4 1, 4 -<0 i D 2 = ---------------------------------- = -------------------------4k R3
aunque se pudiera cumplir (a), (b) no se cumple, luego sta tampoco es la situacin real de los diodos
aunque se cumple (b), no se cumple (a), luego sta no es la situacin real de los diodos
17/35
18/35

Ej: (Continuacin) Variables cuyo valor hay que calcular: v v - Intensidad en E1,E2 y E3 (iE1,iE2,iE3) + D1 + D2 iE1 iD1 E1 E2 iE2 iD2 R3 R2 E3 iE3 E1=3V E2= 1V E3= 4V R3=4k
CLCULO DE CARACTERSTICA DE TRANSFERENCIA:
D1 DN
Vi
+ Vo _
Vo
Ejemplo: N=2
Para V i quiero Vo
?
Vi
V = 0,7V R2=2k
1. Si los diodos son con tensin umbral o linealizado, los
D) D1 ON D2 OFF + iE1
vD 1 = V iD 2 = 0
i D 1 0 (a) v D 2 V 0 (b)
M2: v D 2 = ( E 2 + R 2 i E 2 ) E 3 N1: M1:
sustituyo por su equivalente con el diodo ideal, y a partir de aqu todos los diodos del circuito son ideales. 2. Se consideran todas las situaciones posibles, que son M = 2N, es decir si N = 2, M = 4, en concreto: i=1: D1 ON D2 ON i=2: D1 ON D2 OFF i=3: D1 OFF D2 ON i=4: D1 OFF D2 OFF inicializo la variable i =0 3. Tomo el caso i = i+1 y sustituyo los diodos por los modelos: Diodo ON -> cortocircuito, Diodo OFF-> circuito abierto 4. Para todos los diodos impongo las condiciones bajo las cuales los modelos son vlidos, o sea:
iD 1 = iE 2 = i E 1 V + E2 + R2 iE2 E 1 = 0 V + E 2 + R 2 iD 1 E 1 = 0 E1 E 2 V i D 1 = ------------------------------R2 3 1 0, 7 i D 1 = -------------------------- = 0, 65mA 2k
vD1=V iD1 E2
vD2
iE2 iD2 R3 R2
M2 E3
E1
M1
iE3
v D 2 = 1V + 2 k 0, 65 mA 4 V = 1, 7V Hemos verificado que cumple tanto (a) como (b), v D 2 V 0
_ V
I0
luego la situacin D) es la situacin real de los diodos, de modo que el punto de operacin de los diodos queda deteminado por los valores v D 1 = 0, 7V v D 2 = 1, 7V i D 1 = 0, 65mA i D 2 = 0
V0
5. De las condiciones sobre I y V obtengo las condiciones sobre Vi :
I0 aV b i V0
Vo
a b
3) A partir de estos datos se obtiene los valores requeridos en el enunciado

De N1:
6. Calculo Vo
i D 1 = i E 2 = iE 1
i E 1 = 0, 65mA i E 2 = 0, 65mA iE 3 = 0
NO
Vi
SI
i = M?
Vo
a b
Del circuito: i D 2 = i E 3
Vi
Ejercicio: Encuentra el valor mnimo de tensin de la fuente E1 y la potencia que ha de suministrar para que ambos diodos conduzcan el este circuito.
19/35
20/35
CLCULO DE CARACTERSTICA DE TRANSFERENCIA: EJEMPLO Ej: Determinar la caracterstica de transferencia vo-vi para el circuito de la figura. Usar el modelo de tensin umbral para los diodos. v v + D1 + D2 CONDICIONES vi iD1 E2 iE2 iD2 R3 R2 E3 + vo
CASOS MODELO DE VALIDEZ
CLCULO DE CARACTERSTICA DE TRANSFERENCIA: EJEMPLO Ej: (Continuacin) v + D1 vi iD1 E2 + vD2 + vo E3 vo(V)

4 2 A) 2 4 6
iE2 iD2 R3 R2
A) D1 OFF D2 OFF B) D1 OFF D2 ON C) D1 ON D2 ON D) D1 ON
iD1 = 0 iD2 = 0 iD1 = 0 vD 2 = V vD 1 = V vD 2 = V vD 1 = V iD2 = 0
vD 1 V 0 vD 2 V 0 vD 1 V 0 iD 2 0 iD 1 0 iD 2 0 iD 1 0 vD 2 V 0
vi(V)
E2= 1V E3= 4V V = 0,7V R2=2k R3=4k Hay que obtener la grfica vo-vi vo vi
E2= 1V E3= 4V V = 0,7V R2=2k R3=4k B) D1 OFF i D 1 = 0 D2 ON v D 2 = V + vi vD1 iD1 N1 + E2

v D 1 V 0 (a) i D 2 0 (b)
1,7
M1: v D 1 = v i ( E 2 + R 2 i E 2 ) N1: i D 2 = i E 2 M2: V + R 3 i E 3 + E 3 R 2 i E 2 E 2 = 0
vD2= V + vo
M2
D2 OFF
iE2 iD2 R3 R2 E3
V + R3 iD 2 + E 3 + R2 iD 2 E 2 = 0 E2 E3 V 1 4 0, 7 -<0 - = -------------------------i D 2 = ------------------------------6k R2 + R3
3) Se analizan los diferentes casos sustituyendo el modelo y se busca la condicin que ha de cumplir vi para que se cumplan las condiciones de validez del modelo. Se obtiene la expresin de vo en funcin de vi. Se repite el anlisis para todos los casos posibles. A) D1 OFF D2 OFF + vi
iD 1 = 0 iD2 = 0 v D 1 V 0 (a) v D 2 V 0 (b)
N1: i E 2 = 0 M1: v D 1 = v i E 2 M2: v D 2 = E 2 E 3
M1
Aunque se pudiera imponer una condicin a vi para cumplir (a), (b) no se cumplir nunca, luego situacin no se dar y por tanto no le corresponder ningn tramo de la caracterstica de transferencia.
C) D1 ON D2 ON + vi
vD1 = V vD2 = V
i D 1 0 (a) i D 2 0 (b)
N1: i D 1 i D 2 i E 2 = 0 M1:
R 2 iE 2 = vi E 2 V
vD1
N1 +
vD2
+ vo
vo = E 3
iD1 E2
M1
iE2 iD2 R3 R2
M2
v D 1 = v i 1V v D 2 = 1V 4V = 3 V
vD1= V + vD2= V N1 iD1 E2 iE2 iD2 R3 R2

M2
M2: R 3 i D 2 R 2 i E 2 = E 2 E 3 V
+ vo
M1+M2:
R 3 i D 2 = v i E 3 2 V
E3
(a): v D 1 V = v i 1V 0, 7V 0 (b): v D 2 V = 3 V 0, 7V < 0
M1
E3
vo(V)
(b) Se cumple siempre; (a) Se cumple si v i 1, 7V En sta situacin v o = 4V
4 2 A) 2 4 6
vi E 3 2 V -0 (b) i D 2 = ------------------------------R3 v i E 3 + 2 V = 5, 4V v i 2, 93V
( R2 + R3 ) v R2 E 3 R3 E 2 ( 2 R2 + R3 ) V i (a) i D 1 = ----------------------------------------------------------------------------------------------------------->0 R2 R3
vi(V)
1,7 Dispositivos Electrnicos
para que (a) y (b) se cumplan simultneamente v i 5, 4V y se tiene que v o = R 3 i D 2 + E 3 = v i 2 V

21/35
22/35
CLCULO DE CARACTERSTICA DE TRANSFERENCIA: EJEMPLO Ej: (Continuacin) v + D1 vi iD1 E2 + vD2 + vo E3 vo(V)

4 2 A) 2 4 6
v o
CLCULO DE CARACTERSTICA DE TRANSFERENCIA: EJEMPLO Ej: Determinar la caracterstica de transferencia vo-vi para el circuito de la figura. Usar el modelo ideal para los diodos.
+ vD
iE2 iD2 R3 R2
C)
= v 2V i
CASOS
MODELO
CONDICIONES DE VALIDEZ
vD +
i D1
iD
vi(V)
5,4
vi
vo
R
4
A) D1 ON D2 OFF D3 ON D4 OFF B) D1 OFF D2 ON D3 OFF D2 ON
vD 1 = 0 iD 2 = 0 vD 3 = 0 iD 4 = 0 iD 1 = 0 vD2 = 0 iD 3 = 0 vD4 = 0
iD1 0 vD2 0 iD3 0 vD4 0 vD1 0 iD2 0 vD3 0 iD4 0
D) D1 ON
vD 1 = V
i D 1 0 (a) v D 2 V 0 (b)
M2: v D 2 = ( E 2 + R 2 i E 2 ) E 3 N1: i D 1 = i E 2 M1:
D2 OFF i D 2 = 0
V + E 2 + R2 iE 2 v i = 0 V + E 2 + R2 i D 1 vi = 0
Hay que obtener la grfica vo-vi vo vi
v v = V + D1 N1 + D2 vi iD1 E2 iE2 iD2 R3 R2

M2
+ vo
vi E 2 V -0 (a) i D 1 = ---------------------------R2 v i 1 + 0, 7 = 1, 7V (b) vD 2 V = v i E 3 2 V 0 v i E 3 + 2 V = 5, 4V
vD
E2= 1V E3= 4V V = 0,7V R2=2k R3=4k
1,7
i D3
iD
4
M1
E3
A) D1 ON D2 OFF D3 ON D4 OFF
i
D + v
vD1 = 0 iD2 = 0 vD3 = 0 iD4 = 0
iD 1 0 vD 2 0 iD 3 0 vD 4 0
(a) (b) (c) (d) i = iD 1 = i D 3 M: v i = v o = Ri vi -0 (a): i D 1 = i = --R (b): v D 2 = v o = v i 0 vi -0 (c): i D 3 = i = --R (d): v D 4 = v o = v i 0 vi 0 vi 0 vi 0 vi 0
v D 2 = ( E 2 + R 2 iE 2 ) E 3 = vi E 3 V
vD +
+ vD
Tanto (a) como (b) se cumplen en el intervalo
1, 7V v i 5, 4V
i D1
iD
y se tiene que v o = E 3 = 4V
D + v
iD
luego el caso D) es la situacin en dicho intervalo
vi
R vo
4
i D3
vo(V)
4 2 A) 2 D) 4 6
v o
vD
As defintivamnete la caracterstica resulta:
(a),(b),(c) y (d) Se cumplen si v i 0 En sta situacin v o = v i
C)
= v 2V i
vo(V)
4 2 -6 -4 -2 A)
vi(V)
5,4
vi(V)
2 4 6 Dep-Leg. N MA-686-203
1,7 Dispositivos Electrnicos
23/35
24/35
CLCULO DE CARACTERSTICA DE TRANSFERENCIA: EJEMPLO Ej: Determinar la caracterstica de transferencia vo-vi para el circuito de la figura. Usar el modelo ideal para los diodos. (Continuacin)
vD +
LGICA CON DIODOS

VDD VA VB DB VO VO DA
+ vD
vo(V)
4 2 A)
i D1
iD
vi
vo
R
iD
4
-6 -4 -2
vi(V)
2 4 6
VA VB
DA DB
i D3
vD
B) D1 OFF D2 ON D3 OFF D2 ON
+ vD
D + v
iD 1 = 0 vD2 = 0 iD 3 = 0 vD4 = 0
vD1 0 iD 2 0 vD3 0 iD 4 0
(a) (b) (c) (d) i = iD 2 = iD 4 M: v i = v o = Ri (a): v D 1 = v o = v i 0 vi (b): i = i = ---0 D2 R (c): v D 3 = v o = v i 0 vi -0 (d): i D 4 = i = --R vi 0 vi 0 vi 0 vi 0
A B
A O B
PUERTA OR
PUERTA AND NIVELES LGICOS

(CON DIODOS IDEALES)
NIVELES LGICOS
(CON DIODOS IDEALES)
VA(V) VB(V) VO(V) 0 0 VDD VDD 0 VDD 0 VDD 0 0 0 VDD
VA(V) VB(V) VO(V) 0 0 VDD VDD 0 VDD 0 VDD 0 VDD VDD VDD
vD +
i D1
iD
vi
R vo
iD
4
(a),(b),(c) y (d) Se cumplen si v i 0 En sta situacin v o = v i
i D3
vD
As defintivamnete la caracterstica resulta:
-6 -4 -2
Circuito rectificador de onda completa

D + v
vo(V)
4 2
TABLA DE VERDAD
TABLA DE VERDAD
vi
A 0 0
B 0 1 0 1
O 0 0 0 1
A 0 0 1 1
B 0 1 0 1
O 0 1 1 1
t
A)
1 1
vi(V)
2 4 6
vo t
LGICA CON DIODOS

NIVELES LGICOS (DIODOS TENSION UMBRAL (V)) VDD
A B O
25/35
26/35
CALIDAD DE LA LGICA CON DIODOS

VDD VDD DA DB
V
VA(V) VB(V) VO(V) VA VB DA DB VO R 0 0 VDD VDD VDD R VDD VO R VDD VO V V DD V - 0 v DA = V V DD 0 i DA = ---------------------R V DD V -0 v DB = V V DD 0 i DB = ---------------------R vo = V vo = V v DA V 0 v DB V 0 v o = V DD
VDD
0
0 VDD 0 VDD
V V V VDD VDD R
PUERTA AND
V DD V
Vo
V DD
Vo
Vin
Vo
(0,0) V
DD V
Vin
(0,0)
VDD V R VO V i DA = i DB 0 V DD V 1 - ---------------------i DA = -R 2 vo = V
VDD V
"REAL"
Margen de ruido nulo
IDEAL
V DD -----------2
Vin
0 0
0
VDD
VDD
VO
1 0
VDD
Debe dar 0
VDD
VDD VDD
VDD
Vo
VDD
VDD
VDD
CARACTERSTICA DE TRANSFERENCIA (DIODOS TENSION UMBRAL (V)) VDD DA DB Vin

V
A) DB ON V o = v in + V V DD ( v in + V ) -0 i DB = ----------------------------------------R v in V DD V V DD
N
V V V
Vo
V o = N V
VDD
B) V (0,0) A)
Cuanto ms grande es N, ms grande es la salida, en lugar de un "cero" me da un "uno" !!! No se regeneran los niveles
Vin
Vo
B) DB OFF V o = V DD v DB V = V DD v in V 0 v in V DD V
V DD V
27/35
28/35
OTROS TIPOS DE DIODOS DIODO ZENER
TEMA 4: BREVE EXPLICACIN DE LAS TRANSPARENCIAS Transparencia 1: ndice Transparencia 2: Material de tipo p
p n
ID -VZ
0,0
ID
Modelo matemtico Si
VZ V D ID = I e
VD V T
Al objeto de simplificar los dibujos, en lugar de la representacin del cristal de tipo p que vimos en el tema anterior y que se reproduce en la parte de arriba de la transparencia, vamos a utilizar la de la parte de abajo de la transparencia, en la que se ven un conjunto de puntos gruesos con carga negativa (que no se mueven), y un conjunto de huecos (que s se mueven). Para entender la relacin entre este nuevo dibujo y el anterior, sobre todo la aparicin de las cargas fijas, basta volver al dibujo
_
VD
-I0
VD Si
kT V T = ----q
ID 0
VD = VZ
de arriba y ver el detalle de una de estas cargas negativas o "puntos gruesos". En realidad, son las impurezas aceptoras que habamos introducido para aumentar el nmero de huecos, que al aceptar un electrn libre han quedado cargadas negativamente.
Modelo circuital
Modelo con tensin umbral

ID 0
fuente indep. de tensin
ID
-VZ
0,0
ID 0
fuente indep. de tensin VD = V
Transparencia 3: Material de tipo n

Igual que en la transparencia anterior, para el material de tipo n utilizaremos el dibujo de la parte de abajo de la transparencia. Hay una serie de cargas fijas (no se mueven) positivas, y muchos electrones libres. Para entender el origen de las cargas positivas fijas, basta irse a la representacin anterior en la parte de arriba de la transparencia, y notar que las impurezas donadoras quedan cargadas positivamente cuando donan el electrn "sobrante" para as aumentar el nmero de electrones libres.
VD
= V Z VZ
VD
circuito abierto V ID = 0
VD
ID
DIODO EMISOR DE LUZ (LED)
Transparencia 4: Unin pn en equilibrio

En esta transparencia se empieza a hablar de la unin pn, que es lo que da lugar a un diodo. Vamos a suponer que pudiramos coger dos trozos de material semiconductor, uno de tipo p y otro de tipo n, y que los unimos tal como se ilustra en la parte de arriba de la transparencia. Dado que en la parte de la izquierda hay muchos huecos y en la parte de la derecha hay muchos electrones libres, la tendencia natural es que los huecos tiendan a ocupar tambin la parte de la derecha y los electrones la parte de la izquierda, es decir se origina una corriente de difusin. Este proceso continuara y dara lugar a un cristal uniforme en concentracin de huecos y electrones, si no fuera porque hay un "efecto secundario" que cancela la corriente de difusin. Este "efecto secundario" es una corriente de arrastre que aparece en sentido contrario a la corriente de difusin. Para entender el origen de esta corriente
_
VD
Emiten luz cuando se polarizan en directo Polarizado en inverso se comporta como diodo normal Tensin Umbral algo superior a diodo normal
FOTODIODO
ID
_
VD
Polarizado en inverso, al iluminar la union aumenta la corriente inversa de saturacin en proporcin a la luz incidente.
ID VD
+
VD
ID
de arrastre recordamos el proceso de recombinacin (tema 3, transparencia 3), y
29/35
30/35
observamos que cada vez que un electrn libre "se encuentra" con un hueco lo ocupa, y desaparecen tanto el electrn libre (deja de ser libre) como el hueco. Este proceso hace que en las inmediaciones de la frontera entre la parte p y la n haya muy pocos portadores de corriente, y queda una zona en la que slo estn las cargas fijas, positivas a la derecha y negativas a la izquierda. Esta situacin hace que aparezca un campo elctrico interno hacia la izquierda (orientado desde las cargas fijas positivas a las negativas.) Este campo es el responsable de que haya movimiento de huecos hacia la izquierda y de electrones hacia la derecha, justo al contrario que el movimiento originado por difusin. En resumen, llega un momento en el que se alcanza un equilibrio entre la corriente originada por difusin y la de arrastre, originada por el campo elctrico interno.
electrones hacia la izquierda, es decir se favorece la corriente de difusin frente a la de arrastre. Como los huecos que deben moverse netamente de izquierda a derecha son mayora en la zona de la izquierda, que es material p, habr una gran cantidad de huecos movindose hacia la derecha. De igual forma, habr una gran cantidad de electrones movindose hacia la izquierda. En otras palabras, la corriente est formada por portadores mayoritarios, que son muchos, y por tanto es grande.
Transparencia 7: Curva caracterstica y modelos de diodo como elemento de circuito

La unin pn dotada de contactos para poder colocarla en un circuito es un diodo. Su comportamiento se resume en su curva caracterstica de corriente I frente a tensin V que se muestra en la parte de arriba de la transparencia. Puedes comprobar que la corriente es muy pequea en el eje negativo de V, es decir con polarizacin inversa (como hemos visto en la transparencia 5), y crece mucho en el eje positivo de V, es decir con polarizacin directa (como hemos visto en la transparencia 6). Esta curva obedece a la ecuacin de la transparencia, donde I0 es la corriente inversa de saturacin, VT es la tensin trmica, k es la constante de Boltzmann y q la carga del electrn (sin signo). Para poder trabajar "a mano" con los circuitos con diodos, necesitamos reproducir el comportamiento de la grfica de arriba de la transparencia con elementos que conocemos y repasamos en el tema 1, es decir necesitamos modelar el diodo. Este modelado puede ser ms o menos preciso, segn se parezca ms o menos el resultado al que aparece reflejado en la curva de arriba. En la transparencia se muestran tres modelos: ideal, con tensin umbral y linealizado. En el modelo ideal se simplifica al mximo el comportamiento del diodo, y se utiliza la caracterstica I frente a V de la transparencia. Observa que la grfica (tema 1, transparencia 1) es la misma que la de un cortocircuito en la parte positiva del eje I, es decir para I D 0 , y coincide con la de un circuito abierto en la parte negativa del eje V, es decir para V D 0 . El modelo con tensin umbral desplaza un poco la curva del modelo hacia la derecha, para que se parezca ms a la "real" de arriba de la transparencia. El resultado se puede modelar con una fuente independiente de tensin para I D 0 , y como un circuito abierto para V D 0 , aunque tambin se puede modelar con una fuente de tensin en serie con un diodo ideal, tal y como se muestra a la derecha. Por ltimo, un paso ms en el sentido de acercarnos al comportamiento real es el modelo linealizado que consiste en modelar el diodo como aparece en la parte de abajo de la transparencia, donde el diodo se comporta como una resistencia en serie con una fuente independiente de tensin cuando
Transparencia 5: Unin pn polarizada en inversa

Vamos a ver qu pasa si colocamos la unin en equilibrio de la transparencia anterior en un campo elctrico creado externamente, con una fuente independiente de tensin. Si la fuente la colocamos de manera que la cada de tensin est entre la parte n y la parte p, como en la transparencia, el campo resultante va hacia la izquierda, y por tanto se suma al campo elctrico interno. Esto origina un desequilibrio entre las corrientes de arrastre y difusin, en concreto favorece la corriente de arrastre, que es la debida al campo elctrico. En resumidas cuentas, el desequilibrio originado por el campo externo obliga a un movimiento neto de huecos hacia la izquierda y electrones hacia la derecha. Sin embargo, los electrones y huecos que se pueden mover son muy escasos en las zonas de origen, por ejemplo en la zona p hay muy pocos electrones que puedan viajar hacia la derecha. Se dice que la corriente est formada por portadores minoritarios, porque son minora en sus zonas de origen, y como son pocos la corriente es pequea. Estos pocos portadores minoritarios, por ejemplo los electrones en la zona p, no se originan por introduccin de impurezas, sino por el proceso de generacin (tema 3, transparencia3) de pares electrn-hueco, que es tanto ms intenso cuanto mayor sea la temperatura (se da ms energa), por eso esta corriente depende de la temperatura.
Transparencia 6: Unin pn polarizada en directa

Supongamos que ahora le doy la vuelta a la fuente independiente externa, de forma que la cada de tensin se produce desde la parte p a la n. En estas condiciones, el campo externo se orienta hacia la derecha, y por tanto se contrapone al interno. Esto origina un desequilibrio que favorece el paso de huecos hacia la derecha y de
31/35
32/35
I D 0 y como un circuito abierto si V D 0 , o bien como una fuente independiente de tensin en serie con una resistencia y un diodo ideal, como se muestra a la derecha. Al valor V en esta transparencia se le llama tensin umbral.
supuesto, y debemos suponer otra, hasta encontrar la correcta. En esta transparencia se sugiere un procedimiento ordenado en el que se contemplan todos los casos posibles, y se comprueban uno a uno hasta dar con el correcto. A medida que se adquiera experiencia en el anlisis de este tipo de circuitos, la intuicin que desarrolle el alumno le podr permitir descartar a priori algunos de los casos tericamente posibles, y empezar analizando tan solo los caso ms probables.
Transparencia 8: Diodo como elemento de circuito: Ejemplos

En esta transparencia y las siguientes se presentan un ejemplo de anlisis de circuitos con diodos. Calculo de punto de operacin
Transparencia 15: Clculo del punto de trabajo: Ejemplo

En esta transparencia y las siguientes se presentan un ejemplo de anlisis de circuitos con diodos, empleando el algoritmo descrito en la transparencia 14. Calculo de punto de operacin.

Continuacin transparencia 8



En esta transparencia y las siguientes se presentan un ejemplo de anlisis de circuitos con diodos. Calculo de la caracterstica de transferencia. Rectificador de media onda.


Transparencia 18: Clculo de la caracterstica de transferencia

En esta transparencia se muestra una procedimiento para resolver otro tipo de ejercicio de circuitos con diodos, que es muy interesante si se quiere saber la caracterstica de transferencia de una puerta lgica con diodos (tema 2). Se trata de calcular alguna variable elctrica, por ejemplo la Vo de la transparencia, para cada posible valor de otra variable elctrica, por ejemplo Vi en la transparencia. El procedimiento se parece al de la transparencia anterior, salvo que ahora supongo que los diodos estn en una situacin, impongo las condiciones de esa situacin, I D 0 para ON y V D 0 para OFF, y de las inecuaciones que obtengo despejo los valores de Vi para los cuales la situacin de los diodos es la supuesta. A continuacin calculo Vo en esa situacin. Al final tengo una grfica de Vo frente a Vi en la que habr en general M zonas (4 zonas si tenemos 2 diodos). Puede que la salida Vo sea la misma en varias zonas, o que haya situaciones de los diodos imposibles, cosa que se detecta porque las condiciones no se cumplen para ningn valor de Vi.

En esta transparencia se proponen algunos ejercicios
Transparencia 14: Clculo del punto de trabajo; un algoritmo

En esta transparencia se da un mtodo para resolver problemas con diodos. Para empezar, si tenemos diodos con tensin umbral o linealizados los sustituimos por sus equivalentes con un diodo ideal, que se muestran en la transparencia 7. Suponemos a continuacin que los diodos estn de una determinado estado (ON o cortocircuito u OFF o circuito abierto), y luego comprobamos que esta suposicin es coherente calculando la intensidad a travs de los diodos en ON y la cada de tensin si los diodos estn en OFF. Como vimos en la transparencia 7, debe cumplirse que I D 0 para los diodos en ON y V D 0 para los diodos en OFF (con las referencias de signo de la transparencia 7). Si no es as, los diodos no estn en la situacin que hemos
33/35
34/35
Transparencia 19: Clculo de la caracterstica de transferencia: Ejemplo

En esta transparencia y las siguientes se presentan un ejemplo de anlisis de circuitos con diodos, empleando el algoritmo descrito en la transparencia 18. Calculo de la caracterstica de transferencia.
Transparencia 26: Calidad de la lgica con diodos

A partir de la caracterstica de transferencia de la puerta AND obtenida en la transparencia anterior, grfica del centro de la parte de arriba de la transparencia, y teniendo en cuenta que el comportamiento ideal es que se muestra a la derecha de esta grfica, podemos ver que el resultado es pobre. Para empezar, notamos que el margen de ruido del cero es nulo. Adems, esta forma de la caracterstica tiene una consecuencia an ms grave, y que se muestra en la parte de abajo de la transparencia. Esta consecuencia es que el encadenamiento de varias puertas puede dar lugar a un valor lgico incorrecto. Dicho de otra forma, los niveles lgicos no se regeneran (transparencia 12 del tema 2). An as, la lgica con diodos se puede utilizar si aadimos algunos elementos, como veremos en el tema que sigue.

Continuacin transparencia 19.

Transparencia 27: Otros Tipos de Diodos: Diodo Zener, Diodo LED y Fotodiodo
El diodo Zener es un dispositivo electrnico formado por una unin p-n, diseada para conducir polarizada en inversa. Aprovecha el fenmeno denominado ruptura Zener. Para un diodo normal esta situacin provoca la ruptura de la unin p-n, produciendo un fenmeno denominado ruptura en el que se produce una reaccin en avalancha en la que a partir de la ruptura de algunos de los enlaces covalentes del cristal semiconductor, consecuencia de la aplicacin del campo elctrico externo intenso, se produce una generacin de gran cantidad de portadores libres, que provocan a su vez la ruptura de nuevos enlaces covalente y aumento de portadores por generacin de pares electrn-hueco, todo ello como reaccin en cadena. Este fenmeno, perjudicial en un diodo normal, es aprovechado en el diodo Zener. En estas condiciones, el diodo es capaz de fijar la tensin en sus terminales a un valor VZ denominado tensin Zener cuando la tensin VD en sus terminales supera dicho valor y conducir en inversa una corriente importante. En la transparencia se considera el modelo de circuito ms habitual para este diodo, que parte del modelo de tensin umbral para el diodo normal, y que distingue dos zonas diferentes en la zona de polarizacin inversa. El diodo emisor de luz (LED) es un dispositivo basado en una unin pn, fabricado con un compuesto semiconductor denominado Arseniuro de Galio (AsGa) y se caracteriza por que es capaz de emitir fotones de luz visible o infrarroja cuando conduce en polarizacin directa. La intensidad de la radiacin luminosa es proporcional a la intensidad de corriente elctrica, aunque suele presentar un valor de tensin umbral superior al diodo normal. Polarizado en inversa se comporta tambien

En esta transparencia y las siguientes se presentan un ejemplo de anlisis de circuitos con diodos, empleando el algoritmo descrito en la transparencia 18. Calculo de la caracterstica de transferencia. Rectificador de onda completa.

Transparencia 24: Lgica con diodos. Diodos Ieales

Aqu se muestran dos puertas lgicas, una AND y otra OR hechas con diodos. Si suponemos que VDD es el valor del 1 lgico y 0V es el valor del 0 lgico, se puede comprobar que los circuitos de la figura realizan las operaciones lgicas.
Transparencia 25: Lgica con diodos. Diodos Tensin Umbral.

Aqu se analiza el caso de la puerta lgica AND hechas con diodos, empleando el modelo de tensin umbral. Se calculan los niveles lgicos y la caracterstica de transferencia.
35/35
como un diodo normal. El fotodiodo, es un dispositivo electrnico basado en la unin p-n, y que aprovecha el siguiente fenmeno. Cuando una unin p-n polarizada en inversa se ilumina, se observa un incremento en el valor de la corriente inversa de saturacin Io, Este aumento es proporcional a la intensidad de la luz incidente, y es consecuencia de la ruptura de enlaces covalentes y por tanto de la generacin de parejas electrn hueco, que tiene lugar por la absorcin de fotones, y por tanto de su energa, por parte de los electrones que forman parte de dichos enlaces.
1/4
2/4 2.- Determinar la tensin de salida vo, en los circuitos de la Figura 2. Considerar el modelo ideal para los diodos. Justificar la respuesta verificando el estado de los diodos.
R1 D1 R2 D2 R3 D1 D2
Tema 4: Cuestiones y Problemas Cuestiones

1.- Explica brevemente los fenmenos que caracterizan a la unin P-N en equilibrio, en polarizacin directa y en polarizacin inversa. 2.- Cul es el hecho fundamental que explica la gran diferencia entre el valor de la intensidad que circula por un diodo de unin P-N en polarizacin directa y en polarizacin inversa. 3.- Cal es la corriente predominante en una unin P-N polarizada en directo. 4.- Explica brevemente los tres modelos de diodo como elemento de circuito: ideal, tensin umbral y linealizado. 5.- Qu es un diodo LED? Y un fotodiodo? Cules son sus principales caractersticas.
+
I
R4
V2 V
R1
+
R2
vo
V1
vo
(b)
(a)
D1 y D2 ideales I = 1mA V = 6 volt. R1 = 3K R2 = R3 = 1K R4 = 2K
D1 y D2 ideales V = 4volt. V1 = 9 volt. R2 = 6K V2 = 3volt. R1 = 12K
Figura 2 3.- En los circuitos de la Figura 2, sustituir la fuente de tensin constante V, por una fuente variable vi, y determinar la curva de transferencia entrada-salida, vo frente a vi. Considerar un modelo ideal para los diodos. Justificar la respuesta verificando el estado de los diodos en cada caso. 4.- Repetir el problema 2 considerando para los diodos un modelo con tensin umbral, con un
6.- Qu es un diodo Zener. Cules son sus principales caractersticas.
valor V = 0,7V. 5.- Repetir el problema 3 considerando para los diodos un modelo con tensin umbral, con un
Problemas
1.- Determinar Vo y ID para los circuitos de las Figuras 1(a),1(b),1(c) y 1(d). Suponer diodos con tensin umbral V = 0.7V. Justificar la respuesta verificando el estado de los diodos. R=10k R=10k ID E1=12V E2=8V + Vo _ E1=8V E2=12V (b) 12V ID (c) Figura 1 Vo R=5.6k (d) 12V ID Vo R=5.6k ID + _Vo
valor V = 0,7V. 6.-Determinar Vo en la puerta de la Figura 3a si ambas entradas son 0V. 7.-Determinar Vo en la puerta de la Figura 3a si ambas entradas son 10V. 8.-Determinar Vo en la puerta de la Figura 3b si ambas entradas son 0V. 9.-Determinar Vo en la puerta de la Figura 3b si ambas entradas son 10V. A B Vo A B R=1k (b) (suponer todos los diodos con tensin umbral V=0.7V y justificar la respuesta verificando el estado de los diodos) DA DB Vo
(a)
DA DB
R=1k E=10V
(a)
Figura 3
3/4 10.-Para las puertas lgicas OR y AND de las Figuras 4(a) y (b) respectivamente calcular la caracterstica de transferencia, Vo frente a Vin. Considerar todos los diodos con tensin umbral V=0.7V y que V DD V in 0 V . Determinar sus niveles lgicos y sus correspondientes mrgenes de ruido. A Vin B DA DB (a) Figura 4 11.-Supn que el terminal de salida de la puerta AND se conecta a la entrada de una puerta OR como se muestra en la Figura 5(a). La segunda entrada de la puerta OR est a 0V. Considera diodos ideales, V=4V, y R=1k. Muestra que si A=B=4V para la puerta AND, la tensin de salida Vo no es 4V, como sera si los circuitos no estuvieran conectados. Cul es la razn?. 12.-Supn que el terminal de salida de la puerta OR se conecta a la entrada de una puerta AND como se muestra en la Figura 5(b). La segunda entrada de la puerta AND es 4V. Toma diodos ideales, V=4V, y R=1k. Muestra que si A=B=0V para la puerta OR, la tensin de salida Vo no es 0V, como sera si los circuitos no estuvieran conectados. Cul es la razn?. V R=1k Vo 4V V R=1k
-2.3V -3V
4/4 referencias que tiene que fijar la persona que resuelve el problema. Una solucin completa ha de incluir los signos (y as se exige en los exmenes) con sus referencias asociadas. 1.- a) ID=1.93mA, Vo=-7.3V; b) ID=0mA, Vo=-20V; c) ID=1.9mA, Vo=10.6V; d)
+ Vo R _
VDD Vin (b)
DB + V _o
R VDD
ID=0A, Vo=0V. 2.- a) Vo=3V; b) Vo=1V. 3.(a) vo

vin ------ + 1 3
A DA
(b) vo
2V
v in 3
vin
3V
5V
vin
4.- a) Vo=2.77V; b) Vo=1V. 5.(a) vo

v in ------ + 0, 76 3
(b) vo
1.77V
v in 3
vin
3V
4.77V
vin
6.- Vo=0V. 7.- Vo=9.3V. 8.- Vo=0.7V. 9.- Vo=10V. 10.(a)
Vo A (a) Figura 5 B R=1k A (b) B R=1k
vo VDD - V
(b) vo
VDD
V V VDD
vin
VDD - V
vin
Soluciones: NOTA: Estas soluciones se dan con el propsito de que el alumno pueda comprobar sus prpios resultados, y son suficientes para que verifique por si mismo que cada problema se ha resuelto correctamente. As, en muchos casos aqu slo se proporcionan los valores de las variables que permiten calcular las dems incgnitas que pide el problema. Salvo en aquellas situaciones en las que la referencia se indica en el enunciado del problema,dDichas soluciones se han dado sin signos, en valor absoluto. Esto es debido a que los signos estn ligados a
11.- Vo=2V. 12.- Vo=2V.
1/26
2/26
TEMA 5: EL TRANSISTOR BIPOLAR

p
ESTRUCTURA FSICA
n p E Emisor Colector B C Base C B E
5.1. Estructura fsica. 5.2. Regiones de operacin.

5.2.1. Regin activa directa. 5.2.2. Regin de saturacin. 5.2.3. Regin de corte. 5.2.4. Regin activa inversa.
5.3. El transistor bipolar como elemento de circuito:

5.3.1. Variables de Circuito y configuraciones bsicas: emisor comn, base comn y colector comn. 5.3.2. Configuracin emisor comn: Curvas caractersticas: condiciones en las regiones de trabajo. Modelos bsicos. 5.3.3. Circuitos con transistores: Clculo del punto de trabajo. 5.5.4. Circuitos con transistores: Clculo de la caracterstica de transferencia. Emisor
n C Colector B E
5.4. Familias lgicas bipolares.

5.4.1. Familia RTL. 5.4.2. Familia DTL. 5.4.3. Familia TTL.
Base
EL REA DE CONTACTO BASE-EMISOR ES MENOR QUE EL REA DE CONTACTO BASE-COLECTOR:
EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR
LA BASE ES ESTRECHA: MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIN
EL EMISOR EST MS DOPADO QUE EL COLECTOR Y LA BASE: ES EL QUE INYECTA PORTADORES
3/26
REGIN ACTIVA
4/26
REGIONES DE OPERACIN
directamente polarizada
n p n VBC B VBE E IE C
NO
inversamente polarizada
Emisor
Colector
Emisor E
Colector
IC
Base VBE VBC Base IB
BE INVERSA BC DIRECTA
INVERSA
VBC
BE DIRECTA BC DIRECTA
VBE > 0
VBC < 0 Recombinacin
SATURACIN EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIN (VTBE,VTBC) VBE
IC = I E , IB e IE e
IE V BE V T V BE V T
CORTE
ACTIVA
BE INVERSA BC INVERSA
BE DIRECTA BC INVERSA
IE I B
I C IB
IC = IB
IC IB
IE
IC = IB
IC
IC + IB = I E
VBE
IB
EL EMISOR EST MUCHO MS DOPADO QUE LA BASE: IE ES MUCHO MS GRANDE QUE IB , ES DECIR ES GRANDE Dispositivos Electrnicos Dep-Leg. N MA-686-203 Dispositivos Electrnicos Dep-Leg. N MA-686-203
5/26
6/26
REGIN DE SATURACIN
directamente polarizada directamente polarizada
n Emisor p n B Colector VCE E VBE Base VBC VBE B C E VBE VBC C
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

TRANSISTOR PNP TRANSISTOR NPN
C
VEB
VE + IE
VCB
+
IB
VC + IC
_
B
IB
_
VEC
B
VCE
VB
+ _
C
vB
VBC
IC _ VC
VBE
_
E
IE _ VE
REGIN DE CORTE
inversamente polarizada inversamente polarizada
n Emisor p n Colector E C
Elemento de tres terminales: seis variables de circuito IB , IC , IE VB , VC , VE o bien VBC , VEC , VEB (PNP) VBE , VCE , VCB (NPN)
slo cuatro variables son independientes:

LKI: IB + IC + IE = 0 LKV: VB + VC + VE = 0 LKV: VBC - VEC + VEB = 0 (PNP) LKV: VBE - VCE + VCB = 0 (NPN)
B VBE Base VBC
Tres configuraciones: EMISOR COMN IC BASE COMN COLECTOR COMN IE IE IC

E B C
REGIN ACTIVA INVERSA

inversamente polarizada
n Emisor p
directamente polarizada
n Colector IE
Inv IB IB inv
IC
IB
C B E
+
VCE
IB
E B C
+
VEC
VBC Base IB VBC
+ VBE _
+ VEB _
+ _VCB
+ VBC _
VBE
TRANSISTOR BIPOLAR EN EMISOR COMN

CURVAS CARACTERSTICAS CONDICIONES EN LAS REGIONES DE TRABAJO
IC IB VBE C
VBC INVERSA SATURACIN (VTBE,VTBC) CORTE ACTIVA
7/26
8/26
TABLA RESUMEN DE MODELOS Y CONDICIONES

NPN C PNP E B E REGIN DE CORTE C B si V BE V BEon E REGIN ACTIVA B E si V EB V EBon C C
+
VCE
+ _
B E
VBE
IB frente a VBE NO CORTE

IB VCE = 1V IB
IB 0
V BE V BEon
C IB B VBEact IB E
si I B 0 y V CE V CEsat
VEBact IB B
E IB C
CORTE
si
IB 0
y V EC V ECsat
VBEon
VBE
VBEon
VBE IC C IB B VBEsatE VCEsat
REGIN DE SATURACIN VEBsat IB E B IC REGIN ACTIVA INVERSA VBCactinv C invIB E si I B 0 y V EC V ECsat IB VCBactinv B E invIB C B si I B 0 y V CE V CEsatinv VECsat C si I B 0 y IB I C
IC frente a VCE para distintos valores de IB

IC (mA) 0.4 0.3 IB (mA) 0.2 0.1 0.0 VCEsat 0.2V VCE
si I B 0 y IB I C
IB 0
40 30 20 10
IC = IB V CE V CEsat
ACTIVA
IB
IC IB
SATURACIN
Dep-Leg. N MA-686-203 Dispositivos Electrnicos Dep-Leg. N MA-686-203
9/26
10/26
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

Ejemplos: En este circuito, determinar el valor de las variables de emisor comn que determinan el punto de trabajo del transistor.
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO CLCULO DEL PUNTO DE TRABAJO: UN ALGORITMO
VDD
RB1 RC
RB2VDD
VDD = 10V
RC = 5K RB1 = RB2 = 400K VBEON = 0.7 volt. VCESAT = 0.2 volt. = 100
RB1 + RB2
IC
VDD
RC
Circuito
Q1 QN
Ejemplo: N=1
Q
RB2
RB1//RB2
IB
VBE -
+ Q VCE -
1. Se consideran todas las situaciones posibles, que son M = 3N, es decir si N = 1, M = 3, en concreto: i=1: Q1 CORTE i=2: Q1 ACTIVA i=3: Q1 SATURACIN
VBEON = VBEact = VBEsat

CORTE C B si V BE V BEon E IB B VBEact IB E ACTIVA C si IB 0 IB B VBEsatE SATURACIN IC C VCEsat si I B 0 y IB IC
inicializo la variable i =0
2. Tomo el caso i = i+1 y sustituyo los transistores por los modelos (transparencia anterior)
y V CE V CEsat
Ej: Verificar que la curva vo-vi en este circuito es la siguiente
3. Para todos los transistores compruebo las condiciones bajo las cuales los modelos valen (transparencia anterior)
VDD
RC RBB
VDD = 5V +
RC = 5K RBB = 20K VCESAT = 0.2 volt. = 100
VDD
vo
NO
vi
vo VBEON = 0.7 volt.

-
VCESAT VBEON VA
vi
VBEON = VBEact = VBEsat
R BB -(V V A = ----------DD V CESAT ) + V BEON R C
11/26
12/26
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO CLCULO DE CARACTERSTICA DE TRANSFERENCIA:
FAMILIAS LGICAS BIPOLARES: RTL
Q1 QN
Vi
+ Vo _
Vo
Ejemplo: N=1
Para V i quiero Vo
?
Vi
Inversor RTL
Vcc=5V i o Rb Rc vo Q vo(V) vOH 5
vo(V) vOH 5
IDEAL
vOL 0.0
1. Se consideran todas las situaciones posibles, que son M = 3N, es decir si N = 1, M = 3, en concreto: i=1: Q1 CORTE i=2: Q1 ACTIVA i=3: Q1 SATURACIN inicializo la variable i =0 2. Tomo el caso i = i+1 y sustituyo los transistores por los modelos 3. Para todos los transistores impongo las vi
2.5 vIL vIH
vi(V)
vOL 0.2 0.5 1.5 vIL vIH vi(V)
Puerta bsica: NOR

A B O Vcc Rc vo QA QB Rb vB
Rb vA
condiciones bajo las cuales los modelos valen. 4. De las condiciones anteriores obtengo las condiciones sobre Vi :
V BE V BEon IB 0 a Vi b I B IC V CE V CEsat
Vo
a b
Calidad: Fan-out: 5 puertas Margen de ruido: 0.13V (con las cinco puertas conectadas) Retraso: 12ns Consumo: 11mW POBRES FAN-OUT Y MARGEN DE RUIDO
5. Calculo Vo
Vi
SI
NO
i = M?
Vo
a b
Vi
13/26
14/26
FAMILIAS LGICAS BIPOLARES: DTL

Inversor DTL
i o R Rc D2 D1 Rb vo Qo vi Di vo(V) vOH 5
vOL 0.0 2.5 vIL vIH vi(V)
FAMILIAS LGICAS BIPOLARES: TTL
Vcc=5V
vo(V) vOH 5
IDEAL
DESARROLLADAS PARA MEJORAR EL RETRASO DE LA DTL SIN EMPEORAR LO DEMS

TTL 7400 A B O vo(V) vOH 2.4
o R (1)R Vi Di
Vcc=5V vOL 0.2 Rc Q1 D1 Vo Qo A Vcc=5V R B TTL 74LS00

vOL 0.0
vOL 0.4 1.2 1.65 vIL vIH vi(V) 0.8 vIL 2 vIH
vo(V) vOH 5
vi(V) IDEAL
mejora el fan-out
Rb
2.5 vIL vIH
vi(V)
Puerta bsica: NAND

A B
O VA
(1)R Q1 D1
Rc VO Qo
Calidad: Fan-out: 8 puertas
VB
Rb
Margen de ruido: 1V (con las cinco puertas conectadas) Retraso: 30ns Consumo: 13mW MEJORES FAN-OUT Y MARGEN DE RUIDO QUE RTL PEOR RETRASO QUE RTL
Dispositivos Electrnicos Dep-Leg. N MA-686-203 Fan-out
TTL 10
7400 10
74S00
74LS00 10 0.8-0.5V 2.7-2V 10ns 2 mW
74AS00 10 0.8-0.5V 2.7-2V 1.5ns 20 mW
74ALS00 10 0.8-0.5V 2.7-2V 4ns 1 mW
VIL-VOL (peor caso) VOH-VIH (peor caso) Retraso Consumo
0.8-0.4V 2.4-2V 10ns 10 mW
0.8-0.5V 2.7-2V 3ns 19 mW
FAMILIAS LGICAS BIPOLARES: Ejemplos
15/26
16/26
Ej: En las puerta lgicas de la figura, verificar la tabla que recoge los valores de Vo para las diferentes combinaciones de las entradas. De qu puerta lgica se trata? Calcular el consumo en cada caso.
VDD RA RC RB Qo RA VDD RC DB Qo
Ej: En las puerta lgicas de la figura, comprobar como influye su interconexin

sobre los niveles lgicos. Calcular el mximo nmero de puertas lgicas que pueden ser conectadas a la salida de una dada, sin que estos se degraden?
i
+
vo
VDD
RC
vo VOH=VDD
+ vo vI1 D1 vI2 D 2
VDD = 5V RA = RC= 5K RB = 15K RB
NMH = VDD - VA NML = VBEON - VCESAT
vI1 D1 vI2 D 2
RBB
+ Q
VOL=VCESAT VIH=VA VIL=VBEON

V A
vi
vI1(V) vI2(V)
0 0 5 5 0 5 0 5
vo
-
vi
vI1(V) vI2(V)
0 0 5 5 0 5 0 5
v0(V) P(mW)
5 5 5 0,2 4,3 4,3 4,3 5,875
v0(V) P(mW)
5 5 5 0,2 4,3 4,3 4,3 8,4
R BB -(V = ----------V )+V DD CESAT BEON R C
VBEON = V = 0.7 volt. VBEON = VBEact = VBEsat VCESAT = 0.2 volt. = 100
vi1
vo1 vi2
vo2
VDD
RC
VDD
RC
Ej: Para las puerta lgicas de la figura, verificar su curva caracterstica.

Determinar sus niveles lgicos y sus margen de ruido
VDD RA D1 VDD RC RB Qo VDD RA D1 VDD RC DB Qo
DOS CASOS
(A)
0 1
RBB
+ Q
RBB
+ Q
vi1
0
vo1
-
(B) 0
+
vo
vi2
-
vo2
-
vI1
+ vo
vI1
vi
vI2 D 2
vi
vI2 D2
RB
CASO (A)
VDD
RC
C IC
VDD
vo VOH= VDD
NMH = 4,84V NML = - 0,2V VOL=VCESAT VIL= 0 VIH=
vo VOH= VDD
NMH = 4,3V NML = 0,5V VOL=VCESAT
R i B V = ----------- ( V V )+V V A DD CESAT BEON R C
Vx
+ + RBB
B
RC
C
1
+
1 1 1
vi1=VDD
RBB
IB
B VBEON E
vo1= VCEsat = vi2 < VBEON

-
vo2=VDD
-
vi
VIL=VIH=VBEON Dep-Leg. N MA-686-203
No hay degradacin del cero lgico
Vx =VCEsat
No importa cuantas puertas se conecten

FAMILIAS LGICAS BIPOLARES: Ejemplos Ej: (Continuacin)

VDD
17/26
18/26
vo VOH=VDD
Ej: En las puerta lgicas de la figura, comprobar como influye su interconexin

NMH = VDD - VA NML = VBEON - VCESAT
R BB -(V V = ----------V )+V A DD CESAT BEON R C
o
RBB
RC
sobre los niveles lgicos. Calcular el mximo nmero de puertas lgicas que pueden ser conectadas a la salida de una dada, sin que estos se degraden?
+ Q
i
RA
VDD RC DB Qo
vi vi1 vo1 vi2 vo2
vo
-
vo VOH= VDD
NMH = VDD - VBEON NML = VBEON - VCESAT
VOL=VCESAT
VIH=VA VIL=VBEON
vi
+
vo VOL=VCESAT
CASO (B)
0
VDD
0
VDD
RC
IC C
vI1 D1
RB
Sin conexin
VIL=VIH=VBEON
vi
IRC C
Vx = VDD > VIH

Con conexin
RC
RBB B
+ Vx
RBB
Vx =
(VDD - VBEON) RBB

RBB+RC
vi1
+VBEON < VDD
vo1 vi2
vo2
VDD RA DB RC Qo RA
VDD RC DB Qo
vi1= 0
vo1= vi2
-
vo2=VCEsat
-
IB VBEON E
Hay degradacin del uno lgico
DOS CASOS
Siempre que Vx > VIH todo ir bien Cul es el mximo n de puertas que se pueden conectar?
(VDD - VBEON) RBB

RBB+RC RC RBB
+VBEON > VIH

VDD - VIH VIH - VBEON
(A) (B)
0 1
1 0
0 1
vi1
D1
D1
RB
vo1= vi2
RB
vo2
<
0 0 n 0
IRC C
CASO (A)
VDD RA RC C
VDD RC DB B IB E IC C
0
+
0 0 0
RBB
VDD
RC
RBeq =
RBB
RBB
IB B
RA
Vx
+
D1
RBB B
+ Vx
IB
Vx =
n
B
(VDD - VBEON) RBeq

RBeq+RC
+VBEON
RBB RC
D1
DB RB
B E
vo2 = VCESat
vo1= VDD = vi2
RB
vi1= 0
RBB
E
vi1= 0
vo1= vi2
-
+ -
IB VBEON E
n <
VDD - VIH VIH - VBEON
No hay degradacin del uno lgico
Vx =VDD
No importa cuantas puertas se conecten

FAMILIAS LGICAS BIPOLARES: Ejemplos Ej: (Continuacin)

VDD
19/26
20/26
vo VOH= VDD
RC
TEMA 5: BREVE EXPLICACIN DE LAS TRANSPARENCIAS

NMH = VDD - VBEON NML = VBEON - VCESAT
Transparencia 1: ndice Transparencia 2: Estructura fsica del transistor bipolar de unin.

Un transistor de unin bipolar (BJT) consiste en un cristal semiconductor en el que se distinguen tres zonas diferentes: dos de tipo p separadas por una de tipo n
RA
DB Qo
+
vo
vI1 D1
RB
VOL=VCESAT
vi1
vo1
vi2
vo2
vi
VIL=VIH=VBEON
(transistor pnp) o dos de tipo n separadas por una de tipo p (transistor npn). Por tanto existen dos tipos de transistores bipolares, aunque su funcionamiento es similar, y su smbolo y estructura se muestra en la transparencia. Observa que cada una de las tres zonas se conecta al exterior por medio de un terminal (un cable), por lo tanto es un dispositivo de tres terminales, que se llaman: emisor (E), base (B) y colector (C). La estructura fsica real del transistor se parece a la del centro de la parte de arriba de la transparencia. Tiene algunas caractersticas que son importantes para explicar el funcionamiento del transistor: 1.- Las zonas de emisor y colector no son iguales, el rea de contacto de colector con la base es mucho mayor que la del emisor con la base. Esto es as porque la funcin del emisor es inyectar (emitir) portadores de corriente, electrones o huecos, que el colector tiene que recolectar.
C
CASO (B)
1
VDD
1
RA
VDD RC C DB RB B Q2 +
Sin conexin Q1 en Sat. I C I B = I maxsat Con conexin IC = IR + ID 1 C Mientras se cumpla I D 1 I maxsat I R
RA
IR C DB B IB IC
RC C
Vx
+
ID1
D1
Q1 E
D1
vo2 = VDD
E
vi1=VDD
vo1= VCEsat= vi2
RB
I C I maxsat
Q1 en Sat y no hay degradacin del cero lgico En caso contrario Q1 en activa y V X V CEsat = V IL Cul es el mximo n de puertas que se pueden conectar? 0 1 1 Con n conexiones se tiene y hay degradacin del cero lgico
2.- La anchura de la base es muy pequea. Esto hace que mucho portadores de corriente puedan pasar del emisor al colector a travs de la base sin recombinarse en la misma. Por ejemplo, si en un transistor pnp un hueco viaja desde el emisor al colector y se "encuentra" con un electrn en la base (que es de tipo n y por tanto tiene muchos electrones libres), se recombina y desaparece. Sin embargo, como la base es muy estrecha, lo ms seguro es que le d tiempo a atravesarla sin desaparecer.
1 1
n
VDD IR C DB B IB IC RA
IC = IR + n I D 1 C
RA ID 1
VDD
Mientras se cumpla n I D 1 I maxsat I R I C I maxsat Q1 en Sat y no hay degradacin del cero lgico
3.- El emisor est ms dopado que la base, y tambin que el colector.

C
Transparencia 3: Regiones de operacin.

Se distinguen cuatro zonas de trabajo o regiones de operacin, segn estn inversa o directamente polarizadas las dos uniones pn existentes en el transistor: la unin pn B-E (base-emisor) y la unin pn B-C (base-colector). Estas zonas son: 1.- Activa directa: Unin B-E en directa y unin B-C polarizada en inversa. 2.- Corte: ambas uniones inversamente polarizadas. 3.- Saturacin: ambas uniones directamente polarizadas. 4.-Activa inversa: Unin B-E inversamente polarizada y unin B-C directamente polarizada.
RC C
Vx
+
D1
Q1 E
D1
ID1
RA
n
RA ID 1
I maxsat I R C n ------------------------------ID1
vi1=VDD
RB
vo1=VCEsat
D1
D1 Dispositivos Electrnicos Dep-Leg. N MA-686-203 Dispositivos Electrnicos Dep-Leg. N MA-686-203
21/26
22/26
Transparencia 4: Regin Activa.

Aunque la unin B-C est inversamente polarizada, no se modela con un circuito abierto (transparencia 7, tema4), como se indica arriba de la transparencia. La razn es que muchos portadores de corriente se difunden a travs de la base hasta alcanzar el colector. Hay que tener en cuenta que el emisor emite muchos portadores porque est muy dopado, y casi todos "sobreviven" a la recombinacin en la base porque sta es muy estrecha. Adems, los portadores que sobreviven quedan atrapados por el campo elctrico creado en la unin base-colector. El resultado es que las corrientes de emisor y colector son muy parecidas, se escribe I C = I E con 1 . Por otra parte, como las corrientes de base y de emisor son bsicamente corrientes a travs de una unin p-n se pueden escribir como (transparencia 7, tema 4) I B I B 0 e
V BE VT
Transparencia 6: El transistor bipolar como elemento de circuito

El transistor bipolar, como elemento de circuito, es un elemento de tres terminales. En esta transparencia se destacan las principales variables de circuito que se emplean para caracterizar su comportamiento. Estas variables son en general seis; las tres intensidades de corriente y las tres tensiones en cada uno de sus terminales. Tambin es posible, como alternativa a las variables de tensin en los terminales, escoger la diferencia de potencial en sus terminales dos a dos. ambos conjuntos se ilustran en la parte superior de la transparencia para los dos tipos de transistores bipolares posibles (pnp y npn). Ahora bien, de estos conjuntos de variables, slo cuatro de ellas (dos intensidades y dos tensiones) son independientes, dado que las leyes de Kirchhoff imponen dos condiciones de ligadura entre dichas variables. Se tienen pues tres posibilidades para escoger dichas variables independientes. Esto da lugar a tres posibles configuraciones para el transistor bipolar, (ya sea pnp o npn), segn se muestra en la parte inferior de la transparencia (slo para transistor npn): Configuracin en emisor comn, donde se elige el terminal de emisor como referencia de tensiones. Configuracin en base comn, donde es el terminal de base el escogido como referencia y configuracin en colector comn donde hace lo propio el terminal de colector. Todas ellas son empleadas en circuitos electrnicos, aunque en este curso prestaremos ms atencin a la configuracin en emisor comn.
y IE IE 0 e
V BE V T
, es decir son proporcionales entre s ( I E I B ). la constante de
Como I C e I E tambin son proporcionales, la conclusin es que I C e I B son proporcionales, y se puede escribir I C = I B , siendo proporcionalidad. Por lo tanto, como conclusin tenemos que en lugar de I C = 0 en el colector tenemos I C = I B , que se modela con una fuente de intensidad controlada por intensidad, y el modelo completo que podemos utilizar est en la parte de abajo de la transparencia, o bien su equivalente de la derecha, que es el ms usual. Para terminar, el hecho de que el emisor est mucho ms dopado que la base, es decir tenga muchos ms portadores de corriente, hace que I E I B , y como I C I E debe ser I C I B , es decir en I C = I B suele ser grande. Este es el principio que permite construir amplificadores, es decir circuitos que toman una seal pequea (por ejemplo I B ) y devuelven la misma seal multiplicada por un factor grande (por ejemplo I C = I B ).
Transparencia 7: Transistor bipolar en emisor comn: Curvas caractersticas y condiciones en las regiones de trabajo.
En esta transparencia se ilustra como se obtiene un modelo sencillo de transistor bipolar, til para poder resolver problemas de circuitos en los que intervenga este dispositivo. En transparencias anteriores se ha avanzado algo a cerca del modelado del transistor; sin embargo, all no se han precisado cuales son las condiciones de validez del modelo. Al igual que hemos hecho en el tema anterior con los diodos, tenemos que saber cundo los modelos son vlidos, es decir tenemos que encontrar unas condiciones en las regiones de operacin que me permitan saber si efectivamente estoy en ella, y si puedo por tanto utilizar su modelo. En esta transparencia se parte de las curvas caractersticas del transistor bipolar en configuracin de emisor comn y se modelan grficamente, linealmente a tramos. De la interpretacin de este modelo grfico surge el modelo analtico en cada regin de funcionamiento, que ser empleado en el anlisis de circuitos. Supongamos que cojo un transistor bipolar en el laboratorio y obtengo las curvas que se muestran en la transparencia. En la parte de arriba se puede ver la curva de
Transparencia 5: Regiones de saturacin, de corte y activa inversa.

En la regin de saturacin tenemos las dos uniones p-n directamente polarizadas, es decir se comportan como dos diodos en ON, y si las modelamos con una tensin umbral cada una (transparencia 7, tema 4, modelo de diodo con tensin umbral), tenemos el modelo de la parte de la derecha, y su equivalente de abajo. En la regin de corte tenemos a las dos uniones p-n inversamente polarizadas, y, como hacamos con el diodo, las podemos modelar con un circuito abierto. Finalmente, la zona activa inversa se puede entender exactamente igual que la zona activa directa, pero el colector y el emisor cambian sus papeles, el colector emite portadores y el emisor los recolecta. La consecuencia principal es que, dado que el colector est poco dopado comparado con el emisor, la corriente resultante va a ser menor que en la regin activa directa, o dicho de otro modo inv .
23/26
24/26
la intensidad de base para distintos valores de VBE. Puedes comprobar que esta curva es muy similar a la del diodo (transparencia 7, tema 4), y podemos modelarla como hacamos con el diodo. Es decir, si est en OFF lo modelo como un circuito abierto y debe ser V BE V BEon , que es donde la intensidad IB vale cero. Como esta intensidad vale cero en la zona de corte, podemos tomar la condicin V BE V BEon para comprobar si realmente estamos en corte. Supongamos que I B 0 , no estoy en corte y tengo que decidir si estoy en activa directa o en saturacin (vamos a suponer que nunca estamos en zona activa inversa). De las curvas de la parte de abajo de la transparencia podemos deducir que I C = I B si V CE V CEsat , siendo = 100 , es decir estaremos en la regin activa. Por otra parte, en la zona no sombreada de la grfica se observa que I C I B (toma por ejemplo la curva de arriba, con IB = 0.4mA, y observa que en la zona no sombreada la curva baja y es menor que I C = I B = 40 mA ). Adems, aqu V CE V CEsat , que es lo que ocurre en saturacin (mira la transparencia anterior, donde hay una fuente de tensin independiente entre el colector y el emisor en el modelo equivalente en saturacin). Por lo tanto, podemos concluir que si I C I B estamos en la regin de saturacin y es vlido el modelo.
Transparencia 11: El transistor bipolar como elemento de circuito: Clculo de la caracterstica de transferencia
Esta transparencia muestra el algoritmo en la transparencia 18 del tema 4 particularizado para los transistores bipolares. Como es bsicamente el mismo algoritmo, se omite aqu su explicacin.
Transparencia 12: Familias lgicas bipolares; RTL.

En esta transparencia se muestra una primera familia de puertas lgicas hecha con transistores bipolares y resistencias, la RTL. Puedes ver el inversor y la puerta lgica bsica, que es una NOR. Recuerda que a partir de puertas NOR se puede construir cualquier circuito combinacional. Puedes ver en la transparencia la caracterstica de transferencia, y abajo una serie de valores ejemplo que ilustran la calidad de las puertas que se consiguen con esta familia. Estas puertas regeneran los niveles (no como los diodos - transparencia 26 del tema 4), y tienen datos de retraso y consumo relativamente buenos. El problema fundamental es que el fan-out es pequeo (ver transparencia 13 del tema 2), y el margen de ruido tambin (el que se da de 0.13V es el peor caso, con 5 puertas conectadas a la salida). Los esfuerzos para mejorar estos datos dan lugar a la familia DTL, que se explica en la siguiente transparencia.
Transparencia 8: Transistor bipolar en emisor comn: Tabla resumen de modelos y condiciones.

En esta transparencia se resumen los modelos y las condiciones para las distintas regiones de operacin de los transistores bipolares npn y pnp, en configuracin de emisor comn.
Transparencia 9: El transistor bipolar como elemento de circuito: Ejemplos.

Esta transparencia propone dos ejemplos sencillos de clculo de punto de operacin, y clculo de curva de transferencia, que han sido completados en clase.
Transparencia 13: Familias lgicas bipolares; DTL.

La familia DTL se construye con diodos y transistores, adems de resistencias. Estas puertas tratan de mejorar los datos de margen de ruido y fanout de las puertas RTL. En la transparencia puedes ver que hay una versin ms bsica que slo tiene un transistor, y otra (inversor de abajo) que tiene dos transistores. Esta ltima tiene
Transparencia 10: El transistor bipolar como elemento de circuito: Clculo del punto de trabajo
Esta transparencia muestra el algoritmo en la transparencia 14 del tema 4 particularizado para los transistores bipolares. Como es bsicamente el mismo algoritmo, se omite aqu su explicacin.
mejor fan-out. La puerta bsica de la familia es la NAND, con la que se puede construir cualquier circuito combinacional. En la transparencia puedes ver la caracterstica de transferencia y algunos datos para evaluar la calidad de las puertas de esta familia. Su principal inconveniente es que son lentas, tienen un retraso bastante grande, razn por la cual se trabaj para conseguir la familia TTL, que vemos en la siguiente transparencia.
25/26
26/26
Transparencia 14: Familias lgicas bipolares: TTL.

Como se ha dicho ya, esta familia se disea para conseguir un menor retraso, y al mismo tiempo preservar o mejorar el resto de los parmetros de calidad que da la familia DTL de la transparencia anterior. Existen muchas versiones de esta familia, que tambin tiene como puerta bsica la NAND, ya que en realizad es una evolucin de la familia DTL. En la transparencia se muestran los esquemas de dos puertas, una estndar, la 7400, y una de bajo consumo con transistores Schottky (una variante del transistor bipolar), la 74LS00. En la parte de abajo de la transparencia puedes ver una tabla con los datos de varias familias lgicas TTL comerciales.
Transparencia 17: Familias lgicas bipolares: Ejemplos

Esta transparencia es continuacin de la anterior. En ella se analiza en primer lugar el caso B y se concluye que hay degradacin del uno lgico siempre que no se cumpla la condicin que aqu se establece. En la parte inferior de la transparencia se responde a la pregunta de cul es el mximo nmero (n) de puertas lgicas de esta familia que pueden ser conectadas a la salida de una dada, sin que se degrade el uno lgico. En base a la anterior condicin se obtiene una expresin para n.

Esta transparencia y la siguiente se ilustra de forma cuantitativa y mediante un ejemplo qu ocurre cuando se interconectan dos puertas lgicas DTL, en particular dos inversores de esta familia. Se presentan dos situaciones: Caso A propagacin de un uno lgico, y caso B propagacin de un cero lgico. En la parte inferior de esta transparencia se analiza el primero de los casos y se concluye que no hay degradacin del uno lgico.

Esta transparencia propone dos ejemplos de clculo de los niveles lgicos, consumo esttico de potencia, caracterstica de transferencia y mrgenes de ruido de de puertas lgicas DTL, en concreto puertas NAND. Por lo que respecta a los niveles lgicos, se obtiene que en ambas puertas son idnticos, aunque el consumo es mayor en el segundo ejemplo, - arriba a la derecha en la transparencia - para el caso en que ambas entradas estn a nivel alto. Por lo que respecta a la curva caracterstica y a los mrgenes de ruido la diferencia resulta mucho ms apreciable. En el primero de los casos, - abajo a la izquierda - la curva caracterstica es tal que se tiene un margen de ruido para el cero negativo. Esta situacin se mejora para el segundo caso - abajo a la derecha -, donde la curva caracterstica se asemeja ms a la curva ideal, aunque el margen de ruido del cero resulta pequeo. Una ulterior mejora para este tipo de puertas se consigue aadiendo algn diodo ms en serie con el diodo DB. (Ver transparencia 13 y problema 6 de la quinta relacin).

Esta transparencia es continuacin de la anterior. En ella se analiza en primer lugar el caso B y se concluye que hay degradacin del cero lgico siempre que no se cumpla la condicin que aqu se establece. En la parte inferior de la transparencia se responde a la pregunta de cul es el mximo nmero (n) de puertas lgicas de esta familia que pueden ser conectadas a la salida de una dada, sin que se degrade el cero lgico. En base a la anterior condicin se obtiene una expresin para n.

Esta transparencia y la siguiente se ilustra de forma cuantitativa y mediante un ejemplo qu ocurre cuando se interconectan dos puertas lgicas RTL, en particular dos inversores de esta familia. Se presentan dos situaciones: Caso A propagacin de un cero lgico, y caso B propagacin de un uno lgico. En la parte inferior de esta transparencia se analiza el primero de los casos y se concluye que no hay degradacin del cero lgico.
1/6
2/6 2.- En el circuito de la Figura 2, encontrar la condicin que ha de cumplir Ra para que: a) El transistor Q est en corte. b) El transistor Q trabaje en su regin de saturacin. c) El transistor Q trabaje en su regin activa. VDD = 5 volt. R =10K R =10K Q Rb = 2K Figura 2 3.- Para las puertas RTL de la Figura 3(a) y (b). Calcula el consumo en cada una de las combinaciones de las entradas posibles (suponer que no hay ninguna puerta conectada a la salida). Repite los clculos tomando Rc=3k y compara con el resultado anterior. Haz lo mismo con Vcc=3V. Responde ahora cmo cambia el consumo con el cambio del valor de la resistencia Rc, y el de la tensin de alimentacin. 4.- Para el inversor de al Figura 3(b). Obtener la caracterstica de transferencia (vo en funcin de vi). Calcula tambin los mrgenes de ruido. Vcc=5V Rc=6K vo Rb=15K QB v =50 VBEact=VBEon=0.7V VBEsat=0.7V VCEsat=0.2V Rb=15K vi Figura 3b Vcc=5V Rc=6K vo QA Ra
Cuestiones
1.- Explica brevemente la estructura fsica de un transistor bipolar pnp, y de un transistor npn. 2.- Describe brevemente las regiones de funcionamiento de un transistor bipolar (pnp o npn). Explica como funciona el transistor en cada una de ellas. 3.- Cules son las variables que definen el punto de operacin de un transistor bipolar como elemento de circuito en configuracin de emisor comn. Caracteriza en funcin de ellas sus diferentes zonas de operacin. 4.- Dibuja el esquema del inversor y la puerta NOR de la familia RTL y describe brevemente su funcionamiento, en trminos de las zonas de operacin de los transistores bipolares que los constituye. Indicar cules resultan ser sus caractersticas ms dbiles. 5.- Qu caracterstica de las puertas lgicas supone una mejora en la familia DTL respecto de la familia RTL, y cul es su principal inconveniente? 6.- Cul es la principal mejora en cuanto a caractersticas de las familias lgicas que introduce la familia TTL respecto a la DTL?
VBEON = 0.7 volt. VCESAT = 0.2 volt. = 10
Problemas
1.-Calcular las intensidades en las ramas y las tensiones en los terminales de los transistores en los circuitos de la Figura 1. 5V 10V Rc=3K Rb=200K Q Re=2K Rb=200K 1.5V 10V Rc=3K Q
Rb=15K vA Figura 3a
QA
5V
10V Rc=3K
5. - Verifica que una puerta OR con diodos conectada a un inversor RTL, tal y como se muestra en la Figura 4, se comporta como una puerta NOR, es decir: Comprueba que el circuito de la Figura 4 es una puerta NOR. Vcc=5V VA VB Figura 4 Rb=15K R=1K =50 Rc=6K VBEact=VBEon=0.7V vo QA VBEsat=0.7V VCEsat=0.2V V=0.7V
Rb=200K Fgura 1a =100
Q Figura 1b
Figura 1c
VBEsat=VBEact=VBEon=0.7V
VCEsat=0.2V V=0.7V
3/6 6.-Calcular los mrgenes de ruido para las tres puertas lgicas de la Figura 5. En qu influye el nmero de diodos (D1, D2, D3)? Considerar diodos con tensin umbral V=0.7V. Vcc=5V Rc=6K R=3K vi D1 vo Qo R=3K vi Di Vcc=5V Rc=6K D1 D2 Vcc=5V Rc=6K vo Qo
4/6 c) En la Figura 6c, supn que hay 2 puertas conectadas a la primera, y comprueba que cuando la entrada de la primera puerta es 1 (5V), y por tanto la de las otras es 0, es I B I C en Qo de la primera puerta (debe estar en saturacin). Se cumple la condicin si hay 40 puertas conectadas a la primera? . d) Sabiendo que VIH =0.83V, calcula el margen de ruido del uno lgico en el circuito de la Figura 6d para 2 y 5 puertas conectadas a la salida. Cul es el margen de ruido del uno lgico si hay 60 puertas conectadas a la primera?. Es posible esa situacin? Considerar diodos con tensin umbral V=0.7V. SOLUCIONES: 1.- (a) IB=0.0215mA, IC=2.15mA, IE=2.17mA, VB=0.7V, VC=3.55V, VE=0V; 1.- (b) IB=0.0107mA, IC=1.07mA, IE=1.08mA, VB=2.86V, VC=6.79V, VE=2.16V; 1.- (c) IB=IC=IE=0, VB=1.5V, VC=10V, VE indeterminada. 2.- (a) Ra 8,75K 2.- (b) R a 21.87k 2.- (c) 8,75K R a 21.87k
vo R=3K D1 D2 D3 Qo vi Di Rb=10K
Di Rb=10K Vbb=-2V VBEact=VBEon=0.6V
Rb=10K Vbb=-2V
VBEsat=0.8V
VCEsat=0.2V =100 V=0.7V
Vbb=-2V
Figura 5 7.-Dados los inversores DTL y RTL de la Figura:
Vcc=5V Rc=6K D2 D1 vo Qo
Vcc=5V Rc=6K vo Qo
R=3K
Rb=10K vi
vi
3.- (a) P00=0W, P01=P10=P11=4mW. Si Rc=3k, P00=0W, P01=P10=P11=8mW. Si Vcc=3V, P00=0W, P01=P10=P11=1.4mW. (b) P0=0W, P1= 4mW. Si Rc=3k, P0=0W, P1= 8mW. Si Vcc=3V, P0=0W, P1=1.4mW. 4.- VOH=5V, VOL=0.2V, VIL=0.7V, VIH=0.94V, NM1=4.06V, NM0=0.5V. 5.- Para VA = 0V VB = 0V Vo = 5V, Para VA = 0V VB = 5V Vo = 0.2V, Para VA = 5V VB = 0V Vo = 0.2V, Para VA = 5V VB = 5V Vo = 0.2V. 6.- (a) NM1=4.2V, NM0=0.4V; 6.- (b) NM1=3.5V, NM0=1.1V; 6.- (c) NM1=2.8V, NM0=1.8V. 7.- (a) Para Vin=5V, Vo1=0.2V, Vo2=5V, Vo3=0.2V. Para Vin=0.2V, Vo1=5V, Vo2=0.2V, Vo3=5V. Los niveles no se degeneran como ocurra con las puertas bsicas con diodos. 7.- (b) Para Vin=5V, Vo1=0.2V, Vo2=3.39V, Vo3=0.2V. Para Vin=0.2V, Vo1=3.39V, Vo2=0.2V, Vo3=3.39V. Los niveles no se degeneran como ocurra con las puertas bsicas con diodos. 7.- (c) I B = 51 mA , I C = 3.52mA para dos puertas a la salida y I C = 55.2mA para 40 puertas, luego en este caso no se cumple I B I C , el transistor de salida
Di
Rb=10K VBEsat=0.8V V=0.7V =60
VBEact=VBEon=0.7V VCEsat=0.2V Vo1 Vin

A A
VBEact=VBEon=VBEsat=0.7V VCEsat=0.2V =60
Vo2
A
Vo3
A A Figura 6c A B
B B
Figura 6a Vo1 Vo2 B Vin B Figura 6b
Vo3
Figura 6d B
a) Calcula Vo1, Vo2 y Vo3 en el circuito de la Figura 6a. Compara con la situacin que se da cuando se conectan en cadena puertas bsicas con diodos, como las vistas en el tema anterior. b) Calcula Vo1, Vo2 y Vo3 en el circuito de la Figura 6b. Compara con la situacin que se da cuando se conectan en cadena puertas bsicas con diodos, como las vistas en el tema anterior.
5/6 de la primera puerta no est en saturacin y no garantizamos que a la salida haya un 0 (VCEsat). 7.- (d) NM1=1.82V con dos puertas a la salida, NM1=0.94V con 5 puertas a la salida, NM1= -0.01V con 60 puertas a la salida, el margen de ruido es negativo y por tanto no hay ningn valor que se pueda reconocer como 1, por lo que la puerta no funciona. FORMULARIO: + Id Vd V C B E B Id + Vd ideal V Id Vd + V si V si Id 0 Vd 0 si IB E IB 0
6/6
C si V BE V BEon E C VCEsat B VBEsatE E B si V EB V EBon C VEBsat B IB C E VECsat y IB IC B IB IB B VBEact si I B 0 y IB IC VEBact
y V CE V CEsat
IB
E B C
E IB C
si I B 0 y V EC V ECsat
si I B 0
1/34
2/34
ESTRUCTURA METAL-XIDO-SEMICONDUCTOR
TEMA 6: EL TRANSISTOR MOS
6.1. Estructura fsica.

6.1.1. Estructura Metal Oxido Semiconductor (MOS) 6.1.2. El transistor MOS de enriquecimiento. Transistor de canal N y de canal P 6.1.3. El transistor MOS de empobrecimiento. Transistor de canal N y de canal P.
METAL (Al)
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _
XIDO AISLANTE (SiO2)
+ + + + + + + + + + + + + + +
6.2. Regiones de operacin.

6.2.1. Regin de corte. 6.2.2. Regin lineal u hmica. 6.2.3. Regin saturacin.
Semiconductor
6.3. El transistor MOS como elemento de circuito:

6.3.1. Variables de circuito y configuraciones bsicas: drenador comn, fuente comn y puerta comn. 6.3.2. Curvas caractersticas: condiciones en las regiones de trabajo y modelos bsicos. 6.3.3. Circuitos con transistores: Clculo del punto de trabajo.
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _
+ + + + + + + + + + + + + + +
6.4. Familias lgicas MOS.

6.4.1. Familia NMOS: Purtas Lgicas y Funciones Booleanas 6.4.2. Familia CMOS: Purtas Lgicas y Funciones Booleanas
Canal N
Canal P
+ + + + + _ _ _ _ _ _ _ _ _ _
_ _ _ _ _ + + + + + + + + + +
EL TRANSISTOR MOS DE ENRIQUECIMIENTO TRANSISTOR MOS de canal n: NMOS
3/34
EL TRANSISTOR MOS DE EMPOBRECIMIENTO TRANSISTOR MOS de canal n: NMOS
4/34
puerta substrato drenador fuente IG = 0 G B D S p+ n+ p

Smbolos del elemento de circuito
substrato B p+ aislante
drenador D n+ p G
puerta S n+
fuente
n+
canal n
D G S B G
D G S
D B S G
S puerta fuente S p+ canal p
TRANSISTOR MOS de canal p: PMOS
TRANSISTOR MOS de canal p: PMOS
substrato B n+
drenador D p+ G n p
puerta S p+
fuente
substrato B n+
drenador D p+ G n p
S G D
S B G D
Dep-Leg. N MA-686-203 Dispositivos Electrnicos
S G D B G
D
EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIN
5/34
6/34
ZONA DE CORTE Para que el transistor conduzca hacemos V GS V T

G D G D S S
IG = 0
ZONA LINEAL U HMICA El transistor conduce V GS VT VDS POSITIVA Y PEQUEA

V GD = V GS V DS V DS
PEQUEA IG = 0 VDS
G D S
D p n+
VGS
S n+
E
Tensin Umbral
V GD V GS
D p n+
VGS
S n+
E
B Aparece un canal rico en electrones (tipo n)

VDS
CAMPO ELCTRICO UNIFORME
Aparece un canal n uniforme

V GS V T
ID VDS
VDS
ID
D n+ p G
VGS
Si VDS > 0 aparece ID > 0

S n n+
ID
D n+ p G
VGS
S n n+
VT
VGS
Pero si V GS V T no hay canal. ID = 0 , y estamos en CORTE

VDS
La anchura del canal depende de VGS

ID
n+
VGS
n n n R
n+ n+ n+
ID
D n+ p
1/R
VGS
n+
VDS
S n n+
n+
Corriente de arrastre a travs de un conductor cuya seccin y conductividad (resistencia) se controla con VGS
7/34
8/34
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

TRANSISTOR NMOS G D V GD < V GS S VDG D + VD + ID TRANSISTOR PMOS S + VS + IS
ZONA DE SATURACIN El transistor conduce V GS V T VDS POSITIVA Y GRANDE

CAMPO ELCTRICO NO UNIFORME V GD = V GS V DS V DS
GRANDE VDS
VSG
_ G IG +
VG
_
VDS
G IG vG
Se tiene un canal n no uniforme
VSD
+ _
S IS _ VS
ID D p n+
E
VGS
VGS
VGD
VGS
ID _ VD
S n+
D n+ p
G n
S n+
Elemento de tres terminales: seis variables de circuito IG , ID , IS VG , VD , VS o bien VGS , VDS , VDG (NMOS) VGD , VSD , VSG (PMOS)
slo cuatro variables independientes:

ID VGS FIJA
n+ n+
VDS
n n n
LKI:
n+ n+ n+
IG + ID + IS = 0 ID + IS = 0
IG = 0
LKV: VG + VD + VS = 0 LKV: VGS - VDS + VDG = 0 (NMOS) LKV: VGD - VSD + VSG = 0 (PMOS)
Tres configuraciones: FUENTE COMN ID IG=0

D G S
n+
PUERTA COMN
DRENADOR COMN IS
el canal desaparece en el extremo de drenador
+
VDS
IS
ID
V GD = V T V GD = V GS V DS
V DS = V GS V T
+ VGS _
+
VSG
S G
+ _
VDG
IG=0
S G D
+
VSD
+ VGD _
Corriente de difusin que no depende de VDS

9/34
10/34
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO MODELOS Y CONDICIONES

CORTE HMICA SATURACIN
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO TABLA RESUMEN DE MODELOS Y CONDICIONES

D D G VT < 0 S G S VT > 0 D S si V GS V T S D G D si V SG V T G S VT < 0 D
CORTE
ID VDS
VT > 0 S D
D G S
V GS V T G
REGIN DE CORTE
VT
VGS
REGIN DE SATURACIN
S
2 - ( V VT ) I S = -2 SG
SATURACIN
HMICA
ID
2 - ( V VT ) ID = -2 GS
SATURACIN
G - ( V VT )2 I D = -2 GS S D
si V GS V T y V DS V GS V T
G D S
si V SG V T y V SD V SG V T
REGIN MICA
2
G
VGS FIJA
si S y
V GS V T V DS V GS V T G
V DS I D = ( V G S V T ) V DS --------2
si V GS V T S y V DS V GS V T G
VSD IS = ( V SG V T ) VSD --------2
si V SG V T D y V SD V SG V T
HMICA
VDS
V DS = V GS V T
V DS I D = ( V GS V T ) V DS -------2
TRANSISTOR DE EMPOBRECIMIENTO
ID G D VT < 0 S
campo elctrico con n+
V GS < 0
G S
si V GS V T y
V DS V GS V T
n+
D
V DS V GS V T V DS I D ( V GS V T ) V DS = -------R ID R = ( ( V GS V T ) )
1
VT
(0,0)
VGS
n+ n+ no hay canal para VGS = VT < 0

TRANSISTOR DE CANAL P
G S
PMOS
G
cambia la polaridad de los portadores

D Dep-Leg. N MA-686-203
11/34

Ejemplo 1: En este circuito, determinar el valor de las variables de fuente comn que determinan el punto de trabajo del transistor.
12/34
Un algoritmo de Anlisis
Circuito Q1 QN
1. Se consideran todas las situaciones posibles, que son M = 3N, es decir si N = 1, M = 3, en concreto: i=1: M1 CORTE
VDD
R RD
V VDD = 10 volt. V = 5 volt.
ID
VDD
RD
Ejemplo: N=1
M
V
RD = 22K R = 100K VT = 3 volt. = 0,2 mA/V2
IG=0
+
VGS -
M VDS
CORTE D G S si V GS V T G S D
ID
MICA
V DS = ( VG S VT ) V DS --------2
2
SATURACIN D
2 - ( V VT ) ID = -2 GS
i=2: M1 OHMICA i=3: M1 SATURACIN inicializo la variable i =0
G S
si V GS V T y V DS V GS V T 2. Tomo el caso i = i+1 y sustituyo los transistores por los modelos (transparencia anterior)
Ejemplo 2: En este circuito, se sabe que IS = 0,5 mA. Determinar el valor de P del transistor
VDD
R
IS
VDD
2
M1
IS
VDD
RS
M2 NO
3. Para todos los transistores compruebo las condiciones bajo las cuales los modelos valen (transparencia anterior)
RS
VDD = 10 volt.
RS = 1K RD = 9K VT = 2 volt. V DD M1: V DD = R S I S + V SG + ---------2 M2: V DD = R S I S + V SD + R S I D
M
R RD
VSG + + R/2 M M VSD

IG = 0 ID = IS
RD
V DD - RS IS M1: V SG = ---------2
V DD - RD IS V SD V SG = ---------2 M2: V SD = V DD ( R S + R D ) I S 2 IS P = -----------------------------El transistor est en saturacin 2 ( V SG V T )

Ej. 1 Sol. ID = 0,38mA Dispositivos Electrnicos VGS = 5 volt. VDS =1,58volt.
V SG = 4, 5 0 V SD V SG = 0, 5 > 2 = V T A P = 0, 16 m ----2 V

VDD
ID2
13/34

DD DD
14/34
Ej 3: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
VDD
VDD = 5 volt.
IG2= 0 VGS2=0
Ej 3: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD. (Cont.) V V
ID2
M2
+
M2 VDS2
M2
+
Vi
M1
VTM1 = 1 volt. VTM2 = -1 volt. 2 = 75 A/V2 1 = 20 A/V2 Vi
VDD = 5 volt.
IG2= 0 VGS2=0
+
M2 VDS2
+
VDS1=VO Vi
M1
+ Vi= VDD)
MOS M2:
VTM1 = 1 volt. VTM2 = -1 volt. 1 = 20 A/V2 2 = 75 A/V2 Vi
+
VDS1=VO
Vi=0)
MOS M2:
VO
ID1 IG1= 0
VO
ID1 IG1= 0
VGS1 -
M1
NMOS de empobrecimiento V TM 2 < 0 V GS 2 > V TM 2 Como V GS 2 = 0 M2 siempre conduce Conducir en su zona mica o en saturacin dependiendo de si se verifica que V DS 2 V TM 2
VGS1 -
M1
NMOS de empobrecimiento V TM 2 < 0 V GS 2 > V TM 2 Como V GS 2 = 0 M2 siempre conduce M2 conducir en su zona hmica siempre que V O V DD + V TM 2
o bien V DS 2 V TM 2
Como V DS 2 = V DD V O M2 conducir en su zona hmica siempre que V O V DD + V TM 2 M2 conducir en su zona de saturacin simpre que V O V DD + V TM 2 MOS M1: NMOS de enriquecimiento V TM 1 > 0 Como V GS 1 = V i = 0
M2 conducir en su zona de saturacin simpre que V O V DD + V TM 2 MOS M1: NMOS de enriquecimiento V TM 1 > 0 Como V GS 1 = V i = V DD
V GS 1 > V TM 1
M1 conduce
Conducir en su zona mica o en saturacin dependiendo de si se verifica que Como V DS 1 = V O
V GS 1 < V TM 1
M1 est en corte
ID 1 = 0 ID 2 = ID 1 = 0
V DS 1 V GS 1 V TM 1 o bien
V DS 1 V GS 1 V TM 1
Para el nudo O se tiene I D 2 = I D 1 + I G 2 y dado que I G2 = 0
M1 conducir en su zona hmica siempre que V O V DD V TM 1 M1 conducir en su zona de saturacin simpre que V O V DD V TM 1 La situacin es tal que tanto M1 como M2 conducen, pero hay que determinar en qu zona lo hace cada uno de ellos Se tienen cuatro posibilidades: a) M1 hmica - M2 hmica b) M1 hmica - M2 saturacin c) M1 saturacin - M2 hmica
La situacin es tal que M1 est en corte y M2 conduce pero con corriente nula.
M 2 2 - ( V GS 2 V TM 2 ) M2 no puede estar en saturacin por que en ese caso I D 2 = --------2 M2 2 - ( V TM 2 ) > 0 por lo que no puede ser I I D 2 = --------D2 = 0 2 2 V DS 2 - = 0 Con M2 en zona hmica I D 2 = M 2 ( V GS 2 V TM 2 ) V DS 2 -----------2 ( V DD V O ) ( V TM 2 ) ( V DD V O ) -------------------------------= 0 2
2
Esto solo es posible si M2 conduce en hmica!
V O V DD V TM 1 V O V DD V TM 1 V O V DD V TM 1
V O V DD + V TM 2 V O V DD + V TM 2 V O V DD + V TM 2 V O V DD + V TM 2
VO =
V DD + 2 V TM 2 V DD
SOLUCIN
En hmica
d) M1 saturacin - M2 saturacin V O V DD V TM 1 En cualquier caso para el nudo O se tiene I D 2 = I D 1 + I G 2 y dado que I G 2 = 0
V O V DD + V TM 2 PV = 0
2 2 V O 2 ( V DD + V TM 2 ) V O + ( V DD + 2 V DD V TM 2 ) = 0 Dispositivos Electrnicos
ID 2 = ID 1
V O = V DD
DD
Por lo tanto hay que estudiar esta igualdad en cada uno de los cuatro casos y ver cul de ellos se verifica Dispositivos Electrnicos Dep-Leg. N MA-686-203
15/34

VDD
M2
16/34
Ej 3: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD. (Cont.) VDD = 5 volt. VTM1 = 1 volt. VTM2 = -1 volt.
Ej 4: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
VDD
VDD = 5 volt.
VSG2 + IS2
VDD +
ID2 IG2= 0 VGS2=0
1 = 20 A/V2
2 = 75 A/V2
+ +
VDS1=VO
M2 VDS2
Vi= VDD) (Continuacin)

b) M1 hmica - M2 saturacin
+
Vi
M1
VTM1 = 1 volt. VTM2 = 1 volt. M1 = 20 A/V2 M2 = 75 A/V

2
IG2= 0
M2 VSD2
ID2 O ID1
+
VDS1=VO
ID1
V O V DD V TM 1 V O V DD + V TM 2
VO 4 V Vi=0)
MOS M2:
VO
Vi
IG1= 0
Vi
IG1= 0
VGS1 -
M1
VGS1 PMOS de enriquecimiento V TM 2 > 0
M1
Analizamos I D 1 ( ohm ) = I D 2 ( sat ) M2 V DS 1 2 - ( V GS 2 V TM 2 ) - = -------- M 1 ( V GS 1 V TM 1 ) V DS 1 -----------2 2 M 2 2 - ( V TM 2 ) - = -------- M 1 ( V DD V TM 1 ) V O -----2 2 M2 M 1 2 2 --------- [ 2 ( V DD V TM 1 ) V O V O ] = --------- ( V TM 2 ) 2 2 M2 2 2 -V V O 2 ( V DD V TM 1 ) V O + --------= 0 M 1 TM 2
2 VO 2
Como V SG 2 = V DD V i = V DD
V SG 2 > V TM 2
M2 conduce
Conducir en su zona mica o en saturacin dependiendo de cual sea la relacin Como V SD 2 = V DD V O
V SD 2 V DD V TM 2
o bien
V SD 2 V DD V TM 2
M2 conducir en su zona hmica siempre que V O V TM 2 M2 conducir en su zona de saturacin simpre que V O V TM 2 MOS M1: NMOS de enriquecimiento V TM 1 > 0 Como V GS 1 = V i = 0
V GS 1 < V TM 1
M1 est en corte
ID1 = 0 ID 2 = 0
Para el nudo O se tiene I D 2 = I D 1
y dado que I D1 = 0
Sustituyendo valores numricos V O 8 V O + 3, 75 = 0 Dado que se ha de cumplir VO 4 V

2
VO =
7, 5 V 0, 5 V
Esto solo es posible si M2 conduce en hmica! M2 no puede estar en saturacin por que en ese caso
la solucin vlida es V O = 0, 5 V
Para el clculo de la potencia se tiene PV

DD
M 2 2 - ( V DD V TM 2 ) > 0 por lo que no puede ser I I D 2 = --------D2 = 0 2 2 V SD 2 - = 0 Con M2 en zona hmica I D 2 = M 2 ( V SG 2 V TM 2 ) V SD 2 -----------2 ( V DD V O ) = 0 VO = ( V DD V TM 2 ) ( V DD V O ) -------------------------------2 ( V DD V O ) ( ( V DD 2 V TM 2 ) + V O ) = 0
2
M2 2 - ( V SG 2 V TM 2 ) I D 2 = --------2
= V DD I D 2 ( sat )
M 2 2 - ( V TM 2 ) = 37, 5 A I D 2 ( sat ) = --------2
PV
DD
= 0, 1775 mW
( V DD 2 V TM 2 ) V DD
SOLUCIN
En hmica
V O V TM 2 PV = 0
V O = V DD
DD

DD
17/34
FAMILIAS LGICAS CON TRANSISTORES MOS
18/34
Ej 4: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD. (Cont.) V
VDD -
Familia lgica NMOS
M2
VDD = 5 volt.
VSG2 + IG2= 0 ID2 O ID1
IS2
+ +
VDS1=VO
+
Vi
M1
VTM1 = 1 volt. VTM2 = 1 volt. M1 = 20 A/V2 M2 = 75 A/V

2
M2 VSD2
Vi=VDD)
MOS M2:
VO
Vi
IG1= 0
VGS1 PMOS de enriquecimiento V TM 2 > 0
M1
ID 2 = 0
Como V SG 2 = V DD V i = 0
V SG 2 < V TM 2
M2 est en corte
A B
MOS M1: NMOS de enriquecimiento V TM 1 > 0 Como V GS 1 = V i = V DD
V GS 1 > V TM 1 V DS 1 V DD V TM 1
M1 conduce
VDD Mt Vo VA MA VB MB
VDD Mt Vo
Conducir en su zona mica o en saturacin dependiendo de cual sea la relacin o bien Como V DS 1 = V O M1 conducir en su zona hmica siempre que V O V DD V TM 1
V DS 1 V DD V TM 1
VA VB VDD
M1 conducir en su zona de saturacin simpre que V O V DD V TM 1 Para el nudo O se tiene
ID 2 = I D 1
y dado que I D2 = 0
ID 1 = 0 Mt puede ser de enriquecimiento
M 1 2 - ( V GS 1 V TM 1 ) M1 no puede estar en saturacin por que en ese caso I D 1 = --------2 M1 2 - ( V DD V TM 1 ) > 0 por lo que no puede ser I I D 1 = --------D1 = 0 2 2 V DS 1 - = 0 Con M1 en zona hmica I D 1 = M 1 ( V GS 1 V TM 1 ) V DS 1 -----------2 VO ( V DD V TM 2 ) V O --------- = 0 2 V O ( 2 ( V DD V TM 1 ) V O ) = 0
Dispositivos Electrnicos 2
Esto solo es posible si M1 conduce en hmica!
Mt Vo
Calidad: Fan-out: cuantas ms puertas, ms retraso Margen de ruido: 1.3V Retraso: 10ns Consumo: 0.312mW (crece con la frecuencia) Se utiliza para hacer circuitos grandes en un chip
VO =
2 ( V DD V TM 1 ) 0
SOLUCIN
En hmica
V O V DD V TM 1 PV = 0
VO = 0
DD
FAMILIAS LGICAS CON TRANSISTORES MOS
19/34
FUNCIONES BOOLEANAS CON TRANSISTORES MOS
20/34
Familia lgica CMOS

A B C
Funciones Booleanas NMOS

O
VDD Mt Vo
A B C
VDD Mt Vo
VA VB
MA MB
VA VB VC
MC
MA MB MC
VC
A B A
VDD MPA MPB Vo VB MNB
VDD VA MPA VB VA VB MPB
Estructura bsica NMOS

A B C D
VDD Mt
A B C D
VA VB VA MNA
f(A,B,C,D)
Vo
f(A,B,C,D)
RED N
V MNA o MNB VDD
Ejemplos de funciones NMOS

VDD Mt Vo VC VA VB
MC MA MB
Mt Vo VD VC VB VA
MD MC MB MA
Calidad: Fan-out: cuantas ms puertas, ms retraso Margen de ruido: 2.25V Retraso: 8ns Comparacin TTL/MOS en cuanto a consumo:
Vcc=5V, CL=50pF Consumo 74LS00 (TTL) Consumo 74HC00 (CMOS) 100kHz 3 mW 0.250 mW 5 MHz 3.5 mW 3.5 mW 100MHz 5 mW 150 mW
VD
MD
f ( A, B, C , D ) = ( A + B ) C + D
Dispositivos Electrnicos Dep-Leg. N MA-686-203 Dispositivos Electrnicos
f ( A, B, C, D ) = ( AB + C ) D
21/34
22/34
Funciones Booleanas CMOS

A B C O A B C A B C D
Funciones Booleanas CMOS

f(A,B,C,D)
O A B C D
f(A,B,C,D)
RED P O
VDD
MPA
VDD
MPA
A B C D MPB
f(A,B,C,D)
RED N
VA VB
MNC
MPB MPC
VA Vo VB VC
Ejemplos de funciones CMOS

Vo
VDD
MPA MNB MNA MPB
MPC MNC
VDD
VC
MNB
MPC MPA
MNA
VA VB
MPC MPD
VA
MPB
Vo
MNC MNA
VB VC VD
MPD
Vo
MND MNC MNB MNA
Estructura bsica CMOS

A B C D
VC
f(A,B,C,D)
RED P O A B C D
VD
MNB
A B C D
f(A,B,C,D)
MND
f(A,B,C,D)
RED N
f ( A, B, C, D ) = ( A + B ) C + D
f ( A, B, C, D ) = ( AB + C ) D
23/34
24/34
Comparacin entre implementaciones

Ejemplo: Funcin f ( A, B, C, D ) = ( AB + C ) D Funcin Booleana CMOS (8 transistores) VDD Funcin Booleana NMOS (5 transistores)
TEMA 6: BREVE EXPLICACIN DE LAS TRANSPARENCIAS Transparencia 1: ndice Transparencia 2: Estructura fsica Metal xido Semiconductor(MOS)
En esta transparencia se ilustra la estructura fsica Metal xido Semiconductor (MOS) denominada de "enriquecimiento o acumulacin" y su comportamiento en condiciones de reposo y polarizacin, que resulta ser la base del dispositivo electrnico denominado transistor MOS. Como se ilustra en las figuras, se tienen dos posibilidades a la hora de construir esta estructura, que dan lugar a su vez a dos tipos distintos de transistores MOS, segn se tenga que el material semiconductor que la constituye sea de tipo P (mitad izquierda de la transparencia) o de tipo N (mitad derecha). En el estado de equilibrio, no polarizacin, ilustrado en la parte superior, cada uno de los materiales est en equilibrio. En particular, en el material semiconductor (sea cual sea su tipo N o P) ambos tipos de portadores, (electrones y huecos), se
VDD Mt Vo VD VC VB VA
MD MC MB MA
MPC MPA
VA
MPB
VB VC
MPD
Vo
MND MNC
encuentra aleatoriamente distribuidos por todo el material. Cuando cualquiera de estas estructuras se polariza adecuadamente, aplicando una diferencia de potencial entre las capas de metal y semiconductor, segn se muestra en la parte central e inferior de la transparencia, se crea un campo elctrico E. Dado que el material xido sirve de aislante e impide el paso de portadores de carga, el campo elctrico generado acta sobre los portadores del material semiconductor cambiando su distribucin en dicho material. La situacin es tal que los portadores mayoritarios son alejados de la interfase xido-semiconductor, mientras que los portadores minoritarios son atrados hacia dicha interfase. Si la tensin de polarizacin es suficientemente elevada, el fenmeno resultante es la creacin de una regin prxima a la interfase xido-semiconductor caracterizada por un predominio de los portadores minoritarios frente a los mayoritarios,
Circuito lgico con puertas lgicas diversas: NMOS (13 transistores) CMOS (16 transistores) f ( A, B, C, D ) = ( AB + C ) D A B C D Circuito lgico con puertas lgicas NAND: NMOS (12 transistores) CMOS (16 transistores) A B C D
VD
MNB MNA
producindose de hecho una "inversin" en cuanto al tipo de portadores que son mayoritarios en dicha regin. Se dice entonces que se ha inducido un canal. Esta circunstancia, esto es, la formacin del canal por acumulacin de portadores, es la que justifica la denominacin de enriquecimiento o acumulacin que adjetiva a esta estructura MOS.
f ( A, B, C, D ) = ( ABD CD ) f
Cuando el semiconductor es de tipo P, en el canal que se genera hay predominio de electrones, por lo que se le denomina canal N. Cuando el semiconductor es de tipo N, en el canal que se genera hay predominio de huecos por lo que se le denomina entonces canal P. La tensin aplicada capaz de inducir el canal es denomina tensin umbral VT.
25/34
26/34
Transparencia 3: Estructura fsica del Transistor MOS de Enriquecimiento o Acumulacin

Esta transparencia ilustra la estructura fsica de los transistores MOS de enriquecimiento o acumulacin. Esta denominacin se debe al hecho de que es el tipo de estructura MOS, para la que el canal es inducido por acumulacin de portadores, la estructura que sirve de base para su construccin. Se tiene dos tipos de transistores, el transistor MOS de canal N o NMOS en la parte superior y transistor MOS de canal P o PMOS en la parte inferior. Como puede apreciarse en la figura, cada uno de estos transistores se construye aadiendo a ambos extremos de la estructura MOS correspondiente, estudiada en la transparencia anterior, dos zonas fuertemente dopadas de material semiconductor del mismo tipo que el del canal que ser inducido (el signo + en la figura recuerda ese fuerte dopado en dicha regin) y por tanto de distinto tipo de el del material semiconductor de la estructura MOS que sirve de soporte. Sobre cada una de estas zonas se crea un terminal de contacto externo, que junto a los contactos en la zona metlica y semiconductora que se emplean para polarizar la estructura MOS, constituyen los terminales de que consta un transistor MOS. Se tiene pues un dispositivo de cuatro terminales: drenador (D), puerta (G), fuente (S) y substrato (B). En la mayor parte de los casos el terminal de substrato (B) suele estar conectado a la fuente (S) o a una tensin constante, y se puede obviar para operar en muchos circuitos, por lo que el dispositivo se trata en muchos casos como si tuviera tres terminales. Los smbolos para el dispositivo considerado como de cuatro o tres terminales se encuentran debajo del dibujo de la estructura fsica. Al margen del funcionamiento, que veremos ms adelante con ms detalle, es importante hacer notar de nuevo que entre la puerta (G) y el resto del dispositivo hay un aislante, lo que quiere decir que no pasa corriente por el terminal de puerta, es decir I G = 0 siempre, lo que es una cualidad muy importante y apreciada en estos transistores. Por otra parte, cuando se crea el canal se establece una conexin entre las dos zonas fuertemente dopadas, de forma que si se fuerza una diferencia de potencial entre sus terminales, fuente (S) y el drenador (D), se tendr una corriente elctrica entre ellos. En ambos casos la tensin entre la puerta (G) y el substrato (S) controla tanto la formacin del canal como su geometra y por lo tanto la magnitud de dicha corriente elctrica. Finalmente, cabe mencionar que, a diferencia de lo que ocurren en un transistor bipolar, la corriente que circula entre el drenador y la fuente de estos transistores est formada por un solo tipo de portadores, de ah que a los transistores MOS se les denomine tambin como transistores unipolares. Para el transistor NMOS la corriente
est formada por electrones, mientras que para el transistor PMOS la corriente est formada por huecos.
Transparencia 4: Estructura fsica del Transistor MOS de Empobrecimiento o Deplexin

Esta transparencia ilustra la estructura fsica de los transistores MOS de empobrecimiento o deplexin. La principal diferencia entre un transistor de empobrecimiento y otro de enriquecimiento, como los vistos en la transparencia anterior, radica en que un transistor del primer tipo, como los que se muestran en esta transparencia, esta diseado de tal forma que presenta un canal inducido debajo de la zona de puerta (G) cuando est sin polarizar. Para el transistor NMOS se trata de un canal de tipo N que une las dos islas de tipo n+ (drenador y fuente) como se ilustra en la parte superior de la transparencia; mientras que para el transistor PMOS se trata de un canal P que une las islas de tipo p+, abajo en la transparencia. Se tiene pues que ste es tambin un dispositivo de cuatro terminales: drenador (D), puerta (G), fuente (S) y substrato (B). En la transparencia se muestran los smbolos para este dispositivo considerado como de cuatro o tres terminales. En cuanto a su funcionamiento, al margen del detalle, es importante hacer notar de nuevo que al igual que en el caso del transistor de enriquecimiento, entre la puerta (G) y el resto del dispositivo hay un aislante, lo que quiere decir que no pasa corriente por el terminal de puerta, es decir I G = 0 siempre. Por otra parte, dado que en ausencia de polarizacin entre la puerta (G) y el substrato (S) existe un canal que establece una conexin entre las dos zonas fuertemente dopadas, se tendr una corriente elctrica entre los terminales de fuente (S) y drenador (D) si se fuerza una diferencia de potencial entre ellos. Por tanto para eliminar el canal en este dispositivo es necesario aplicar una tensin de polaridad contraria a la aplicada en el caso del transistor de enriquecimiento, de ah la denominacin de transistor de deplexin o empobrecimiento empleada. Para este tipo de transistores, a la tensin mnima para eliminar este canal se denomina en ingles tensin de "pinch off" VP.
Transparencia 5: El Transistor MOS de enriquecimiento: Regiones de operacin: zona de CORTE

Esta transparencia trata de ilustrar el principio ms bsico de la operacin de un transistor MOS, y de paso introducir la primera zona de operacin: la regin de CORTE. Vamos a usar como ejemplo un transistor NMOS de enriquecimiento, porque los principios de funcionamiento son iguales en todos los casos.
27/34
28/34
Observa el dibujo de la parte de arriba de la transparencia. El substrato (B) se ha conectado a la fuente (S), y se ha puesto una fuente de tensin entre la puerta (G) y la fuente (S). De esta manera, la tensin en la puerta es mayor que la tensin en el substrato (o fuente), y aparece un campo elctrico E hacia abajo. Como consecuencia, muchos electrones del substrato (recuerda que aunque sea de tipo p hay electrones, que son los portadores minoritarios) se desplazan hacia arriba y se agolpan debajo de la puerta, entre las islas n+ de drenador y fuente. Si la tensin V GS supera un cierto umbral V T , es decir para V GS V T el nmero de electrones entre las islas es tan grande que en realidad el semiconductor ya no es p, sino n. Se dice que se ha creado un canal n entre el drenador y la fuente. En estas condiciones, si ahora ponemos una fuente V DS 0 entre el drenador y la fuente, habr un flujo de electrones a travs del canal, es decir se establece una corriente elctrica I D , como puedes ver en la figura del centro de la transparencia. Si V GS V T no hay canal, y aunque pongamos una fuente V DS 0 no habr movimiento de electrones, es decir I D = 0 . En este caso, decimos que el transistor trabaja en CORTE.
Transparencia 7: El Transistor MOS de enriquecimiento: Regiones de operacin: zona de SATURACIN

Supongamos que V GS V T , es decir tenemos un canal n y no estamos en corte. Si hacemos V DS > 0 y grande, ser V GD = V GS V DS < V GS , es decir la cada de tensin entre la puerta y el drenador ( V GD ) es ms pequea que la cada de tensin entre la puerta y la fuente ( V GS ), por tanto el campo elctrico cerca del drenador ser ms pequeo que el campo elctrico cerca de la fuente, se atraen ms electrones en el extremo de la fuente y por tanto el canal no es uniforme, sino que su seccin es mayor en las proximidades de la fuente que en las del drenador. Esto es lo que se ilustra en la figura de la parte de arriba de la transparencia. Observa ahora la figura de abajo. Conforme crece V DS se hace V GD cada vez ms pequeo, hasta que llega un momento en que V GD V T , y el canal desaparece en el extremo del drenador. La corriente no es nula, lo que ocurre es que ahora no es de arrastre, sino de difusin, es decir los electrones no llegan al drenador a travs del canal, sino que se difunden por el substrato p hasta llegar al drenador. Esta corriente no depende de V DS , como se puede ver en la grfica que relaciona I D y V DS . Se dice entonces que el transistor se "satura", o que trabaja en la zona de SATURACIN.
Transparencia 6: El Transistor MOS de enriquecimiento: Regiones de operacin: zona HMICA

Supongamos que V GS V T , es decir tenemos un canal n y no estamos en corte. Si hacemos V DS > 0 habr una corriente a travs del canal, como vimos en la transparencia anterior. Supongamos ahora que V DS es muy pequea, de forma que V GD = V GS V DS V GS , es decir la cada de tensin entre la puerta y el drenador ( V GD ) es aproximadamente igual a la cada de tensin entre la puerta y la fuente ( V GS ), o dicho de otra forma, el campo elctrico cerca del drenador es aproximadamente igual al campo cerca de la fuente. Tenemos por tanto un nmero parecido de electrones atrados en los extremos de drenador y fuente, y el canal es aproximadamente igual en ambos lados, es uniforme. En estas condiciones, el canal se comporta como un trozo de conductor real (con una resistencia asociada), el transistor conduce la corriente segn la ley de Ohm, es decir es corriente de arrastre (cuando se aplica el campo creado por V DS aparece la corriente I D ). Observa la grfica de la parte de abajo de la transparencia. Vers que la relacin entre I D y V DS es la de una resistencia, cuyo valor es la inversa de la pendiente de la recta. Observa que la pendiente crece conforme crece V GS . La razn es que cuanto mayor es V GS mayor es el nmero de electrones y mayor la seccin del canal, es decir el canal conduce mejor, su resistencia es menor. Cuando estamos en estas circunstancias (recuerda que V DS es pequea) decimos que estamos en zona HMICA o LINEAL.
Transparencia 8: El Transistor MOS como elemento de circuito

En primer lugar comentar que aunque en la transparencia solo representan los transistores NMOS y PMOS de enriquecimiento, lo que aqu se dice es igualmente valido para los transistores MOS de empobrecimiento. Como ya se ha indicado, el transistor MOS, como elemento de circuito, puede ser considerado en la mayora de los casos como un elemento de tres terminales. En esta transparencia se destacan las principales variables de circuito que se emplean para caracterizar su comportamiento. Estas variables son en general seis; las tres intensidades de corriente y las tres tensiones en cada uno de sus terminales. Tambin es posible, como alternativa a las variables de tensin en los terminales, escoger la diferencia de potencial en sus terminales dos a dos. Ambos conjuntos se ilustran en la parte superior de la transparencia para los dos tipos de transistores MOS posibles (NMOS y PMOS). Ahora bien, de estos conjuntos de variables, slo cuatro de ellas (dos intensidades y dos tensiones) son independientes, dado que las leyes de Kirchhoff imponen dos condiciones de ligadura entre dichas variables. Se tienen pues tres posibilidades para escoger dichas variables independientes. Esto da lugar a tres posibles configuraciones para el transistor MOS, (ya sea NMOS o PMOS), segn se muestra en la parte inferior de la transparencia (slo para
29/34
30/34
transistor NMOS): Configuracin en fuente comn, donde se elige el terminal de emisor como referencia de tensiones. Configuracin en puerta comn, donde es el terminal de base el escogido como referencia y configuracin en drenador comn donde hace lo propio el terminal de colector. Todas ellas son empleadas en circuitos electrnicos, aunque en este curso prestaremos ms atencin a la configuracin en fuente comn.
Transparencia 10: El Transistor MOS como elemento de circuito: Tabla resumen

Aqu se resumen los modelos y condiciones para los transistores de empobrecimiento, de enriquecimiento, PMOS y NMOS. Su explicacin es similar a la hecha en las transparencias anteriores, donde tomamos como ejemplo el NMOS de enriquecimiento. Slo hay dos diferencias significativas. En primer lugar, para los transistores de empobrecimiento (mira la parte de abajo de la transparencia), podemos considerar que poseen una tensin umbral V T negativa. La razn es que el canal existe de partida "viene de fbrica", y no hay que hacerlo aumentando V GS . Por tanto, si queremos poner al transistor en corte, tenemos que destruir el canal, y eso implica crear un campo hacia arriba (mira la figura) que haga que los electrones se muevan hacia abajo, y el canal "se vace" de electrones. (En el comentario a la transparencia 4 se ha denominado a esta tensin, tensin de "pinch-off" VP, con la consideracin que aqu se hace podemos simplificar y unificar el tratamiento de ambos tipos de transistores y emplear el mismo conjunto de ecuaciones para modelarlos) En segundo lugar, observa que en los modelos y las ecuaciones de los transistores PMOS la D aparece donde apareca la S en los transistores NMOS, y viceversa. Este cambio se debe a que los transistores PMOS crean un canal p rico en huecos, es decir conducen utilizando huecos como portadores. Como los huecos tienen carga positiva, y los electrones negativa, para reproducir los comportamientos que hemos conseguido con los transistores NMOS de las transparencias anteriores (que utilizan electrones como portadores) tenemos que invertir los campos elctricos, lo que equivale a invertir los lugares de D y S y de G y S en las ecuaciones. Por ejemplo, para atraer huecos hacia arriba en la parte de arriba de la transparencia 4 tendramos que crear un campo hacia arriba, lo que significa hacer V GS < 0 , o lo que es igual V SG > 0 .
Transparencia 9: El Transistor MOS como elemento de circuito: Modelos y condiciones

En esta transparencia se dan los modelos y las condiciones en las regiones de operacin. Como en otros dispositivos, tratamos de obtener condiciones que nos digan cundo un modelo es vlido, y lo hacemos utilizando las grficas que relacionan las intensidades y las tensiones en el dispositivo. En primer lugar, en la parte de arriba a la izquierda podemos ver la grfica de I D frente a V GS . Observa que para V GS V T es I D = 0 , es decir estamos en CORTE. Tomamos pues la condicin V GS V T para comprobar que estamos en corte. Como modelo, dado que I G = 0 (eso ocurre siempre en el transistor MOS) y I D = 0 podemos tomar el de la transparencia, es decir todos los terminales en circuito abierto (arriba a la derecha en la transparencia). Si V GS V T estaremos en corte o saturacin. Para decidir entre una y otra recurrimos a la grfica de I D frente a V DS (en el centro a la izquierda). Recuerda de la transparencia anterior que la frontera estaba en el momento en que el canal desaparece en el extremo de drenador, es decir cuando V GD = V T V GS V DS = V T V DS = V GS V T . Para V DS grande, es decir para V DS V GS V T el transistor est en saturacin, y para V DS pequea, es decir para V DS V GS V T el transistor est en hmica. Los modelos en corte y saturacin no se obtienen fcilmente de las expresiones que ya conocemos, y los pondremos directamente en esta transparencia. Observa que el terminal de puerta s se modela fcilmente mediante un circuito abierto, ya que hemos dicho que I G = 0 siempre, por haber un aislante entre la puerta y el resto del transistor. La intensidad I D la podemos modelar como una fuente de intensidad controlada por tensin, con las ecuaciones que se dan en la transparencia. En el caso particular de V DS muy pequea, que es el caso que se ilustra en la parte de abajo de la transparencia 6, podemos modelar al transistor como una resistencia, lo que tambin se muestra abajo de esta transparencia.
Transparencia 11: El Transistor MOS como elemento de circuito: Ejemplos.

Esta transparencia propone dos ejemplos sencillos de circuitos que incluyen transistores MOS, sobre los que se realizan diversos clculos, que han sido completados en clase.
Transparencia 12: El transistor MOS como elemento de circuito

Esta transparencia resume el algoritmo de resolucin de circuitos que incluyen transistores MOS. Como es un algoritmo conocido, no se comentar aqu.
31/34
32/34
Transparencia 13: El Transistor MOS como elemento de circuito: Ejemplos

En esta transparencia se propone un nuevo ejemplo de circuito que incluye dos transistores MOS. La solucin se desarrolla aqu y en las siguientes transparencias. Cabe sealar que este circuito es utilizado como inversor lgico. Concretamente como elemento de la familia lgica NMOS que se presenta en transparencias posteriores. Tambin es importante observar los datos de consumo.
Transparencia 18: Familias lgicas con transistores MOS: Puertas lgicas NMOS
En esta transparencia se muestra un inversor de la familia NMOS, y su caracterstica de transferencia. Tambin puedes ver cmo se hacen puertas NOR y NAND, as como algunos datos que dan una idea de la calidad de las puertas. De la comparacin de los esquemas de las tres puertas se desprende la sistematicidad de su estructura. Vemos que el circuito puede dividirse en dos partes, una constituida por un transistor NMOS de empobrecimiento, con la puerta y la fuente cortocircuitadas, denominado transistor de carga; y un bloque constituido por una red transistores NMOS de enriquecimiento que implementa la funcin que se desea implementar negada. En esta red la operacin OR se hace corresponder a una asociacin en paralelo de elementos, mientras que la operacin AND se hace corresponder a una asociacin en serie. Esta idea es explotada como veremos en transparencias posteriores para realizar funciones booleanas de forma muy compacta que se denominan funciones NMOS. Por otra parte, el transistor de carga (Mt) podra ser tambin un transistor de enriquecimiento, con la configuracin que se ilustra en la transparencia, esto es, con la puerta y el drenador cortocircuitados. Las puertas y funciones lgicas implementadas con transistores NMOS ocupan muy poca rea, lo que las hace ideales para implementar circuitos muy grandes en un chip. Su consumo de potencia en condiciones estticas es pequeo. Resultando ms importante cuando hay transiciones en las entradas, esto es, hay consumo de potencia dinmica. Por esta razn el consumo de potencia depende de la frecuencia de trabajo.

Esta transparencia es continuacin de la solucin del ejemplo de la transparencia anterior.

Esta transparencia es continuacin de la solucin del ejemplo de la transparencia anterior.

En esta transparencia se propone un nuevo ejemplo de circuito que incluyen transistores MOS. Uno de ellos NMOS y otro PMOS conectados en una configuracin que se denomina complementaria. Ntese que las puertas de ambos transistores estn conectadas entre si, as como sus drenadores, mientras que la fuente del transistor NMOS se conecta a tierra y la del transistor PMOS lo hace a la alimentacin VDD. La solucin se desarrolla aqu y en la siguiente transparencia. Y en ella se hace patente tambin la complementariedad o simetra en cuanto a funcionamiento. Cabe sealar que este circuito es utilizado como inversor lgico. Concretamente, como elemento de la familia lgica CMOS que se presenta en transparencias posteriores. Tambin es importante observar que el consumo es nulo en cada una de las situaciones consideradas.
Transparencia 19: Familias lgicas con transistores MOS: Puertas lgicas CMOS
Si utilizamos transistores NMOS y PMOS en un esquema denominado complementario, tenemos las puertas de esta transparencia, que se llaman CMOS. Observa que la grfica del inversor es la ms parecida a la ideal que hemos visto en la asignatura, lo que se traduce en un margen de ruido muy bueno. De la comparacin de los esquemas de las tres puertas se desprende la sistematicidad de su estructura. Vemos que el circuito puede dividirse en dos partes, un bloque constituido por una red de transistores PMOS, y un bloque constituido por una red transistores NMOS ambos de enriquecimiento. La red NMOS implementa la funcin que se desea implementar negada. En esta red, al igual que ocurre en el caso de la familia NMOS, la operacin OR se hace corresponder a una asociacin en paralelo de elementos, mientras que la operacin AND se hace corresponder a una

En esta transparencia se completa la solucin del ejemplo propuesto en la transparencia anterior.
33/34
34/34
asociacin en serie. Por su parte la red de transistores PMOS sigue una estructura complementaria a esta, esto significa que en ella la operacin OR se hace corresponder a una asociacin en serie de elementos, mientras que la operacin AND se hace corresponder a una asociacin en paralelo. Esta idea es explotada como veremos en transparencias posteriores para realizar funciones booleanas de forma muy compacta que se denominan funciones CMOS. En estas puertas y en las de la transparencia anterior, gracias a que la puerta est aislada y se modela como un circuito abierto, podemos conectar un nmero en teora infinito de puertas sin "estropear" las tensiones de 0 y 1, es decir VOH y VOL, como ocurra con las puertas bipolares o con diodos. La limitacin viene ahora dada por la velocidad de operacin, ya que la respuesta es ms lenta conforme conectamos ms y ms puertas a una dada. Las puertas y funciones lgicas implementadas con transistores CMOS ocupan ms rea que las realizas con la familia NMOS, lo que resulta una desventaja frente a estas. Sin embargo el consumo de potencia en condiciones estticas para la familia CMOS es nulo, consumiendo potencia slo cuando hay transiciones en las entradas, esto es, como en el caso de la familia NMOS, hay consumo de potencia dinmica. Por esta razn el consumo de potencia depende de la frecuencia de trabajo. Observa la tabla de la parte de abajo de la transparencia, donde se compara una puerta CMOS con otra TTL, las dos puertas ms utilizadas para hacer circuitera de interfaz entre microcontroladores y microprocesadores y elementos de sistema como buses de comunicacin de datos. Nota que el consumo depende de la frecuencia del reloj. Observa tambin que a bajas frecuencias las puertas CMOS consumen menos que las TTL, pero a altas frecuencias es al revs.
Transparencia 21: Familias lgicas con transistores MOS: Funciones Booleanas CMOS
En esta transparencia se ilustra la capacidad disear funciones lgicas complejas con transistores NMOS y PMOS complementarios, o funciones CMOS. En la parte superior se muestra como se puede aumentar el fan-in de una puerta lgica. En el caso de una puerta NOR, arriba a la izquierda, aadir una entrada adicional supone aadir a su vez un transistor NMOS en paralelo y un transistor PMOS en serie. Para el caso de una puerta NAND, arriba a la derecha, aadir una entrada adicional supone aadir un transistor NMOS en serie y un transistor PMOS en paralelo. La estructura bsica de las funciones booleanas CMOS se ilustra en la parte inferior de la transparencia y ya ha sido comentado el la transparencia 19.
Transparencia 22: Familias lgicas con transistores MOS: Funciones Booleanas CMOS
Esta transparencia se ilustran estas ideas con las mismas funciones booleanas ejemplo empleadas en la transparencia 20.
Transparencia 23: Familias lgicas con transistores MOS: Comparacin entre Implementaciones
Esta transparencia compara el nmero de transistores empleados en diferentes posibilidades de implementacin de una de las funciones booleanas ejemplo vistas en las anteriores trnasparencias. Se destaca principalmente el nmero de transistores empleado en cada una de ellas, para ilustrar as la ventaja que podrs suponer la implementacin directa de funciones booleanas con transistores.
Transparencia 20: Familias lgicas con transistores MOS: Funciones Booleanas NMOS
En esta transparencia se ilustra la capacidad disear funciones lgicas complejas con transistores NMOS. En la parte superior se muestra como se puede aumentar el fan-in de una puerta lgica. En el caso de una puerta NOR, arriba a la izquierda, aadir una entrada adicional supone aadir a su vez un transistor NMOS en paralelo. Para el caso de una puerta NAND, arriba a la derecha, aadir una entrada adicional supone aadir un transistor NMOS en serie. La estructura bsica de las funciones booleanas NMOS, presentada tambin en el comentario de la transparencia 18, se ilustra aqu en la parte central de la transparencia. En la parte inferior de la transparencia se ilustra esa idea con funciones booleanas ejemplo.
1/6
2/6
Problemas
1.- Averiguar la regin en que trabajan los transistores MOS de la Figura 1 si VA-VB>VT. Es decisiva esta ltima condicin en los casos de las figuras 1b y 1c?. VA VA VA VA
Cuestiones
1.- Explica brevemente la estructura fsica de los transistores MOS. Describe su tipologas y sus principales rasgos caractersticos. 2.- Describe brevemente las regiones de funcionamiento de un transistor MOS (NMOS o PMOS). Explica como funciona el transistor en cada una de ellas. 3.- Cules son las variables que definen el punto de operacin de un transistor MOS como elemento de circuito en configuracin de fuente comn. Caracteriza en funcin de ellas sus diferentes zonas de operacin. 4.- Cules son las principales diferencias entre un transistor NMOS y un transistor PMOS en cuanto a su estructura fsica y en cuanto a su funcionamiento como elemento de circuito? 5.- Dibuja el esquema del inversor y la puerta NOR de la familia NMOS y describe brevemente su funcionamiento, en trminos de las zonas de operacin de los transistores que los constituye. Indicar cules son las caractersticas ms destacables de esta familia lgica. 6.- Dibuja el esquema de la puerta NAND de la familia NMOS y describe brevemente su funcionamiento, en trminos de las zonas de operacin de los transistores que los constituye. 7.- Dibuja el esquema del inversor y la puerta NOR de la familia CMOS y describe brevemente su funcionamiento, en trminos de las zonas de operacin de los transistores que los constituye. Indicar cules son las caractersticas ms destacables de esta familia lgica. 8.- Dibuja el esquema de la puerta NAND de la familia CMOS y describe brevemente su funcionamiento, en trminos de las zonas de operacin de los transistores que los constituye. 9.- Realiza una comparacin entre las familias lgicas NMOS y CMOS.
VB VB VB Figura 1a Figura 1b Figura 1c Figura 1d 2.- Calcula el punto de operacin del transistor MOS de la Figura 2. Indicar cul es la potencia consumida por el circuito. Cul es la potencia disipada en el transistor? VDD RD M
=500A/V2
VB
VT= -2V RD= 10k RS= 2k RS Figura 2 3.- En el circuito de la Figura 3, calcular el valor de p sabiendo que la corriente IS es de 50mA. Calcular tambin el valor de vo y la potencia aportada por la fuente de alimentacin. VDD VDD =5V =12,5mA/V2 vo Figura 3 4.- Calcular vo en los circuitos de la Figura 4 para los valores de entrada vi = 0V y vi = 5V. Indicar cual es el consumo en cada caso. Probar que los dispositivos trabajan en las regiones que se suponen. Comparar los resultados. VDD=5V VR =7V VDD=5V
t=25A/V2 b=100A/V2
VDD= 5V
VTN= 1,5V VTP= 2,0V
Mt Vo Vi Mb
t=25A/V2 b=100A/V2
Mt Vo Vi Mb
VTt=VTb= 1V
VTt=VTb= 1V
Figura 4a
Figura 4b
3/6 5.-Calcula los valores elctricos asociados a los valores lgicos a la salida de las puertas NOR de la Figura 5 para cada una de las cuatro combinaciones posibles de las entradas. Calcula tambin el consumo en cada caso. Probar que los dispositivos trabajan en las regiones que se suponen. VDD=5V 1M VA MA Figura 5a Vo VB MB VA MA MB VDD=5V Mt VT= -1V Vo VB VA MA VDD=5V Mt VT= 1V Vo MB VB B O A C Figura 8a Figura 5b
=50A/V2
4/6 8.- Para los circuitos de la Figura 8, indicar a que familia lgica pertenecen y cul es la funcin booleana que realizan, siendo O la salida. Justificar adecuadamente la respuesta. VDD VDD A O A D C Figura 8b B D A B C Figura 8c B VDD C O A C B C A Figura 8d VDD B
Figura 5c Formulario: S G VT < 0 D
VTA=VTB= 1V
6.- En el circuito de la Figura 6, calcular los valores de salida y el consumo para los valores de entrada Vi=5V y Vi=0V. Probar que los dispositivos trabajan en las regiones que se suponen. VDD=5V 1M V= 0.7V Vi 10k Figura 6 7.- Para los cuatro inversores de la Figura 7, calcular los valores de salida Vo asociados a las entradas alta Vi=5V y baja Vi=0V. 5V VT= 1V Vi 10k Figura 7a M Q Vo 7V 5V M Q VT= -1V Vo Vi 10k 5V M Q Vo Vi 10k Figura 7d
M=50A/V2
D G VT > 0 S G
D VT < 0 S G
S VT > 0 D S
Vo
=50A/V2
D G S D
- ( V V T )2 ID = -2 GS
si V GS V T
G D S
si V SG V T
VT= 1V
2 - ( V VT ) I D = -2 SG
G S D
2
G D S
2
5V VT= 1V M Vo Q
VT= 1V Vi 10k
V DS I D = ( V G S V T ) V DS --------2
V SD ID = ( V SG VT ) V SD --------2
G S
G D
Figura 7b
VCESAT=0.2V
Figura 7c
Q=30
VBEON=VBEACT=VBESAT=0.7V
5/6 SOLUCIONES: 1a.- saturacin, 1b.- corte, 1c.- corte, 1d.- saturacin. 2.- ID= 0,352mA; VGS = -0,704; VDS = 0,776 V; PDD= 1,76 mW ; PM= 0,23 mW. 3.- P = 28 mA/V2; vo = 4,33 V; PDD = 250 mW. 4a.- (Vo(0) = 5 V, P(0) = 0 W); (Vo(1) = 0.89 V, P(1) = 1,57 mW). 4b.- (Vo(0) = 4 V, P(0) = 0 W); (Vo(1) = 0.42 V, P(1) = 0,80 mW). 5a.- (Vo(00) = 5V, P(00) = 0 W); (Vo(01) = 0.025 V, P(01) = 24,875 W); (Vo(10) = 0.025 V, P(10) = 24,875 W); (Vo(11) = 0.0125 V, P(11) = 24,937 W). 5b.- (Vo(00) = 5 V, P(00) = 0 W); (Vo(01) = 0.13 V, P(01) = 0,125 mW); (Vo(10) = 0.13 V, P(10) = 0,125 mW); (Vo(11) = 0.063 V, P(11) = 0,125 mW). 5c.- (Vo(00) = 4 V, P(00) = 0 W); (Vo(01) = 1.17 V, P(01) = 1 mW); (Vo(10) = 1.17 V, P(10) = 1 mW); (Vo(11) = 0.73 V, P(11) = 1,33 mW)). 6.- (Vi = 5 V, Vo = 0.015 V, P = 24,925 W); (Vi = 0 V, Vo = 5 V, P = 0 W). 7a.- (Vi=5V, Vo=0.2V), (Vi=0V, Vo=4V); 7b.- (Vi=5V, Vo=0.2V), (Vi=0V, Vo=5V); 7c.- (Vi=5V, Vo=0.2V), (Vi=0V, Vo=5V); 7d.- (Vi=5V, Vo=0.2V), (Vi=0V, Vo=5V). 8a.- NMOS, O=A(B+C+D); 8b.- NMOS, O=(A+B)(C+D); 8c.- CMOS, O=ABC; 8d.- CMOS, O=AB+C.
6/6
1/22
2/22
TEMA 7: MEMORIAS SEMICONDUCTORAS
MEMORIAS SEMICONDUCTORAS
7.1. Introduccin 7.2. Memorias ROM.

7.1.1. ROM con diodos o BJTs. 7.1.2. ROM con MOS. 7.1.3. Programacin de las memorias ROM.
7.3. Memorias RAM.

7.2.1. RAM esttica. 7.2.2. RAM dinmica.
TIPOLOGA
3/22
4/22
MEMORIAS DE SOLO LECTURA (ROM)

PUERTA OR
V1 VO D1 D2 Vn Dn
ROM CON DIODOS O BJTs rom programada por mscara (mask programmable)
n entradas
ROM 2n x m
m salidas
V2
R
0
nx2n
2n-2 2n-1

ENTRADAS
Dec
DECODIFICADOR
0 1
1 2 3 4 5 6 7
m-2
m-1
A B
A O
PUERTA OR
SALIDAS
entrada 0(decimal) entrada 1(decimal) 1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 1 0 entrada 2(decimal) entrada 3(decimal) entrada 4(decimal) entrada 5(decimal)
VA VB
VO DA DB
PUERTA NOR VDD Mt
Vo
VA
MA
VB MB
entrada 6(decimal) entrada 7(decimal)
5/22
6/22
ROM CON MOS - MATRIZ NOR

PUERTA NOR VDD PUERTA NAND VDD
ROM CON MOS - MATRIZ NAND
Mt Vo V1 V2
M1 M2
rom programada por mscara (mask programmable)

V1 V2
0
Mt Vo
M1 M2
0
rom programada por mscara (mask programmable)
Vn
Mn
Vn
Mn
DECODIFICADOR
ENTRADAS
2 3 4 5 6 7
DECODIFICADOR
1 2 3 4 5 6 7
SALIDAS
entrada 0(decimal) entrada 1(decimal) entrada 2(decimal) entrada 3(decimal) entrada 4(decimal) entrada 5(decimal) entrada 6(decimal) entrada 7(decimal) 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 1 entrada 0(decimal) entrada 1(decimal) entrada 2(decimal) entrada 3(decimal) entrada 4(decimal) entrada 5(decimal) entrada 6(decimal) entrada 7(decimal) 1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0
ENTRADAS
SALIDAS
1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0
0 0 1 0 0 0 0 1
1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0
1 0 0 0 1 0 1 0
7/22
8/22
PROGRAMABILIDAD EN LAS ROM rom programada por usuario (field programmable) CON BJTs
PROGRAMACIN EN LAS ROM MOS Celda FAMOS (floating avalanche MOS) Rayos Ultravioleta
V G = V PP
G
Fusible VLActiva
S n+ p
D n+
G S n+ p
V D V PP
D n+
CON MOS 128K x 8 celdas: 13.1 segundos para programar, y 20 minutos para borrar Dispositivo de puerta flotante puerta G S p n+ aislante
VT VGS
Celda FLOTOX (floating-gate tunnel-oxide) G S n+ p n+ D

V G = V PP VD = 0
drenador D n+
puerta flotante
ID
G S n+
VG = 0 V D = V PP
fuente
n+ D
Dispositivo sin programar G D n+ p S n+

ID
Celda FLASH G S n+ p
V G = V PP V S = V PP
D n+
VG = 0
V D V PP
S n+ p
D n+
Dispositivo programado
V*T VLActiva
VGS
256K x 8 celdas: 2.6 segundos para programar, y 1 segundo para borrar

9/22
10/22
MEMORIAS DE ACCESO ALEATORIO (RAM)

MEMORIAS DE LECTURA Y ESCRITURA (RD/WR Memory)
RAM ESTTICA: PRINCIPIO PRINCIPIO: Celda Biestable

A
voA viB Q1
viA voB
B
voA viB
(0,0)
Q0 viA voB
viA voB
voA viB
B
viA voB
voA viB
B
Celda Bsica NMOS

Array de Celdas de Memoria
X1
C
Columnas
Celda de Memoria
A
viA
voA viB
B
XM
voB
W Entrada
Y1
YN
R Salida
Seleccin de filas
Llave analgica
11/22
12/22
EL MOS COMO LLAVE ANALGICA LLAVE ANALGICA NMOS Control
RAM ESTTICA: CELDA Y ARQUITECTURA CELDA BSICA NMOS

C
C
Xj
Fila
0
OFF
Celda ij
Circuito abierto
W Yj
1
D ON S
Cortocircuito
Entrada
Columna
Salida
ARRAY DE CELDAS
ID
hmica
X1
(0,0)
VDS
XM
W Entrada
Y1
YN
R Salida
13/22
14/22
RAM ESTTICA: OPERACIN No seleccin

C Columnas C C C Columnas
RAM DINMICA PRINCIPIO

Xj +
V C V DD
Xj = 0
+
VC 0
CARGADO: SE ALMACENA UN UNO
DESCARGADO: SE ALMACENA UN CERO
Celda ij
Celda ij
CELDA BSICA
Seleccin de fila
Lnea de sensado de columna
Yj
Yj = 0
C C Columnas
Seleccin Lectura
Xj = 1
ARRAY DE CELDAS
X1 Celda ij W=0 Entrada
C
R= 1 Yj = 1 Salida
C
SeleccinEscritura
Columnas
XM
Xj = 1
Amplificador sensor Amplificador sensor
Celda ij W=1 Entrada

W R=0 Entrada Salida R

Y1
YN
Yj = 1
Salida
15/22
16/22
TEMA 7: BREVE EXPLICACIN DE LAS TRANSPARENCIAS Transparencia 1: ndice Transparencia 2: Memorias Semiconductoras
En sentido amplio, al hablar de la memoria de un computador cabe distinguir entre dos tipos: La memoria principal y la memoria de almacenamiento masivo. A la primera se le exige un acceso rpido y flexible, y es la encargada de almacenar las instrucciones y los datos de los programas en ejecucin, mientras que a la segunda se le exige gran capacidad de almacenamiento. Las memorias llamadas de acceso aleatorio (RAM) resultan ser las ms adecuadas para cumplir con las caractersticas exigidas a la memoria del primer tipo, dado que para ellas el tiempo de acceso a la informacin es independiente de la posicin y/o secuencia de almacenamiento. La regularidad de su estructura y de la de los circuitos empleados en su realizacin, las hace buenos candidatos para ser integradas en circuitos VLSI. As pues, las memorias semiconductoras, entendidas stas como dispositivos de almacenamiento de informacin realizados con tecnologa de circuitos integrados, son elementos fundamentales en los sistemas basados en micropocesador, sobre todo como elemento del que se requiere flexibilidad y tiempo de acceso reducidos, aportando adems la ventaja de su bajo consumo y una capacidad de almacenamiento cada vez ms elevada, sobre todo a partir de los ltimos avances tecnolgicos en cuanto a fabricacin de circuitos integrados que estn permitiendo la fabricacin de chip de memoria con gran capacidad de almacenamiento, del orden de gigabit. En la transparencia se muestra un diagrama de bloques de uno de estos sistemas en el que aparecen bloques de memoria RAM de diferentes tipos. Estos en general son fabricados con diferentes tecnologas y presentan diferentes condiciones y tiempos de acceso. Frente a las anteriores, las memorias de acceso secuencial son empleadas como elementos de almacenamiento masivo. As, aunque el tiempo de acceso es superior y depende de la posicin que ocupe la informacin requerida en el sistema de almacenamiento, ya que en ellas los datos son accesible en la misma secuencia en la que fueron almacenados, esto se compensa con su gran capacidad de almacenamiento. La tecnologa de fabricacin es muy variada, en incluye la de los soportes magnticos, (cintas magneticas, discos duros y disquets,etc.) u pticos (CD, CDROM, DVD, etc,). En la parte inferior de la transparencia se muestra un esquema que recoge una clasificacin de distintos tipos de memorias semiconductoras, atendiendo a diferentes
criterios. As, junto a la distincin inicial entre memorias de acceso aleatorio RAM y de acceso secuencial. En cada una da estas a su vez cabe establecer las siguientes: Desde un punto de vista conceptual, entre las memorias de tipo secuencial cabe distinguir: las memorias FIFO (First Input - First Output) y las memorias FILO (First Input - Last Output). En las primeras el orden de acceso a los datos es el mismo en el que fueron escritos, mientras que en las segndas ste se invierte. Por su parte dentro de la categora de memorias RAM cabe establecer dos tipos fundamentales. Las memorias de slo lectura (ROM) y las memorias de lectura y escritura (R/W Memory). Las primeras caen tambin dentro de la catergora de las denominadas memorias no voltiles, esto es, dispositivos de almacenamiento que mantienen la informacin en ausencia de alimentacin elctrica. Por su parte las segndas pierden la informacin en ausencia de alimentacin, por lo que caen en la categora de las llamadas memorias voltiles. Aunque originariamente todas las ROMs eran memorias programadas por mscara, esto es, su programacin queda establecidad durante el proceso de fabricacin. Posteriores desarrollos tecnolgicos han permitido fabricar dispositivos ROM programables por el usuario, dando lugar a las denominadas memorias PROM (memorias ROM programables en campo). A su vez, cabe distinguir dos tipos de memorias PROM. Una de ellas de un solo uso, basada en tecnologa que emplea fusibles, son las PROM propiamente dichas; y por otra parte las memorias PROM grabables u borrables, que permiten reprogramacin, denominadas memorias EPROM. Por ltimo existen diferentes mecanismos para realizar el proceso de grabado y borrado de una EPROM, de forma que cabe distinguir a su vez dos tipos de memorias PROM borrables: las EPROM propiamente dichas, por una parte, que emplean irradiacin con luz ultravioleta para el proceso de borrado; y las EEPROM, que emplean procedimiento elctrico. Dentro de la categora de las memorias RAM voltiles, cabe distinguir a su vez entre las memorias RAM estticas (SRAM) y las memorias RAM dinmicas (DRAM). La principal diferencia entre ambas recae en el circuito que constituye la celda bsica de almacenamiento. Siendo la base de este un circuito biestable en el primer caso, y un elemento capacitivo en el segundo. En las siguientes transparencias se precisan algo ms algunos de los conceptos y elementos aqu mencionados.
17/22
18/22
Transparencia 3: Memoria de solo lectura (ROM)

Las memorias ROM fueron concebidas para ser slo ledas (Read Only Memory) y guardar la informacin incluso cuando no estn alimentadas, por lo que se dice que son no voltiles. Hoy en da hay memorias ROM que se programan con seales elctricas fcilmente, es decir se pueden escribir desde el sistema, como se ha indicado en el comentario de la transparencia anterior y se estudiar con ms detalle en posteriores transparencias.. Como bloque de diseo digital, una memoria ROM de 2n palabras de m bits (2n x m bits) como la que se ilustra en esta transparencia, puede ser considerada como un bloque combinacional que agrupa a un decodificador de n entradas y un conjunto de m puertas OR, estos es, una por salida, y de 2n entradas cada una. La conexin entre las salidas del decodificador y las entradas de las puertas OR pueden ser especificadas de diferente manera de modo que el sistema resultante queda configurado como un elemento de almacenamiento de informacin de modo permanente. As, cada combinacin de entrada es una direccin de memoria, y la correspondiente salida una palabra de m bits. Desde el punto de vista del diseo lgico, una ROM 2n x m bits programada implementa m funciones booleanas de n variables. En una memoria ROM integrada el array de puertas OR puede ser realizado partiendo de diferentes realizaciones de puertas OR con diferentes dispositvos semiconductores como los estudiados en temas precedentes, as se tiene memorias ROM construidas a partir de matrices OR con diodos, transistores bipolares o MOS.
Fjate en la memoria y en su contenido de debajo, compara y observa que hay un 1 por cada diodo, y un 0 en el resto de la memoria. En lugar de diodos suele haber transistores BJTs, como se muestra en la esquina superior izquierda de la transparencia, aunque el funcionamiento es similar. La ROM de la transparencia es programable por mscara, que quiere decir que las conexiones de los diodos estn hechas por el fabricante. El usuario pide la ROM con un contenido de datos determinado, y el fabricante la sirve con ese contenido.
Transparencia 5: ROM con MOS- matriz NOR

Aqu se muestra una memoria ROM hecha con transistores MOS. Como ves, se llama matriz NOR, y la razn es que cada columna es una puerta NOR hecha con transistores MOS. As, si una fila es seleccionada y hay un transistor en la columna que miramos (fjate por ejemplo en la sealada con lnea discontinua) se realiza la operacin NOR y aparece un 0 a la salida de la puerta, es decir a la salida de la columna. Fjate en la memoria y en su contenido de debajo, compara y observa que hay un 0 por cada transistor, y un 1 en el resto de la memoria.
Transparencia 6: ROM con MOS- matriz NAND

Esta memoria funciona igual que la anterior, pero ahora se implementa una funcin NAND en cada columna. Otra diferencia importante para entender su funcionamiento es que las filas se seleccionan con un 0 (fjate en los inversores en las salidas del decodificador), por lo tanto la fila que se selecciona (entrada de la puerta NAND si hay un transistor MOS) tendr entrada 0 y la del resto de las filas ser 1. As, al ser seleccionada una de las entradas de la puerta NAND (cero en su entrada) aparecer un 1 a la salida. Fjate en la memoria y en su contenido de debajo, compara y observa que hay un 1 por cada transistor, y un 0 en el resto de la memoria.
Transparencia 4: ROM con diodos o BJT

En la transparencia se muestra una memoria ROM hecha con diodos. Observa que si la salida del decodificador selecciona una fila, es decir tiene un valor de tensin alto (por ejemplo 5V), a la salida de la memoria tendremos un valor alto si hay un diodo en la fila, y bajo si no lo hay. De esta manera, si vamos seleccionando las filas una a una podemos leer a la salida los datos almacenados en la memoria. Otra forma de ver la memoria es como un conjunto de puertas OR con diodos, una por columna. Fjate por ejemplo en la columna que est rodeada de una lnea discontinua. Las entradas de la puerta son las salidas del decodificador de filas. Por lo tanto, slo una de las entradas de la puerta OR tendr un 1, la de la fila seleccionada, mientras que el resto tendrn el 0 correspondiente a las filas no seleccionadas. En definitiva, a la salida de la puerta OR, que es la salida de la columna de la memoria, habr un 1 si en alguna de las entradas hay un uno, es decir si una de las filas en las que hay un diodo de la puerta OR se selecciona.
Transparencia 7: Programacin de las ROM

En esta transparencia podemos ver cmo se puede hacer que una memoria ROM como las vistas anteriormente se programe por el usuario. En el caso de las memorias con diodos o transistores BJT se puede aadir un fusible, como se indica en la parte de arriba de la transparencia. Para programarla, se hace pasar una corriente grande por el fusible, de manera que ste se funde y se rompe, quedando desconectado el diodo o transistor. Por lo tanto, en aquellos lugares en los que se
19/22
20/22
haya fundido el fusible, ser como si no hubiera transistor o diodo, y en aquellos en los que el fusible permanezca habr que considerar que hay transistor. Cuando tenemos transistores MOS se utiliza un recurso diferente, que consiste en aadir una segunda puerta, es decir un trozo de conductor dentro del aislante que separa la primera puerta del resto del transistor. A esta puerta, que se puede ver en la parte de abajo (izquierda) de la transparencia, se le llama puerta flotante. Para programar el dispositivo, conseguimos introducir cargas dentro de la puerta flotante, de forma que se crea un campo elctrico que dificulta que los electrones se acumulen para formar el canal (recuerda que las cargas del mismo signo se repelen). El resultado es que la tensin umbral de este transistor con la puerta cargada es muy grande, como se ve en la parte de la derecha, y el transistor estar normalmente en corte, por tanto ser como si no estuviera. En conclusin, para programar una memoria como la de la transparencia 3, introducir carga en la puerta flotante de los transistores que quiero "quitar", y dejar tal cual al resto de los transistores.
EEPROMs (Electrically Erasable PROMs), porque se borran con seales elctricas. La rapidez de programacin de las EEROM hace que a menudo se utilicen como memorias de escritura y lectura no voltiles.
Transparencia 9: Memorias de acceso aleatorio (RAM)

En la parte superior de esta transparencia se muestra un esquema de la organizacin de una memoria de acceso aleatorio de lectura y escritura (R/W RAM memory). Los elementos bsicos de memoria se organizan en forma de matriz de celdas de memoria cada una de las cuales puede ser seleccionada individualmente a aprtir de una linea de seleccin de columna y una de fila, cuyo esquema se muestra en la parte inferior izquierda de la transparencia. El conjunto de lneas de seleccin se obtiene de la decodificacin de las lneas de direccin de acceso a memoria. Una lnea adicional denominada WE indica si el acceso a las celdas de memoria es de lectura de la informacin almacenada, o de modificacin de dicha informacin, esto es de escritura de la celda de memoria. El dato a escribir o leer llega a todas las celdas del array por medio de la lnea de dato, DIN para escritura, DO para lectura. En la parte inferior derecha se muestra el esquema del elemento bsico de memoria esttica. Cuyo principio de funcionamiento se ilustra en la siguiente transparencia.
Transparencia 8: Programacin de las ROM MOS

En esta transparencia se ilustra cmo se puede introducir y retirar la carga de una puerta flotante, para poder programar una ROM. Un primer mtodo (celda FAMOS) crea campos intensos (VG y VD del orden de 12V) que hacen que los electrones sean capaces de atravesar la barrera del aislante y alojarse en la puerta flotante. Para retirar la carga y poder programar de nuevo la memoria, hay que iluminar la memoria con luz ultravioleta, que da a los electrones energa suficiente para volver a atravesar la barrera del aislante y descargar la puerta. Esta segunda operacin es lenta, necesita varios minutos, y borra toda la memoria, con lo que es imposible cambiar slo un dato de la memoria. La memoria es una EPROM (Erasable Programmable ROM), que quiere decir que se puede borrar y escribir otra vez, cosa que no ocurre si utilizamos fusibles, ya que una vez rotos no se pueden recomponer. Para conseguir cargar y descargar la puerta slo con seales elctricas (sin utilizar luz ultravioleta), acelerando el proceso y permitiendo cambiar un solo dato sin borrar toda la memoria, se hizo muy delgado el aislante entre la puerta flotante y el canal, creando la celda FLOTOX, que permite el paso de los electrones para cargar y descargar la puerta gracias al efecto tnel. La celda FLASH, de abajo de la transparencia, tambin se borra y programa con seales elctricas, pero es una mezcla de las anteriores. Se escribe como la celda FAMOS (acelerando los electrones) y se borra como la FLOTOX (por efecto tnel). El resultado es una memoria que se programa ms rpidamente, es ms compacta y consume menos. A estas memorias y a las de celda FLOTOX se les llama en general
Transparencia 10: RAM esttica: principio

Una memoria RAM es tradicionalmente una memoria voltil, es decir que pierde su informacin si se desconecta de la fuente de tensin que la alimenta. Para construir una memoria de este tipo, lo ms sencillo es utilizar como celda bsica dos inversores y conectar la salida del primero con la entrada del segundo y la salida del segundo con la entrada del primero, como se indica en la transparencia. De esta manera, en v ia (o v ob ) tendr un cero o un uno que se mantienen. Es decir, si externamente "pongo" un 1 en v ia , este 1 se mantendr y podr leerlo ms tarde si quiero. En la parte de abajo de la transparencia puedes ver la celda bsica de una memoria RAM esttica. En este caso tienes dos inversores NMOS conectados como se indica arriba, y dos transistores MOS que controlan el acceso a la informacin de la memoria, actuando como "llaves analgicas". En la transparencia que sigue veremos cmo funcionan estas llaves.
Transparencia 11: El MOS como llave analgica

En esta transparencia se quiere explicar por qu podemos entender el transistor
21/22
22/22
MOS como un interruptor o llave dentro de las memorias cuando controlan el acceso a las celdas, como por ejemplo en el caso de los transistores de la izquierda y derecha de la celda bsica de la transparencia anterior. Como se ve en esta transparencia, si en la puerta (terminal de control) del transistor MOS tenemos un 0, vamos a tomar al transistor como un circuito abierto, porque estar en corte. En el caso de tener un 1 en la puerta lo vamos a tomar como un cortocircuito. La razn de esto ltimo es que el transistor va a trabajar "muy" en hmica, o sea que v DS 0 o v D v S , es decir que la cada de tensin entre D y S es aproximadamente 0, como ocurre con un cortocircuito (en realidad, en un cortocircuito es exactamente 0).
pequeo condensador y un transistor que acta como llave para acceder al contenido de la celda. En la parte de arriba de la transparencia se puede ver el principio de funcionamiento de la memoria, que se reduce a cargar al condensador para almacenar un 1 y descargarlo para almacenar un 0. Observa la arquitectura de la parte de abajo, si Xj = 1 y Yj = 1 a la salida podremos leer el dato (R = 1) que hay en la celda o escribir (W = 1) el contenido de la celda. Esta memoria tiene el inconveniente de que los condensadores se van descargando debido a pequeas fugas de carga. Por esta razn, se utilizan los circuitos que aparecen en la transparencia como "Amplificador sensor", y que sirven para regenerar los datos y ponerlos a la salida de forma que se puedan reconocer correctamente. Adems de regenerar los datos cada vez que se leen, peridicamente hay que refrescar la memoria, para que los condensadores que tengan almacenado un 1 no se descarguen totalmente. Para refrescar la memoria, se accede a todas las filas de forma secuencial, y los amplificadores sensores se encargan de regenerar los valores almacenados en las celdas. Esta operacin supone slo un pequeo porcentaje del tiempo de uso de la memoria.
Transparencia 12: RAM esttica; celda y arquitectura

En esta transparencia se muestra cmo se disponen las celdas de una RAM esttica dentro de una memoria, y cmo se accede a los datos que almacenan. Observa que cada celda se puede identificar por unas coordenadas correspondientes a su fila Xj y su columna Yj. Si ponemos las lneas de fila y columna a 1 seleccionamos la celda y podemos leer o escribir su contenido a travs de las llaves controladas por las seales de lectura (R) y escritura (W). En la siguiente transparencia podemos ver cmo se hacen ambas acciones.
Transparencia 13: RAM esttica; operacin

En esta transparencia se ilustra cmo se lee y escribe la memoria RAM esttica. Observa la parte de arriba de la transparencia. Si Xj = 0 (izquierda) la celda de memoria est aislada del exterior (hay circuitos abiertos en el camino hacia el exterior de la memoria) independientemente de lo que valga Yj, y si Yj = 0 (derecha) ocurre lo mismo independientemente de lo que valga Xj. Slo en el caso en que Xj = 1 y Yj = 1, como se muestra abajo, podemos acceder a la celda. En esta situacin, si W = 1 escribimos la memoria, y a la entrada pondremos un cero o un uno, dependiendo de lo que queramos escribir. Para leer el contenido ponemos R = 1 y tomamos el dato que aparece a la salida. Hay que utilizar un inversor a la salida porque en la parte derecha de la celda tenemos el dato escrito por la parte izquierda, pero invertido.
Transparencia 14: RAM dinmica

La memoria RAM dinmica permite almacenar muchos ms datos que la memoria esttica, en el mismo espacio. La razn es que su celda bsica es slo un
1/2
2/2
Tema 7: Cuestiones
Cuestiones
1.- Realiza una clasificacin de las memorias semiconductoras y describe brevemente sus principales rasgos caractersticos. 2.- Qu es una memoria de acceso secuencial. Qu es una memoria FIFO y qu una memoria FILO. 3.- Qu es una memoria de acceso aleatorio. Cul es su principal ventaja frente a una memoria secuencial. 4.- Qu tienen en comn y en qu se diferencian los dispositivos denominados ROM, RAM dinmica y RAM esttica. 5.- Dibuja y describe el esquema bsico de una memoria ROM. Explica brevemente cales son las principales semejanzas y diferencias entre los sistemas que representan los trminos ROM, PROM, EPROM y EEPROM. 6.- Describir brevemente las diferentes realizaciones de memorias ROM que se han estudiado. 7.- Explicar brevente los diferentes mtodos empleados para obtener memorias ROM reconfigurables. 8.- Qu es un tansistor MOS de puerta flotante y para que se utiliza. 9.- Dibuja y describe el esquema bsico de una memoria RAM, de lectura y escritura (R/W memory). Explicar brevemente cales son las principales semejanzas y diferencias entre los sistemas que representan los trminos RAM esttica y RAM dinmica. 10.- Explica brevemente el principio de funcionamiento de la celda bsica de la memoria RAM esttica. 11.- Describe brevemente la celda bsica de las memorias RAM esttica NMOS. Ilustra cmo se lee y escribe una memoria RAM esttica NMOS. 12.- Explicar brevemente el principio de funcionamiento de una celda bsica de la memoria RAM dinmica. Ilustra cmo se lee y escribe una memoria RAM dinmica.

Dispositivos Electrónicos Material Clase

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Dispositivos Electrónicos Material Clase

Uploaded by

Copyright:

Available Formats

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS-F.VIDAL y R. NAVAS. AO 2003

Depsito Legal N: MA-686-2003 Ao 2003

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS-F.VIDAL y R. NAVAS. AO 2003

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRNICOS

Mlaga 22 Septiembre 2003 Los Autores.

Sistemas Secuenciales Operadores Lgicos y Flip-flpos

Material Auxiliar de Calse de Dispositivos Electrnicos

- Boylestad R & Nashelsky L, "Electrnica.Teoria de Circuitos", Editorial. Prentice-Hall 1997.

MODELO DE CIRCUITO ELCTRICO REAL CABLES IDEALES ELEMENTOS DE CIRCUITO

ELEMENTO DE CIRCUITO i1 NODOS IDEALES i2

NUDO DE TIERRA ANLISIS DE CIRCUITOS:

LEYES DE KIRCHHOFF (LKV)

RELACIN TENSIN-CORRIENTE EN LOS TERMINALES DE LOS ELEMENTOS DE CIRCUITO

MAGNITUDES Y VARIABLES IMPLICADAS EN EL ANLISIS Y SNTESIS DE CIRCUITOS

- Variables bsicas asociadas al campo electromagntico

d Potencia, p(t), p ( t ) = W ( t ) = v ( t ) i ( t ) ,Watios (W) dt Dispositivos Electrnicos

mega giga tera

Consume energa o es capaz de almacenarla

FUENTE INDEPENDIENTE DE INTENSIDAD

Todo aquel que no es pasivo

Elemento pasivo Elemento activo

En un circuito siempre se cumple la ecuacin

Potencia suministrada = Potencia consumida

vR= RiR iR= 2A

i1= -iR i2 = iR i1= -2A i2= 2A

pR = vR iR = 4W > 0 pV2 = V2 i2 = 6W > 0

pV1 = V1 i1 = -10W < 0 Elemento activo Elemento pasivo

MODELADO DE UNA FUENTE DE TENSIN REAL R I = 0

MODELADO DE UNA FUENTE DE INTENSIDAD REAL

ELEMENTOS DINMICOS CONDENSADOR (F Faradio)

Elemento pasivo almacenador de energa elctrica

Elemento pasivo almacenador de energa elctrica

ALGORITMO DE RESOLUCIN DE CIRCUITOS

Da una polaridad a la cada de tensin en los elementos. i + + paso anterior

Escribe las ecuaciones de Kirchhoff en los nudos, y descarta una cualquiera.

Resuelve el sistema de ecuaciones resultante de los dos pasos anteriores.

ANLISIS DE CIRCUITOS ALGORITMO DE RESOLUCIN DE CIRCUITOS: EJEMPLO

ANLISIS DE CIRCUITOS ALGORITMO DE RESOLUCIN DE CIRCUITOS: EJEMPLO (continuacin)

Aplicacin del algoritmo de resolucin de circuitos

De M2 vI = - R2I - R3i3 Sustituyendo valores numricos

i3 = -2A y finalmente vR1 = -3V iR1 = -3A

vR3 = -2V iR3 = -2A

ANLISIS DE CIRCUITOS ALGORITMO DE RESOLUCIN DE CIRCUITOS: EJEMPLO (continuacin)

ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENCIAS iAB A A A

R1i1 + R3 i3 = -E + R3i3 = - R2I

EQUIVALENTE DE ELEMENTOS EN SERIE A

Sustituyendo valores numricos i1 - i3 = - 1 i1 + i3 = -5

0 1 1 0 5 1 1 1 1 015 i 1 = --------------------------- = -------------------- = 3A 2

EQUIVALENTE DE ELEMENTOS EN PARALELO iAB A A

vE1= vE2 = vAB iE1+ iE2 = iAB

ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENCIAS

ALGUNOS RESULTADOS BSICOS DE ANLISIS ERRORES

EJEMPLO: Si es posible la asociacin y obtener un equivalente en el caso de fuentes reles

iE1+ + iE2 E1 vE1 vE2

vE1 = Rs1 iE1 + E1

vE2 = Rs2 iE2 + E2

vE1= vE2 = v iE1+ iE2 = i

Rs1 iE1 + E1 = Rs2 iE2 + E2 iE2 = i - iE1 v = Rs1 iE1 + E1

Rs1 iE1 + E1 = Rs2 (i - iE1) + E2

Rs2 E2 E1 i E 1 = ----------------------- i + ----------------------Rs1 + Rs 2 Rs1 + Rs2 Rs1 R Rs 1 E2 Rs 2 E 1 s2 v = ----------------------- i + ----------------------+ ---------------------- R s 1 + R s 2 R s 1 + R s 2 R s 1 + R s 2

ALGUNOS RESULTADOS BSICOS DE ANLISIS EQUIVALENTES THEVENIN Y NORTON A