1.

FUSES DE PROGRAMACIN DE LA FAMILIA PIC18FXX5X

Los fuses son los variables que hay que configurar dependiendo de la aplicacin. Existe el fuse del oscilador, de los prescaler

1.1.
1.1.1.

PIC18F2455
BITS SELECTORES DEL PRESCALER DEL PLL:
PLLDIV = 1 PLLDIV = 2 PLLDIV = 3 PLLDIV = 4 PLLDIV = 5 PLLDIV = 6 PLLDIV = 10 PLLDIV = 12 Sin prescaler (Entrada de oscilador de 4MHz conduce el PLL directamente) Divide por 2 (8 MHz oscilador de entrada) Divide por 3 (12 MHz oscilador de entrada) Divide por 4 (16 MHz oscilador de entrada) Divide por 5 (20 MHz oscilador de entrada) Divide por 6 (24 MHz oscilador de entrada) Divide por 10 (40 MHz oscilador de entrada) Divide por 12 (48 MHz oscilador de entrada)

1.1.2.

POSTCALER DEL RELOJ DEL SISTEMA CPU:

CPUDIV = OSC1_PLL2 CPUDIV = OSC2_PLL3 CPUDIV = OSC3_PLL4 CPUDIV = OSC4_PLL6 [OSC1/OSC2 Src: /1][96 MHz PLL Src: /2] [OSC1/OSC2 Src: /2][96 MHz PLL Src: /3] [OSC1/OSC2 Src: /3][96 MHz PLL Src: /4] [OSC1/OSC2 Src: /4][96 MHz PLL Src: /6]

1.1.3. BIT SELECTORES DEL RELOJ DEL USB (MODO FULL-SPEED; UCFG:FSEN=1)
USBDIV = 1 USBDIV = 2 La fuente de reloj es el oscilador primario sin postscaler La fuente de reloj viene de los 96MHz PLL y los divide por 2

Documento creado por Slalen para Electronics Strange World

1.1.4.

BITS SELECTORES DEL OSCILADOR:

XT oscilador, XT usado por USB XT oscilador, PLL activo, XT usado por USB Reloj externo, funciona como puerto RA6, EC usado por USB Reloj externo, CLKOUT en RA6, EC usado por USB Reloj externo, PLL activo, funciona como puerto RA6, EC usado por USB Reloj externo, PLL activo, CLKOUT en RA6, EC usado por USB Oscilador interno, funciona como puerto RA6, EC usado por SB Oscilador interno, CLKOUT en RA6, EC usado por USB Oscilador interno, XT usado por USB Oscilador interno, HS usado por USB HS oscilador, HS usado por USB HS oscilador, PLL activo, HS usado por USB

FOSC = XT_XT FOSC = XTPLL_XT FOSC = ECIO_EC FOSC = EC_EC FOSC = ECPLLIO_EC FOSC = ECPLL_EC FOSC = INTOSCIO_EC FOSC = INTOSC_EC FOSC = INTOSC_XT FOSC = INTOSC_HS FOSC = HS FOSC = HSPLL_HS

1.1.5.

BIT DE PERMISO DEL MONITOR DE RELOJ DE SEGURIDAD:

FCMEM = OFF FCMEM = ON Monitor de reloj de seguridad desactivado Monitor de reloj de seguridad activo

1.1.6.

BIT DE CAMBIO DEL OSCILADOR INTERNO/EXTERNO:

IESO = OFF IESO = ON Modo de cambio del oscilador desactivado Modo de cambio del oscilador activo

1.1.7.

BIT DE PERMISO DEL RETRASO EN EL INICIO:

PWRT = ON PWRT = OFF PWRT activo PWRT desactivado

Fuses de configuracin de los PIC18Fxx5x

1.1.8.

BIT DE PERMISO DEL RESET POR CESE DE TENSIN (BOR):

BOR = OFF BOR = SOFT BOR desactivado en hardware y software BOR activo y controlado por software (SBOREN activo) BOR activo slo en hardware y desactivado en modo Sleep (SBOREN est desactivado) BOR activo slo en hardware (SBOREN desactivado)

BOR = ON_ACTIVE

BOR = ON

1.1.9.

BITS DE TENSIN BOR:

BORV = 0 BORV = 1 BORV = 2 BORV = 3 Configuracin mnima Configuracin mxima

1.1.10.

BIT DE PERMISO DEL REGULADOR DE TENSIN USB:

VREGEN = OFF VREGEN = ON Regulador de tensin USB desactivado Regulador de tensin USB activo

1.1.11.

BIT DE PERMISO DEL TEMPORIZADOR WATCHDOG:

WDT = OFF WDT = ON HW Desactivado - SW Controlado HW Activo - SW Desactivado

Documento creado por Slalen para Electronics Strange World

1.1.12.

BITS SELECTORES DEL POSTSCALER DEL WATCHDOG:

WDTPS = 1 WDTPS = 2 WDTPS = 4 WDTPS = 8 WDTPS = 16 WDTPS = 32 WDTPS = 64 WDTPS = 128 WDTPS = 256 WDTPS = 512 WDTPS = 1024 WDTPS = 2048 WDTPS = 4096 WDTPS = 8192 WDTPS = 16384 WDTPS = 32768 1:1 1:2 1:4 1:8 1:16 1:32 1:64 1:128 1:256 1:512 1:1024 1:2048 1:4096 1:8192 1:16384 1:32768

1.1.13.

BIT DE PERMISO DEL PIN MCLR:

MCLRE = OFF MCLRE = ON RE3 pin de entrada activo; MCLR desactivado MCLR pin activo; RE3 pin de entrada desactivado

1.1.14.

BIT DE PERMISO DE LA POTENCIA DEL OSCILADOR TIMER 1:

LPT1OSC = OFF LPT1OSC = ON Timer 1 configurado para la operacin de alta potencia Timer 1 configurado para baja potencia

Fuses de configuracin de los PIC18Fxx5x

1.1.15.

BIT DE PERMISO PORTB A/D:

PBADEN = OFF Los pines PORTB<4:0> se configuran como E/S digitales en el Reset Los pines PORTB<4:0> se configuran como entradas analgicas en el Reset

PBADEN = ON

1.1.16.

CCP2 MUX BIT:

CCP2MX = OFF CCP2MX = ON E/S CCP2 se multiplexa con RB3 E/S CCP2 se multiplexa con RC1

1.1.17.

BIT DE PERMISO DEL RESET POR LLENADO/VACIADO DE LA PILA:

STVREN = OFF STVREN = ON Llenado/vaciado de la pila no provoca el Reset Llenado/vaciado de la pila provoca el Reset

1.1.18.

BIT DE PERMISO DEL ICSP:

LVP = OFF LVP = ON ICSP desactivado ICSP activo

1.1.19.

BIT DE PERMISO DEL JUEGO DE INSTRUCCIONES EXTENDIDO:

XINST = OFF Juego de instrucciones extendido y modo de direccionamiento indexado desactivado (Modo legado) Juego de instrucciones extendido y modo de direccionamiento indexado activo

XINST = ON

1.1.20.

BIT DE PERMISO DEL DEBUGGER OCULTO:

Debugger oculto: activo, RB6 y RB7 se dedican al Debug En-Circuito Debugger oculto: desactivado, RB6 y RB7 configurados como pines de E/S de propsito general

DEBUG = ON DEBUG = OFF

Documento creado por Slalen para Electronics Strange World

1.1.21.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 0:

CP0 = ON CP0 = OFF Bloque 0 (000800-001FFFh) con cdigo de proteccin Bloque 0 (000800-001FFFh)

1.1.22.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 1:

CP1 = ON CP1 = OFF Bloque 1 (002000-003FFFh) con cdigo de proteccin Bloque 1 (002000-003FFFh) sin cdigo de proteccin

1.1.23.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 2:

CP2 = ON CP2 = OFF Bloque 2 (004000-005FFFh) con cdigo de proteccin Bloque 2 (004000-005FFFh) sin cdigo de proteccin

1.1.24.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE DE INICIO:

CPB = ON CPB = OFF Bloque de inicio (000000-0007FFh) con cdigo de proteccin Bloque de inicio (000000-0007FFh) sin cdigo de proteccin

1.1.25.

BIT DEL CDIGO DE PROTECCIN EN LA EEPROM DE DATOS:

CPD = ON CPD = OFF EEPROM de datos con cdigo de proteccin EEPROM de datos sin cdigo de proteccin

1.1.26.

BIT DE PROTECCIN CONTRA ESCRITURA 0:

WRT0 = ON WRT0 = OFF Bloque 0 (000800-001FFFh) con proteccin contra escritura Bloque 0 (000800-001FFFh) sin proteccin contra escritura

1.1.27.

BIT DE PROTECCIN CONTRA ESCRITURA 1:

WRT1 = ON WRT1 = OFF Bloque 1 (002000-003FFFh) con proteccin contra escritura Bloque 1 (002000-003FFFh) sin proteccin contra escritura

Fuses de configuracin de los PIC18Fxx5x

1.1.28.

BIT DE PROTECCIN CONTRA ESCRITURA 2:

WRT2 = ON WRT2 = OFF Bloque 2 (004000-005FFFh) con proteccin contra escritura Bloque 2 (004000-005FFFh) sin proteccin contra escritura

1.1.29. BIT DE PROTECCIN CONTRA ESCRITURA EN EL BLOQUE DE INICIO:

WRTC = ON Bloque de inicio (000000-0007FFh) con proteccin contra escritura Bloque de inicio (000000-0007FFh) sin proteccin contra escritura

WRTC = OFF

1.1.30. BITS DE PROTECCIN CONTRA ESCRITURA EN LOS REGISTROS DE CONFIGURACIN:

WRTB = ON Registros de configuracin (300000-3000FFh) con proteccin contra escritura Registros de configuracin (300000-3000FFh) sin proteccin contra escritura

WRTB = OFF

1.1.31. BITS DE PROTECCIN CONTRA ESCRITURA EN LA EEPROM DE DATOS:

WRTD = ON WRTD = OFF EEPROM de datos con proteccin contra escritura EEPROM de datos sin proteccin contra escritura

1.1.32.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 0:

EBTR0 = ON Bloque 0 (000800-001FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 0 (000800-001FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR0 = OFF

1.1.33.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 1:

EBTR1 = ON Bloque 1 (002000-003FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 1 (002000-003FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR1 = OFF

Documento creado por Slalen para Electronics Strange World

1.1.34.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 2:

EBTR2 = ON Bloque 2 (004000-005FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 2 (004000-005FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR2 = OFF

1.1.35. PROTECCIN CONTRA LA LECTURA DE TABLA DEL BLOQUE DE INICIO:

EBTRB = ON Bloque de inicio (000000-0007FFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque de inicio (000000-0007FFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTRB = OFF

1.2.
1.2.1.

PIC18F2550
BITS SELECTORES DEL PRESCALER DEL PLL:
PLLDIV = 1 PLLDIV = 2 PLLDIV = 3 PLLDIV = 4 PLLDIV = 5 PLLDIV = 6 PLLDIV = 10 PLLDIV = 12 Sin prescaler (Entrada de oscilador de 4MHz conduce el PLL directamente) Divide por 2 (8 MHz oscilador de entrada) Divide por 3 (12 MHz oscilador de entrada) Divide por 4 (16 MHz oscilador de entrada) Divide por 5 (20 MHz oscilador de entrada) Divide por 6 (24 MHz oscilador de entrada) Divide por 10 (40 MHz oscilador de entrada) Divide por 12 (48 MHz oscilador de entrada)

1.2.2.

POSTCALER DEL RELOJ DEL SISTEMA CPU:

CPUDIV = OSC1_PLL2 CPUDIV = OSC2_PLL3 CPUDIV = OSC3_PLL4 CPUDIV = OSC4_PLL6 [OSC1/OSC2 Src: /1][96 MHz PLL Src: /2] [OSC1/OSC2 Src: /2][96 MHz PLL Src: /3] [OSC1/OSC2 Src: /3][96 MHz PLL Src: /4] [OSC1/OSC2 Src: /4][96 MHz PLL Src: /6]

Fuses de configuracin de los PIC18Fxx5x

1.2.3. BIT SELECTORES DEL RELOJ DEL USB (MODO FULL-SPEED; UCFG:FSEN=1)
USBDIV = 1 USBDIV = 2 La fuente de reloj es el oscilador primario sin postscaler La fuente de reloj viene de los 96MHz PLL y los divide por 2

1.2.4.

BITS SELECTORES DEL OSCILADOR:

FOSC = XT_XT FOSC = XTPLL_XT FOSC = ECIO_EC FOSC = EC_EC FOSC = ECPLLIO_EC XT oscilador, XT usado por USB XT oscilador, PLL activo, XT usado por USB Reloj externo, funciona como puerto RA6, EC usado por USB Reloj externo, CLKOUT en RA6, EC usado por USB Reloj externo, PLL activo, funciona como puerto RA6, EC usado por USB Reloj externo, PLL activo, CLKOUT en RA6, EC usado por USB Oscilador interno, funciona como puerto RA6, EC usado por USB Oscilador interno, CLKOUT en RA6, EC usado por USB Oscilador interno, XT usado por USB Oscilador interno, HS usado por USB HS oscilador, HS usado por USB HS oscilador, PLL activo, HS usado por USB

FOSC = ECPLL_EC

FOSC = INTOSCIO_EC FOSC = INTOSC_EC FOSC = INTOSC_XT FOSC = INTOSC_HS FOSC = HS FOSC = HSPLL_HS

1.2.5.

BIT DE PERMISO DEL MONITOR DE RELOJ DE SEGURIDAD:

FCMEM = OFF FCMEM = ON Monitor de reloj de seguridad desactivado Monitor de reloj de seguridad activo

1.2.6.

BIT DE CAMBIO DEL OSCILADOR INTERNO/EXTERNO:

IESO = OFF IESO = ON Modo de cambio del oscilador desactivado Modo de cambio del oscilador activo

1.2.7.

BIT DE PERMISO DEL RETRASO EN EL INICIO:

PWRT = ON PWRT = OFF PWRT activo PWRT desactivado

Documento creado por Slalen para Electronics Strange World

1.2.8.

BIT DE PERMISO DEL RESET POR CESE DE TENSIN (BOR):

BOR = OFF BOR = SOFT BOR = ON_ACTIVE BOR = ON BOR desactivado en hardware y software BOR activo y controlado por software (SBOREN est activo) BOR activo slo en hardware y desactivado en modo Sleep (SBOREN desactivado) BOR activo slo en hardware (SBOREN est desactivado)

1.2.9.

BITS DE TENSIN BOR:

BORV = 0 BORV = 1 BORV = 2 BORV = 3 Configuracin mnima Configuracin mxima

1.2.10.

BIT DE PERMISO DEL REGULADOR DE TENSIN USB:

VREGEN = OFF VREGEN = ON Regulador de tensin USB desactivado Regulador de tensin USB activo

1.2.11.

BIT DE PERMISO DEL TEMPORIZADOR WATCHDOG:

WDT = OFF WDT = ON HW Desactivado - SW Controlado HW Activo - SW Desactivado

10

Fuses de configuracin de los PIC18Fxx5x

1.2.12.

BITS SELECTORES DEL POSTSCALER DEL WATCHDOG:

WDTPS = 1 WDTPS = 2 WDTPS = 4 WDTPS = 8 WDTPS = 16 WDTPS = 32 WDTPS = 64 WDTPS = 128 WDTPS = 256 WDTPS = 512 WDTPS = 1024 WDTPS = 2048 WDTPS = 4096 WDTPS = 8192 WDTPS = 16384 WDTPS = 32768 1:1 1:2 1:4 1:8 1:16 1:32 1:64 1:128 1:256 1:512 1:1024 1:2048 1:4096 1:8192 1:16384 1:32768

1.2.13.

BIT DE PERMISO DEL PIN MCLR:

MCLRE = OFF MCLRE = ON RE3 pin de entrada activo; MCLR desactivado MCLR pin activo; RE3 pin de entrada desactivado

1.2.14.

BIT DE PERMISO DE LA POTENCIA DEL OSCILADOR TIMER 1:

LPT1OSC = OFF LPT1OSC = ON Timer 1 configurado para alta potencia Timer 1 configurado para baja potencia

1.2.15.

BIT DE PERMISO PORTB A/D:

PBADEN = OFF Los pines PORTB<4:0> se configuran como E/S digitales en el Reset Los pines PORTB<4:0> se configuran como entradas analgicas en el Reset

PBADEN = ON

11

Documento creado por Slalen para Electronics Strange World

1.2.16.

CCP2 MUX BIT:

CCP2MX = OFF CCP2MX = ON E/S CCP2 se multiplexa con RB3 E/S CCP2 se multiplexa con RC1

1.2.17.

BIT DE PERMISO DEL RESET POR LLENADO/VACIADO DE LA PILA:

STVREN = OFF STVREN = ON Llenado/vaciado de la pila no provoca el Reset Llenado/vaciado de la pila provoca el Reset

1.2.18.

BIT DE PERMISO DEL ICSP:

LVP = OFF LVP = ON ICSP desactivado ICSP activo

1.2.19.

BIT DE PERMISO DEL JUEGO DE INSTRUCCIONES EXTENDIDO:

XINST = OFF Juego de instrucciones extendido y modo de direccionamiento indexado desactivado (Modo legado) Juego de instrucciones extendido y modo de direccionamiento indexado activo

XINST = ON

1.2.20.

BIT DE PERMISO DEL DEBUGGER OCULTO:

DEBUG = ON Debugger oculto: activo, RB6 y RB7 se dedican al Debug EnCircuito Debugger oculto: desactivado, RB6 y RB7 configurados como pines de E/S de propsito general

DEBUG = OFF

1.2.21.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 0:

CP0 = ON CP0 = OFF Bloque 0 (000800-001FFFh) con cdigo de proteccin Bloque 0 (000800-001FFFh) sin cdigo de proteccin

1.2.22.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 1:

CP1 = ON CP1 = OFF Bloque 1 (002000-003FFFh) con cdigo de proteccin Bloque 1 (002000-003FFFh) sin cdigo de proteccin

1.2.23.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 2:

CP2 = ON CP2 = OFF Bloque 2 (004000-005FFFh) con cdigo de proteccin Bloque 2 (004000-005FFFh) sin cdigo de proteccin

12

Fuses de configuracin de los PIC18Fxx5x

1.2.24.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 3:

CP3 = ON CP3 = OFF Bloque 3 (006000-007FFFh) con cdigo de proteccin Bloque 3 (006000-007FFFh) sin cdigo de proteccin

1.2.25.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE DE INICIO:

CPB = ON CPB = OFF Bloque de inicio (000000-0007FFh) con cdigo de proteccin Bloque de inicio (000000-0007FFh) sin cdigo de proteccin

1.2.26.

BIT DEL CDIGO DE PROTECCIN EN LA EEPROM DE DATOS:

CPD = ON CPD = OFF EEPROM de datos con cdigo de proteccin EEPROM de datos sin cdigo de proteccin

1.2.27.

BIT DE PROTECCIN CONTRA ESCRITURA 0:

WRT0 = ON WRT0 = OFF Bloque 0 (000800-001FFFh) con proteccin contra escritura Bloque 0 (000800-001FFFh) sin proteccin contra escritura

1.2.28.

BIT DE PROTECCIN CONTRA ESCRITURA 1:

WRT1 = ON WRT1 = OFF Bloque 1 (002000-003FFFh) con proteccin contra escritura Bloque 1 (002000-003FFFh) sin proteccin contra escritura

1.2.29.

BIT DE PROTECCIN CONTRA ESCRITURA 2:

WRT2 = ON WRT2 = OFF Bloque 2 (004000-005FFFh) con proteccin contra escritura Bloque 2 (004000-005FFFh) sin proteccin contra escritura

1.2.30.

BIT DE PROTECCIN CONTRA ESCRITURA 3:

WRT3 = ON WRT3 = OFF Bloque 3 (006000-007FFFh) con proteccin contra escritura Bloque 3 (006000-007FFFh) sin proteccin contra escritura

1.2.31. BIT DE PROTECCIN CONTRA ESCRITURA EN EL BLOQUE DE INICIO:

WRTB = ON Registros de configuracin (300000-3000FFh) con proteccin contra escritura Registros de configuracin (300000-3000FFh) sin proteccin contra escritura

WRTB = OFF

13

Documento creado por Slalen para Electronics Strange World

1.2.32. BITS DE PROTECCIN CONTRA ESCRITURA EN LOS REGISTROS DE CONFIGURACIN:

WRTC = ON Bloque de inicio (000000-0007FFh) con proteccin contra escritura Bloque de inicio (000000-0007FFh) sin proteccin contra escritura

WRTC = OFF

1.2.33. BITS DE PROTECCIN CONTRA ESCRITURA EN LA EEPROM DE DATOS:

WRTD = ON WRTD = OFF EEPROM de datos con proteccin contra escritura EEPROM de datos sin proteccin contra escritura

1.2.34.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 0:

EBTR0 = ON Bloque 0 (000800-001FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 0 (000800-001FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR0 = OFF

1.2.35.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 1:

EBTR1 = ON Bloque 1 (002000-003FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 1 (002000-003FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR1 = OFF

1.2.36.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 2:

EBTR2 = ON Bloque 2 (004000-005FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 2 (004000-005FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR2 = OFF

1.2.37.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 3:

EBTR3 = ON Bloque 3 (006000-007FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 3 (006000-007FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR3 = OFF

14

Fuses de configuracin de los PIC18Fxx5x

1.2.38. PROTECCIN CONTRA LA LECTURA DE TABLA DEL BLOQUE DE INICIO:

EBTRB = ON Bloque de inicio (000000-0007FFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque de inicio (000000-0007FFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTRB = OFF

15

Documento creado por Slalen para Electronics Strange World

1.3.
1.3.1.

PIC18F4455
BITS SELECTORES DEL PRESCALER DEL PLL:
PLLDIV = 1 PLLDIV = 2 PLLDIV = 3 PLLDIV = 4 PLLDIV = 5 PLLDIV = 6 PLLDIV = 10 PLLDIV = 12 Sin prescaler (Entrada de oscilador de 4MHz conduce el PLL directamente) Divide por 2 (8 MHz oscilador de entrada) Divide por 3 (12 MHz oscilador de entrada) Divide por 4 (16 MHz oscilador de entrada) Divide por 5 (20 MHz oscilador de entrada) Divide por 6 (24 MHz oscilador de entrada) Divide por 10 (40 MHz oscilador de entrada) Divide por 12 (48 MHz oscilador de entrada)

1.3.2.

POSTCALER DEL RELOJ DEL SISTEMA CPU:

CPUDIV = OSC1_PLL2 CPUDIV = OSC2_PLL3 CPUDIV = OSC3_PLL4 CPUDIV = OSC4_PLL6 [OSC1/OSC2 Src: /1][96 MHz PLL Src: /2] [OSC1/OSC2 Src: /2][96 MHz PLL Src: /3] [OSC1/OSC2 Src: /3][96 MHz PLL Src: /4] [OSC1/OSC2 Src: /4][96 MHz PLL Src: /6]

1.3.3. BIT SELECTORES DEL RELOJ DEL USB (MODO FULL-SPEED; UCFG:FSEN=1)
USBDIV = 1 USBDIV = 2 La fuente de reloj es el oscilador primario sin postscaler La fuente de reloj viene de los 96MHz PLL y los divide por 2

16

Fuses de configuracin de los PIC18Fxx5x

1.3.4.

BITS SELECTORES DEL OSCILADOR:

FOSC = XT_XT FOSC = XTPLL_XT FOSC = ECIO_EC FOSC = EC_EC FOSC = ECPLLIO_EC XT oscilador, XT usado por USB XT oscilador, PLL activo, XT usado por USB Reloj externo, funciona como puerto RA6, EC usado por USB Reloj externo, CLKOUT en RA6, EC usado por USB Reloj externo, PLL activo, funciona como puerto RA6, EC usado por USB Reloj externo, PLL activo, CLKOUT en RA6, EC usado por USB Oscilador interno, funciona como puerto RA6, EC usado por USB Oscilador interno, CLKOUT en RA6, EC usado por USB Oscilador interno, XT usado por USB Oscilador interno, HS usado por USB HS oscilador, HS usado por USB HS oscilador, PLL activo, HS usado por USB

FOSC = ECPLL_EC

FOSC = INTOSCIO_EC FOSC = INTOSC_EC FOSC = INTOSC_XT FOSC = INTOSC_HS FOSC = HS FOSC = HSPLL_HS

1.3.5.

BIT DE PERMISO DEL MONITOR DE RELOJ DE SEGURIDAD:

FCMEM = OFF FCMEM = ON Monitor de reloj de seguridad desactivado Monitor de reloj de seguridad activo

1.3.6.

BIT DE CAMBIO DEL OSCILADOR INTERNO/EXTERNO:

IESO = OFF IESO = ON Modo de cambio del oscilador desactivado Modo de cambio del oscilador activo

1.3.7.

BIT DE PERMISO DEL RETRASO EN EL INICIO:

PWRT = ON PWRT = OFF PWRT activo PWRT desactivado

17

Documento creado por Slalen para Electronics Strange World

1.3.8.

BIT DE PERMISO DEL RESET POR CESE DE TENSIN (BOR):

BOR = OFF BOR = SOFT BOR = ON_ACTIVE BOR = ON BOR desactivado en hardware y software BOR activo y controlado por software (SBOREN est activo) BOR activo slo en hardware y desactivado en modo Sleep (SBOREN desactivado) BOR activo slo en hardware (SBOREN est desactivado)

1.3.9.

BITS DE TENSIN BOR:

BORV = 0 BORV = 1 BORV = 2 BORV = 3 Configuracin mnima Configuracin mxima

1.3.10.

BIT DE PERMISO DEL REGULADOR DE TENSIN USB:

VREGEN = OFF VREGEN = ON Regulador de tensin USB desactivado Regulador de tensin USB activo

1.3.11.

BIT DE PERMISO DEL TEMPORIZADOR WATCHDOG:

WDT = OFF WDT = ON HW Desactivado - SW Controlado HW Activo - SW Desactivado

18

Fuses de configuracin de los PIC18Fxx5x

1.3.12.

BITS SELECTORES DEL POSTSCALER DEL WATCHDOG:

WDTPS = 1 WDTPS = 2 WDTPS = 4 WDTPS = 8 WDTPS = 16 WDTPS = 32 WDTPS = 64 WDTPS = 128 WDTPS = 256 WDTPS = 512 WDTPS = 1024 WDTPS = 2048 WDTPS = 4096 WDTPS = 8192 WDTPS = 16384 WDTPS = 32768 1:1 1:2 1:4 1:8 1:16 1:32 1:64 1:128 1:256 1:512 1:1024 1:2048 1:4096 1:8192 1:16384 1:32768

1.3.13.

BIT DE PERMISO DEL PIN MCLR:

MCLRE = OFF MCLRE = ON RE3 pin de entrada activo; MCLR desactivado MCLR pin activo; RE3 pin de entrada desactivado

1.3.14.

BIT DE PERMISO DE LA POTENCIA DEL OSCILADOR TIMER 1:

LPT1OSC = OFF LPT1OSC = ON Timer 1 configurado para alta potencia Timer 1 configurado para baja potencia

1.3.15.

BIT DE PERMISO PORTB A/D:

PBADEN = OFF Los pines PORTB<4:0> se configuran como E/S digitales en el Reset Los pines PORTB<4:0> se configuran como entradas analgicas en el Reset

PBADEN = ON

19

Documento creado por Slalen para Electronics Strange World

1.3.16.

CCP2 MUX BIT:

CCP2MX = OFF CCP2MX = ON E/S CCP2 se multiplexa con RB3 E/S CCP2 se multiplexa con RC1

1.3.17.

BIT DE PERMISO DEL RESET POR LLENADO/VACIADO DE LA PILA:

STVREN = OFF STVREN = ON Llenado/vaciado de la pila no provoca el Reset Llenado/vaciado de la pila provoca el Reset

1.3.18.

BIT DE PERMISO DEL ICSP:

LVP = OFF LVP = ON ICSP desactivado ICSP activo

1.3.19. BIT DE PERMISO DEL DEBUG EN-CIRCUITO/PUERTO DE PROGRAMACIN (ICPORT):

ICPRT = OFF ICPRT = ON ICPORT desactivado ICPORT activo

1.3.20.

BIT DE PERMISO DEL JUEGO DE INSTRUCCIONES EXTENDIDO:

XINST = OFF Juego de instrucciones extendido y modo de direccionamiento indexado desactivado (Modo legado) Juego de instrucciones extendido y modo de direccionamiento indexado activo

XINST = ON

1.3.21.

BIT DE PERMISO DEL DEBUGGER OCULTO:

DEBUG = ON Debugger oculto: activo, RB6 y RB7 se dedican al Debug EnCircuito Debugger oculto: desactivado, RB6 y RB7 configurados como pines de E/S de propsito general

DEBUG = OFF

1.3.22.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 0:

CP0 = ON CP0 = OFF Bloque 0 (000800-001FFFh) con cdigo de proteccin Bloque 0 (000800-001FFFh) sin cdigo de proteccin

20

Fuses de configuracin de los PIC18Fxx5x

1.3.23.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 1:

CP1 = ON CP1 = OFF Bloque 1 (002000-003FFFh) con cdigo de proteccin Bloque 1 (002000-003FFFh) sin cdigo de proteccin

1.3.24.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 2:

CP2 = ON CP2 = OFF Bloque 2 (004000-005FFFh) con cdigo de proteccin Bloque 2 (004000-005FFFh) sin cdigo de proteccin

1.3.25.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE DE INICIO:

CPB = ON CPB = OFF Bloque de inicio (000000-0007FFh) con cdigo de proteccin Bloque de inicio (000000-0007FFh) sin cdigo de proteccin

1.3.26.

BIT DEL CDIGO DE PROTECCIN EN LA EEPROM DE DATOS:

CPD = ON CPD = OFF EEPROM de datos con cdigo de proteccin EEPROM de datos sin cdigo de proteccin

1.3.27.

BIT DE PROTECCIN CONTRA ESCRITURA 0:

WRT0 = ON WRT0 = OFF Bloque 0 (000800-001FFFh) con proteccin contra escritura Bloque 0 (000800-001FFFh) sin proteccin contra escritura

1.3.28.

BIT DE PROTECCIN CONTRA ESCRITURA 1:

WRT1 = ON WRT1 = OFF Bloque 1 (002000-003FFFh) con proteccin contra escritura Bloque 1 (002000-003FFFh) sin proteccin contra escritura

1.3.29.

BIT DE PROTECCIN CONTRA ESCRITURA 2:

WRT2 = ON WRT2 = OFF Bloque 2 (004000-005FFFh) con proteccin contra escritura Bloque 2 (004000-005FFFh) sin proteccin contra escritura

1.3.30. BIT DE PROTECCIN CONTRA ESCRITURA EN EL BLOQUE DE INICIO:

WRTB = ON Registros de configuracin (300000-3000FFh) con proteccin contra escritura Registros de configuracin (300000-3000FFh) sin proteccin contra escritura

WRTB = OFF

21

Documento creado por Slalen para Electronics Strange World

1.3.31. BITS DE PROTECCIN CONTRA ESCRITURA EN LOS REGISTROS DE CONFIGURACIN:

WRTC = ON Bloque de inicio (000000-0007FFh) con proteccin contra escritura Bloque de inicio (000000-0007FFh) sin proteccin contra escritura

WRTC = OFF

1.3.32. BITS DE PROTECCIN CONTRA ESCRITURA EN LA EEPROM DE DATOS:

WRTD = ON WRTD = OFF EEPROM de datos con proteccin contra escritura EEPROM de datos sin proteccin contra escritura

1.3.33.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 0:

EBTR0 = ON Bloque 0 (000800-001FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 0 (000800-001FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR0 = OFF

1.3.34.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 1:

EBTR1 = ON Bloque 1 (002000-003FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 1 (002000-003FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR1 = OFF

1.3.35.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 2:

EBTR2 = ON Bloque 2 (004000-005FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 2 (004000-005FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR2 = OFF

1.3.36. PROTECCIN CONTRA LA LECTURA DE TABLA DEL BLOQUE DE INICIO:

EBTRB = ON Bloque de inicio (000000-0007FFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque de inicio (000000-0007FFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTRB = OFF

22

Fuses de configuracin de los PIC18Fxx5x

1.4.
1.4.1.

PIC18F4550
BITS SELECTORES DEL PRESCALER DEL PLL:
PLLDIV = 1 PLLDIV = 2 PLLDIV = 3 PLLDIV = 4 PLLDIV = 5 PLLDIV = 6 PLLDIV = 10 PLLDIV = 12 Sin prescaler (Entrada de oscilador de 4MHz conduce el PLL directamente) Divide por 2 (8 MHz oscilador de entrada) Divide por 3 (12 MHz oscilador de entrada) Divide por 4 (16 MHz oscilador de entrada) Divide por 5 (20 MHz oscilador de entrada) Divide por 6 (24 MHz oscilador de entrada) Divide por 10 (40 MHz oscilador de entrada) Divide por 12 (48 MHz oscilador de entrada)

1.4.2.

POSTCALER DEL RELOJ DEL SISTEMA CPU:

CPUDIV = OSC1_PLL2 CPUDIV = OSC2_PLL3 CPUDIV = OSC3_PLL4 CPUDIV = OSC4_PLL6 [OSC1/OSC2 Src: /1][96 MHz PLL Src: /2] [OSC1/OSC2 Src: /2][96 MHz PLL Src: /3] [OSC1/OSC2 Src: /3][96 MHz PLL Src: /4] [OSC1/OSC2 Src: /4][96 MHz PLL Src: /6]

1.4.3. BIT SELECTORES DEL RELOJ DEL USB (MODO FULL-SPEED; UCFG:FSEN=1)
USBDIV = 1 USBDIV = 2 La fuente de reloj es el oscilador primario sin postscaler La fuente de reloj viene de los 96MHz PLL y los divide por 2

23

Documento creado por Slalen para Electronics Strange World

1.4.4.

BITS SELECTORES DEL OSCILADOR:

FOSC = XT_XT FOSC = XTPLL_XT FOSC = ECIO_EC FOSC = EC_EC FOSC = ECPLLIO_EC XT oscilador, XT usado por USB XT oscilador, PLL activo, XT usado por USB Reloj externo, funciona como puerto RA6, EC usado por USB Reloj externo, CLKOUT en RA6, EC usado por USB Reloj externo, PLL activo, funciona como puerto RA6, EC usado por USB Reloj externo, PLL activo, CLKOUT en RA6, EC usado por USB Oscilador interno, funciona como puerto RA6, EC usado por USB Oscilador interno, CLKOUT en RA6, EC usado por USB Oscilador interno, XT usado por USB Oscilador interno, HS usado por USB HS oscilador, HS usado por USB HS oscilador, PLL activo, HS usado por USB

FOSC = ECPLL_EC

FOSC = INTOSCIO_EC FOSC = INTOSC_EC FOSC = INTOSC_XT FOSC = INTOSC_HS FOSC = HS FOSC = HSPLL_HS

1.4.5.

BIT DE PERMISO DEL MONITOR DE RELOJ DE SEGURIDAD:

FCMEM = OFF FCMEM = ON Monitor de reloj de seguridad desactivado Monitor de reloj de seguridad activo

1.4.6.

BIT DE CAMBIO DEL OSCILADOR INTERNO/EXTERNO:

IESO = OFF IESO = ON Modo de cambio del oscilador desactivado Modo de cambio del oscilador activo

1.4.7.

BIT DE PERMISO DEL RETRASO EN EL INICIO:

PWRT = ON PWRT = OFF PWRT activo PWRT desactivado

24

Fuses de configuracin de los PIC18Fxx5x

1.4.8.

BIT DE PERMISO DEL RESET POR CESE DE TENSIN (BOR):

BOR = OFF BOR = SOFT BOR = ON_ACTIVE BOR = ON BOR desactivado en hardware y software BOR activo y controlado por software (SBOREN est activo) BOR activo slo en hardware y desactivado en modo Sleep (SBOREN desactivado) BOR activo slo en hardware (SBOREN est desactivado)

1.4.9.

BITS DE TENSIN BOR:

BORV = 0 BORV = 1 BORV = 2 BORV = 3 Configuracin mnima Configuracin mxima

1.4.10.

BIT DE PERMISO DEL REGULADOR DE TENSIN USB:

VREGEN = OFF VREGEN = ON Regulador de tensin USB desactivado Regulador de tensin USB activo

1.4.11.

BIT DE PERMISO DEL TEMPORIZADOR WATCHDOG:

WDT = OFF WDT = ON HW Desactivado - SW Controlado HW Activo - SW Desactivado

25

Documento creado por Slalen para Electronics Strange World

1.4.12.

BITS SELECTORES DEL POSTSCALER DEL WATCHDOG:

WDTPS = 1 WDTPS = 2 WDTPS = 4 WDTPS = 8 WDTPS = 16 WDTPS = 32 WDTPS = 64 WDTPS = 128 WDTPS = 256 WDTPS = 512 WDTPS = 1024 WDTPS = 2048 WDTPS = 4096 WDTPS = 8192 WDTPS = 16384 WDTPS = 32768 1:1 1:2 1:4 1:8 1:16 1:32 1:64 1:128 1:256 1:512 1:1024 1:2048 1:4096 1:8192 1:16384 1:32768

1.4.13.

BIT DE PERMISO DEL PIN MCLR:

MCLRE = OFF MCLRE = ON RE3 pin de entrada activo; MCLR desactivado MCLR pin activo; RE3 pin de entrada desactivado

1.4.14.

BIT DE PERMISO DE LA POTENCIA DEL OSCILADOR TIMER 1:

LPT1OSC = OFF LPT1OSC = ON Timer 1 configurado para alta potencia Timer 1 configurado para baja potencia

1.4.15.

BIT DE PERMISO PORTB A/D:

PBADEN = OFF Los pines PORTB<4:0> se configuran como E/S digitales en el Reset Los pines PORTB<4:0> se configuran como entradas analgicas en el Reset

PBADEN = ON

26

Fuses de configuracin de los PIC18Fxx5x

1.4.16.

CCP2 MUX BIT:

CCP2MX = OFF CCP2MX = ON E/S CCP2 se multiplexa con RB3 E/S CCP2 se multiplexa con RC1

1.4.17.

BIT DE PERMISO DEL RESET POR LLENADO/VACIADO DE LA PILA:

STVREN = OFF STVREN = ON Llenado/vaciado de la pila no provoca el Reset Llenado/vaciado de la pila provoca el Reset

1.4.18.

BIT DE PERMISO DEL ICSP:

LVP = OFF LVP = ON ICSP desactivado ICSP activo

1.4.19. BIT DE PERMISO DEL DEBUG EN-CIRCUITO/PUERTO DE PROGRAMACIN (ICPORT):

ICPRT = OFF ICPRT = ON ICPORT desactivado ICPORT activo

1.4.20.

BIT DE PERMISO DEL JUEGO DE INSTRUCCIONES EXTENDIDO:

XINST = OFF Juego de instrucciones extendido y modo de direccionamiento indexado desactivado (Modo legado) Juego de instrucciones extendido y modo de direccionamiento indexado activo

XINST = ON

1.4.21.

BIT DE PERMISO DEL DEBUGGER OCULTO:

DEBUG = ON Debugger oculto: activo, RB6 y RB7 se dedican al Debug EnCircuito Debugger oculto: desactivado, RB6 y RB7 configurados como pines de E/S de propsito general

DEBUG = OFF

1.4.22.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 0:

CP0 = ON CP0 = OFF Bloque 0 (000800-001FFFh) con cdigo de proteccin Bloque 0 (000800-001FFFh) sin cdigo de proteccin

27

Documento creado por Slalen para Electronics Strange World

1.4.23.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 1:

CP1 = ON CP1 = OFF Bloque 1 (002000-003FFFh) con cdigo de proteccin Bloque 1 (002000-003FFFh) sin cdigo de proteccin

1.4.24.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 2:

CP2 = ON CP2 = OFF Bloque 2 (004000-005FFFh) con cdigo de proteccin Bloque 2 (004000-005FFFh) sin cdigo de proteccin

1.4.25.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE 3:

CP3 = ON CP3 = OFF Bloque 3 (006000-007FFFh) con cdigo de proteccin Bloque 3 (006000-007FFFh) sin cdigo de proteccin

1.4.26.

BIT DEL CDIGO DE PROTECCIN EN EL BLOQUE DE INICIO:

CPB = ON CPB = OFF Bloque de inicio (000000-0007FFh) con cdigo de proteccin Bloque de inicio (000000-0007FFh) sin cdigo de proteccin

1.4.27.

BIT DEL CDIGO DE PROTECCIN EN LA EEPROM DE DATOS:

CPD = ON CPD = OFF EEPROM de datos con cdigo de proteccin EEPROM de datos sin cdigo de proteccin

1.4.28.

BIT DE PROTECCIN CONTRA ESCRITURA 0:

WRT0 = ON WRT0 = OFF Bloque 0 (000800-001FFFh) con proteccin contra escritura Bloque 0 (000800-001FFFh) sin proteccin contra escritura

1.4.29.

BIT DE PROTECCIN CONTRA ESCRITURA 1:

WRT1 = ON WRT1 = OFF Bloque 1 (002000-003FFFh) con proteccin contra escritura Bloque 1 (002000-003FFFh) sin proteccin contra escritura

1.4.30.

BIT DE PROTECCIN CONTRA ESCRITURA 2:

WRT2 = ON WRT2 = OFF Bloque 2 (004000-005FFFh) con proteccin contra escritura Bloque 2 (004000-005FFFh) sin proteccin contra escritura

28

Fuses de configuracin de los PIC18Fxx5x

1.4.31.

BIT DE PROTECCIN CONTRA ESCRITURA 3:

WRT3 = ON WRT3 = OFF Bloque 3 (006000-007FFFh) con proteccin contra escritura Bloque 3 (006000-007FFFh) sin proteccin contra escritura

1.4.32. BIT DE PROTECCIN CONTRA ESCRITURA EN EL BLOQUE DE INICIO:

WRTC = ON Bloque de inicio (000000-0007FFh) con proteccin contra escritura Bloque de inicio (000000-0007FFh) sin proteccin contra escritura

WRTC = OFF

1.4.33. BITS DE PROTECCIN CONTRA ESCRITURA EN LOS REGISTROS DE CONFIGURACIN:

WRTB = ON Registros de configuracin (300000-3000FFh) con proteccin contra escritura Registros de configuracin (300000-3000FFh) sin proteccin contra escritura

WRTB = OFF

1.4.34. BITS DE PROTECCIN CONTRA ESCRITURA EN LA EEPROM DE DATOS:

WRTD = ON WRTD = OFF EEPROM de datos con proteccin contra escritura EEPROM de datos sin proteccin contra escritura

1.4.35.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 0:

EBTR0 = ON Bloque 0 (000800-001FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 0 (000800-001FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR0 = OFF

1.4.36.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 1:

EBTR1 = ON Bloque 1 (002000-003FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 1 (002000-003FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR1 = OFF

29

Documento creado por Slalen para Electronics Strange World

1.4.37.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 2:

EBTR2 = ON Bloque 2 (004000-005FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 2 (004000-005FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR2 = OFF

1.4.38.

BIT DE PROTECCIN DE LA LECTURA DE TABLA DEL BLOQUE 3:

EBTR3 = ON Bloque 3 (006000-007FFFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque 3 (006000-007FFFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTR3 = OFF

1.4.39. PROTECCIN CONTRA LA LECTURA DE TABLA DEL BLOQUE DE INICIO:

EBTRB = ON Bloque de inicio (000000-0007FFh) con proteccin de la lectura de tabla ejecutado en otros bloques Bloque de inicio (000000-0007FFh) sin proteccin de la lectura de tabla ejecutado en otros bloques

EBTRB = OFF

30