Transistors effet de champ

Electronique Analogique 1A & 1B

Transistors effet de champ

Familles JFET MOSFET Electronique basique Electronique numrique

MESFET

Hautes frquences

HEMT Trs hautes frquences Faible bruit PHEMT

Electronique Analogique 1A & 1B

JFET Canal N

Structure Source Grille Drain

N++ N+ N.I.D.

N++

Canal Substrat

Electronique Analogique 1A & 1B

JFET Canal P

Structure Source Grille Drain

P++ P N.I.D.

N+

P++

Canal Substrat

Electronique Analogique 1A & 1B

JFET

Fonctionnement

N++ N

P+

N++

Canal
Zone dpeuple (ZCE) N.I.D.

Electronique Analogique 1A & 1B

JFET

Fonctionnement

VGS

D
N++

N++ N

P+

Canal
Zone dpeuple (ZCE) N.I.D.

Electronique Analogique 1A & 1B

JFET
VDS S VGS G D
N++

Fonctionnement

N++ ZCE en labsence de polarisation Modification de la ZCE sous VGS Modification de la ZCE sous VGS et VDS N.I.D. N

P+

Canal

Electronique Analogique 1A & 1B

JFET
VDS S VGS G D
N++

Fonctionnement

N++ N

P+

Canal

N.I.D. Pincement du canal

Electronique Analogique 1A & 1B

Modle du JFET
Vds>0

Equation de Poisson Avec:

div E =

= q. N D

= 0 . r

Source 0

Vgs <0

Intgration suivant

y pour 0 y w

Grille L w(x) H

Drain x

E(y) =

q. N D

( y w)
y pour 0 y w.

Z Canal dop N D y 0 V(x) Vds

E = gradV
Intgration suivant

VB =

q.N D

q.N D .w2 ( y w) dy VB = 2 0
9

Electronique Analogique 1A & 1B

Modle du JFET
q. N D .H 2 tension de pincement Posons: VP = 2
VB w = H V P
1 2

(VP > 0 )

En prsence dune tension Grille-Source

(V

gs

< 0)

VB Vgs w = H V P

1 2

En prsence dune tension Source-Drain

0 V ( x ) Vds

pour 0 x L

VB Vgs + V ( x ) w( x) = H V P
Electronique Analogique 1A & 1B

1 2

10

Modle du JFET
I D = q. N D .v ( x ).[H w( x )].Z
v ( x ) = 0 .E ( x )

Courant de drain En rgion ohmique

dV ( x ) Ex = dx

I D .dx = q. N D .H .dV ( x ).[1 u( x )].Z

Posons:
L

w( x ) u(x ) = H
uL

I D . dx = q. N D . 0 .Z .H . [1 u ( x )].2.VP .u ( x ).du ( x )
0 u0

Electronique Analogique 1A & 1B

11

Modle du JFET
w(0) VB Vgs = u0 = H VP
1 2

Bornes de lintgrale:

w(0) VB Vgs + Vds = et u L = H VP

1 2

Posons:

G0 =

q. N D . 0 .Z . H L

2 2 3 3 q.N D .0 .Z .H uL u0 uL u0 I D = 2.VP . . L 2 3

2 I D = G0 .Vds 1 3.VP 2

3 3 .(VB Vgs + Vds )2 (VB Vgs )2

Electronique Analogique 1A & 1B

12

Modle du JFET
En rgion sature Le courant I D ne crot plus avec Vds
1 2 + V V V B gs dssat =0 G0 . 1 VP

dI D =0 dVds

Vdssat = Vgs (VB VP )

Vdssat = Vgs VT
VT

avec

VT = VB VP < 0
ID
13

est la tension de seuil, cest la tension

Vgs qui annule

Electronique Analogique 1A & 1B

Modle du JFET
En rgion sature
3 2 V V V V B B G .V gs gs 2. = 0 P . 1 3. + V V 3 P P 3 2 V V V V B B gs gs 2. = I DS 0 . 1 3. + V V P P

I Dsat

I Dsat
Posons

I Dss

La valeur de

I Dsat

lorsque

Vgs = 0V

I Dss

VB = I DS 0 . 1 3. V P

VB V + 2. P

3 2
14

Electronique Analogique 1A & 1B

Modle du JFET
En rgion sature Approximation quadratique

I Dsat
VB I DS 0 . 1 V P
2

VB Vgs I DS 0 . 1 V P

I Dss

I D  I Dsat

Vgs  I DSS . 1 V T
2.I DSS Vgs . 1 VT VT

VT = VB VP < 0

gm =

dI Dsat dVgs

Electronique Analogique 1A & 1B

15

Modle simplifi
VT < 0 Caractristiques
Idss

Idsat
Id(mA) Id(mA) Vgs=0V

1 0 8 6 4

1 0 8 6 4
Vgs=-1V Vgs=-0,5V

VT

2
Vgs=-1,5V

2 1 . 7 5 1 . 5 1 . 2 5 1 0 . 7 5 0 . 5 0 . 2 5
Vgs(V)

5
Vds(V)

Zone sature

Electronique Analogique 1A & 1B

16

Modle Spice (2N4393)

Electronique Analogique 1A & 1B

17

Modle Spice (2N4393)

Electronique Analogique 1A & 1B

18

Reprsentation schmatique

Electronique Analogique 1A & 1B

19

Les diffrents types de JFET

VT = VB VP
Type Symbole
JFET N D G S

VT = VP si VB = 0
ID=f(VGS) ID I DSS VGS
ID

Polarisation Amplification
VDS > 0 ID > 0 VT < 0 VT VGS 0 VDS < 0 ID < 0 VT < 0 0 VGS VT

ID=f(VDS)
VGS=0 VGS<0 VDS - VT

VT
ID - VT VGS
VGS>0

JFET P D G S

VT

ID VDS

I DSS courant de drain entrant

VGS=0

Electronique Analogique 1A & 1B

20

MOSFET Canal N enrichissement

VDS

Structure

VGS

G S
N+ Oxyde Canal N N+

Electronique Analogique 1A & 1B

21

MOSFET Canal N enrichissement

Q+

Modle simplifi
QN+ N+

Vg s -V

V (x)

Vo x

Charge dans le canal: Tension aux bornes de loxyde: Charge la surface de loxyde Egalit des charges:

Q = q.n.w( x ).L.Z
Vox = V gs VT V ( x )

Q + = Cox .Vox = q.n.w( x ) =

ox .L.Z
H ox

. Vgs VT V ( x )

ox
H ox

.[ Vgs + VT + V ( x )]

Electronique Analogique 1A & 1B

22

MOSFET Canal N enrichissement

Modle simplifi Courant de drain:

I D = q.n.w ( x ) .Z .0 .E ( x )
I D = 0 .Z .

ox
H ox

.[ Vgs + VT + V ( x )]. E ( x )

dV ( x ) .[ Vgs + VT + V ( x )]. I D = 0 .Z . H ox dx

ox

Intgration

I D dx = 0 .Z .
0

ox
H ox

. [Vgs VT V ( x )].dV ( x )
0

Vds

I D = 0 .
Electronique Analogique 1A & 1B

Z ox . L H ox

V .Vgs VT ds .Vds 2
23

MOSFET Canal N enrichissement

Modle simplifi

I D = 0 .

Z ox . L H ox

V .Vgs VT ds .Vds 2

Vds

sat

: tension Vds partir de laquelle ID ne crot plus avec Vds

Z dID = 0. . ox . Vgs VT Vdssat = 0 L Hox dVds

Vdssat = Vgs VT

I Dsat

2 Z ox = 0 . . . (Vgs VT ) 2.L H ox

Electronique Analogique 1A & 1B

24

MOSFET Canal N enrichissement

Modle simplifi Transconductance en rgion sature

Z ox g m = 0 . . . (Vgs VT ) L H ox

ox
H ox

est la capacit par unit de surface de la couche doxyde

Electronique Analogique 1A & 1B

25

Reprsentation schmatique

Electronique Analogique 1A & 1B

26

Les diffrents types de MOS

VT = VB VP
Type Symbole
MOSFET N Enrichi D G S

VT = VP si VB = 0
ID=f(VGS) ID VGS -V T
VT ID VGS VGS < VT VDS ID VDS ID VGS >-VT

Polarisation Amplification
VDS > 0 ID > 0 VT < 0 VGS > VT

ID=f(VDS)

MOSFET P Enrichi D G S

VDS < 0 ID < 0 VT < 0 VGS VT

courant de drain entrant

Electronique Analogique 1A & 1B 27

Les diffrents types de MOS

VT = VB VP
Type Symbole
MOSFET N Appauvri D G S

VT = VP si VB = 0
ID=f(VGS)
ID
ID

Polarisation Amplification
VDS > 0 ID > 0 VT < 0 VGS VT VDS < 0 ID < 0 VT < 0 VGS VT

ID=f(VDS)

VGS>0 VGS=0 VGS<0 VDS - VT

VT ID -VT

VGS VGS VGS>0 VGS=0 VGS<0

MOSFET P Appauvri D G S

VT

ID VDS

courant de drain entrant

Electronique Analogique 1A & 1B 28

Porte inverseuse CMOS

e s

0 1

1 0

Transistors MOS enrichissement

Electronique Analogique 1A & 1B

29

Porte inverseuse CMOS

ID2

MOS enrichissement
NMOS PMOS

-ID1

-V T2

Vgs2

VT1

Vgs1

Si le niveau logique de lentre est 0 :

e=0
Vgs 2 = 0 Vgs1 = VDD = 5V

NMOS T2 bloqu PMOS T1 satur

s = VDD

Niveau logique 1

Si le niveau logique de lentre est 1 :

e =1
Vgs 2 = 5V Vgs1 = 0V

NMOS T2 satur PMOS T1 bloqu

s=0

Niveau logique 0
30

Electronique Analogique 1A & 1B

Porte inverseuse CMOS

e s Source G D D G VDD + -

Source

N+

N+

P+

P+

N P Substrat

Electronique Analogique 1A & 1B

31