Apostilafonte Chaveada

FONTES CHAVEADAS
Contedo
Captulo 1
1. COMPONENTES SEMICONDUTORES RPIDOS DE POTNCIA
1.1 Diodos de Potncia
1.2 Diodos Schottky
1.3 Transistor Bipolar de Potncia (TBP)
1.4 MOSFET
1.5 IGBT (Insulated Gate Bipolar Transistor)
1.6 Alguns Critrios de Seleo

Captulo 2
2. TCNICAS DE MODULAO EM FONTES CHAVEADAS
2.1 Modulao por Largura de Pulso - MLP (PWM)
2.2 Modulao em freqncia - MF
2.3 Modulao MLP com freqncia de portadora varivel
2.4 Modulao por limites de corrente - MLC (Histerese)
2.5 Outras tcnicas de modulao

Captulo 3
3. TOPOLOGIAS BSICAS DE FONTES CHAVEADAS
3.1 Conversor abaixador de tenso (step-down ou buck)
3.2 Conversor elevador de tenso (step-up ou boost)
3.3 Conversor abaixador-elevador (buck-boost)
3.4 Conversor Cuk
3.5 Conversor SEPIC
3.6 Conversor Zeta
3.7 Conversores com isolao
3.8 Considerao sobre a mxima tenso de sada no conversor elevador de tenso

Captulo 4
4. CONVERSORES RESSONANTES
4.1 Conversor ressonante com carga em srie (SLR)
4.2 Conversor ressonante com carga em paralelo (PLR)
4.3 Conversor ressonante com carga em paralelo, com sada capacitiva
4.4 Alteraes nas topologias dos conversores ressonantes
4.5 Fonte Ressonante de Tenso em Regime Pulsado

Captulo 5
5. CONVERSORES QUASE-RESSONANTES
5.1 Conversores operando com ZCS
5.2 Conversor operando com ZVS
5.3 Comparao entre ZCS e ZVS
5.4 Introduo de controle por MLP

Captulo 6
6. OUTRAS TOPOLOGIAS COM COMUTAO NO-DISSIPATIVA
6.1 Inversor pseudo-ressonante
6.2 Conversor ressonante "single-ended"
6.3 Conversor semi-ressonante
6.4 Caractersticas desejveis de topologias com comutao suave
6.5 Conversor ZVS Quase-onda-quadrada, MLP (ZVS-QSC-MLP)
6.6 Conversores MLP com transio sob tenso nula (ZVT)
6.7 Conversores MLP com transio sob corrente nula (ZCT)
6.8 Exemplos de outros circuitos de auxlio comutao

Captulo 7
7. COMPONENTES PASSIVOS PARA FONTES CHAVEADAS
7.1 Capacitores
7.2 Componentes magnticos

Captulo 8
8. CONTROLE DE FONTES CHAVEADAS
8.1 Conversor tipo "fly-back" no modo tenso (conduo descontnua)
8.2 "Fly-back" no modo contnuo
8.3 Conversor tipo seguidor de tenso (forward)
8.4 Conversor Boost
8.5 Controle feed-forward
8.6 Controle no modo corrente

Captulo 9
9. MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE
COMPENSADORES
9.1 Linearizao do estgio de potncia, incluindo o filtro de sada, usando valores mdios das
variveis de estado para obter vo(s)/d(s)
9.2 Exemplo 1
9.3 Funo de transferncia d(S)/vc(S) de um modulador MLP a partir de onda dente de serra
9.4 Projeto de compensador usando o fator K

Captulo 10
10.ESTUDO DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM
10.1 Propriedades invariantes das chaves PWM
10.2 Modelo CC da chave PWM
10.3 Modelo CA da.chave PWM
10.4 Efeito das perdas em conduo e do tempo de armazenamento sobre o modelo da chave
PWM
10.5 Anlise do conversor abaixador de tenso

Captulo 11
11. CIRCUITOS INTEGRADOS DEDICADOS AO ACIONAMENTO E CONTROLE DE FONTES
CHAVEADAS
11.1 Tcnicas de isolao de sistemas com reguladores chaveados
11.2 TL494
11.3 UC1840
11.4 UC1524A
11.5 UC1846
11.6 GP605
11.7 MC34262

Captulo 12
12. CARACTERIZAO DE FONTES CHAVEADAS
12.1 Requisitos de qualidade na alimentao de equipamentos sensveis
12.2 Tempo de sustentao da tenso de sada (Hold-up)
12.3 Regulao de linha
12.4 Regulao de carga
12.5 Resposta dinmica variao de carga
12.6 Teste de isolao
12.7 Interferncia Eletromagntica (IEM)
12.7.1 IEM irradiada
12.7.2 IEM conduzida pela rede

Fontes Chaveadas - Cap. 1 COMPONENTES SEMICONDUTORES RPIDOS DE POTNCIA J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
1-1
1. COMPONENTES SEMICONDUTORES RPIDOS DE POTNCIA
1.1 Diodos de Potncia
Um diodo semicondutor uma estrutura P-N que, dentro de seus limites de tenso e
de corrente, permite a passagem de corrente em um nico sentido. Detalhes de
funcionamento, em geral desprezados para diodos de sinal, podem ser significativos para
componentes de maior potncia, caracterizados por uma maior rea (para permitir maiores
correntes) e maior comprimento (a fim de suportar tenses mais elevadas). A figura 1.1
mostra, simplificadamente, a estrutura interna de um diodo.
P N
+ + + + + + + +
+ + + + + + +
+ + + + + + +
+ + + + + + +
+ + + + + + +
+
+ _ _ _ _ _ _ _
_ _ _ _ _ _ _
_ _ _ _ _ _ _
_ _ _ _ _ _ _
_ _ _ _ _ _ _
+
_ _
_ _
_ _
_ _
_ _
+ +
+ +
+ +
+ +
+ +
1 u
Potencial
0
+
_
Difuso
Juno metalrgica
Anodo Catodo
Figura 1.1. Estrutura bsica de um diodo semicondutor
Aplicando-se uma tenso entre as regies P e N, a diferena de potencial aparecer na
regio de transio, uma vez que a resistncia desta parte do semicondutor muito maior que
a do restante do componente (devido concentrao de portadores).
Quando se polariza reversamente um diodo, ou seja, se aplica uma tenso negativa no
anodo (regio P) e positiva no catodo (regio N), mais portadores positivos (lacunas) migram
para o lado N, e vice-versa, de modo que a largura da regio de transio aumenta, elevando a
barreira de potencial.
Por difuso ou efeito trmico, uma certa quantidade de portadores minoritrios
penetra na regio de transio. So, ento, acelerados pelo campo eltrico, indo at a outra
regio neutra do dispositivo. Esta corrente reversa independe da tenso reversa aplicada,
variando, basicamente, com a temperatura.
1-2
Se o campo eltrico na regio de transio for muito intenso, os portadores em
trnsito obtero grande velocidade e, ao se chocarem com tomos da estrutura, produziro
novos portadores, os quais, tambm acelerados, produziro um efeito de avalanche. Dado o
aumento na corrente, sem reduo significativa na tenso na juno, produz-se um pico de
potncia que destri o componente.
Uma polarizao direta leva ao estreitamento da regio de transio e reduo da
barreira de potencial. Quando a tenso aplicada superar o valor natural da barreira, cerca de
0,7V para diodos de Si, os portadores negativos do lado N sero atrados pelo potencial
positivo do anodo e vice-versa, levando o componente conduo.
Na verdade, a estrutura interna de um diodo de potncia um pouco diferente desta
apresentada. Existe uma regio N intermediria, com baixa dopagem. O papel desta regio
permitir ao componente suportar tenses mais elevadas, pois tornar menor o campo eltrico
na regio de transio (que ser mais larga, para manter o equilbrio de carga).
Esta regio de pequena densidade de dopante dar ao diodo uma significativa
caracterstica resistiva quando em conduo, a qual se torna mais significativa quanto maior
for a tenso suportvel pelo componente. As camadas que fazem os contatos externos so
altamente dopadas, a fim de fazer com que se obtenha um contato com caracterstica hmica e
no semi-condutor (como se ver adiante nos diodos Schottky).
O contorno arredondado entre as regies de anodo e catodo tem como funo criar
campos eltricos mais suaves (evitando o efeito de pontas).
No estado bloqueado, pode-se analisar a regio de transio como um capacitor, cuja
carga aquela presente na prpria regio de transio.
Na conduo no existe tal carga, no entanto, devido alta dopagem da camada P+,
por difuso, existe uma penetrao de lacunas na regio N-. Alm disso, medida que cresce
a corrente, mais lacunas so injetadas na regio N-, fazendo com que eltrons venham da
regio N+ para manter a neutralidade de carga. Desta forma, cria-se uma carga espacial no
catodo, a qual ter que ser removida (ou se recombinar) para permitir a passagem para o
estado bloqueado do diodo.
O comportamento dinmico de um diodo de potncia , na verdade, muito diferente
do de uma chave ideal, como se pode observar na figura 1.2. Suponha-se que se aplica uma
tenso v
i
ao diodo, alimentando uma carga resistiva (cargas diferentes podero alterar alguns
aspectos da forma de onda).
Durante t1, remove-se a carga acumulada na regio de transio. Como ainda no
houve significativa injeo de portadores, a resistncia da regio N- elevada, produzindo um
pico de tenso. Indutncias parasitas do componente e das conexes tambm colaboram com
a sobre-tenso. Durante t2 tem-se a chegada dos portadores e a reduo da tenso para cerca
de 1V. Estes tempos so, tipicamente, da ordem de centenas de ns.
No desligamento, a carga espacial presente na regio N- deve ser removida antes que
se possa reiniciar a formao da barreira de potencial na juno. Enquanto houver portadores
transitando, o diodo se mantm em conduo. A reduo em V
on
se deve diminuio da
queda hmica. Quando a corrente atinge seu pico negativo que foi retirado o excesso de
portadores, iniciando-se, ento, o bloqueio do diodo. A taxa de variao da corrente,
associada s indutncias do circuito, provoca uma sobre-tenso negativa.
Diodos rpidos possuem t
rr
da ordem de, no mximo, poucos micro-segundos,
enquanto nos diodos normais de dezenas ou centenas de micro-segundos.
1-3
O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato
de, neste momento, o diodo j estar desligado, uma fonte importante de sobretenses
produzidas por indutncias parasitas associadas aos componentes por onde circula tal
corrente. A fim de minimizar este fenmeno foram desenvolvidos os diodos soft-recovery,
nos quais esta variao de corrente suavizada, reduzindo os picos de tenso gerados.
Anodo
Catodo
N+
N
_
P+ 10e19 cm-3
10e14 cm-3
10e19cm-3
10 u
Depende
250 u
substrato
da tenso

i
D
v
D
v
i
+Vr
-Vr
Qrr
t1
t2
t3
t4 t5
-Vr
i=Vr/R
Von
trr
dir/dt
Vfp
Vrp
dif/dt
vi
v
D
i
D
R
Figura 1.2. Estrutura tpica de diodo de potncia.e
Formas de onda tpicas de comutao de diodo de potncia.
1.2 Diodos Schottky
Quando feita uma juno entre um terminal metlico e um material semicondutor, o
contato tem, tipicamente, um comportamento hmico, ou seja, a resistncia do contato
governa o fluxo da corrente. Quando este contato feito entre um metal e uma regio
semicondutora com densidade de dopante relativamente baixa, o efeito dominante deixa de ser
o resistivo, passando a haver tambm um efeito retificador.
Um diodo Schottky formado colocando-se um filme metlico em contato direto com
um semicondutor, como indicado na figura 1.3. O metal usualmente depositado sobre um
material tipo N, por causa da maior mobilidade dos portadores neste tipo de material. A parte
metlica ser o anodo e o semicondutor, o catodo.
Numa deposio de Al (3 eltrons na ltima camada), os eltrons do semicondutor
tipo N migraro para o metal, criando uma regio de transio na juno.
Note-se que apenas eltrons (portadores majoritrios em ambos materiais) esto em
trnsito. O seu chaveamento muito mais rpido do que o dos diodos biplares, uma vez que
no existe carga espacial armazenada no material tipo N, sendo necessrio apenas refazer a
1-4
barreira de potencial (tipicamente de 0,3V). A regio N tem uma dopagem relativamente alta,
a fim de reduzir as perda de conduo, com isso, a mxima tenso suportvel por estes diodos
de cerca de 100V.
A aplicao deste tipo de diodos ocorre principalmente em fontes de baixa tenso, nas
quais as quedas sobre os retificadores so significativas.
Substrato tipo P
Tipo N
N+
Al
SiO2
Al
contato
hmico
contato
retificador
Figura 1.3 Diodo Schottky construdo atravs de tcnica de CIs.
1.3 Transistor Bipolar de Potncia (TBP)
1.3.1 Princpio de funcionamento
A figura 1.4 mostra a estrutura bsica de um transistor bipolar.
N+ N- P N+
Vcc
Rc
Rb
Vb
C
B
E
-
-
-
-
J1 J2
Figura 1.4. Estrutura bsica de transistor bipolar
A operao normal de um transistor feita com a juno J1 (B-E) diretamente
polarizada, e com J2 (B-C) reversamente polarizada.
1-5
No caso NPN, os eltrons so atrados do emissor pelo potencial positivo da base.
Esta camada central suficientemente fina para que a maior parte dos portadores tenha
energia cintica suficiente para atravess-la, chegando regio de transio de J2, sendo,
ento, atrados pelo potencial positivo do coletor.
O controle de Vbe determina a corrente de base, Ib, que, por sua vez, se relaciona com
Ic pelo ganho de corrente do dispositivo.
Na realidade, a estrutura interna dos TBPs diferente. Para suportar tenses elevadas,
existe uma camada intermediria do coletor, com baixa dopagem, a qual define a tenso de
bloqueio do componente.
A figura 1.5. mostra uma estrutura tpica de um transistor bipolar de potncia. As
bordas arredondadas da regio de emissor permitem uma homogenizao do campo eltrico,
necessria manuteno de ligeiras polarizaes reversas entre base e emissor. O TBP no
sustenta tenso no sentido oposto porque a alta dopagem do emissor provoca a ruptura de J1
em baixas tenses (5 a 20V).
B
C
E
N+
N-
P
N+ 10e19 cm-3
10e16 cm-3
10e14 cm-3
10e19 cm-3
10 u
5 a 20 u
50 a 200 u
250 u (substrato)
C
B E
Figura 1.5. Estrutura interna de TPB e seu smbolo
O uso preferencial de TBP tipo NPN se deve s menores perdas em relao aos PNP,
o que ocorre por causa da maior mobilidade dos eltrons em relao s lacunas, reduzindo,
principalmente, os tempos de comutao do componente.
1.3.2 Limites de tenso
A tenso aplicada ao transistor encontra-se praticamente toda sobre a juno J2 a qual,
tipicamente, est reversamente polarizada. Existem limites suportveis por esta juno, os
quais dependem principalmente da forma como o comando de base est operando, conforme
se v nas figuras 1.6 e 1.7.
Com o transistor conduzindo (Ib>0) e operando na regio ativa, o limite de tenso Vce
Vces o qual, se atingido, leva o dispositivo a um fenmeno chamado de primeira ruptura.
1-6
O processo de primeira ruptura ocorre quando, ao se elevar a tenso Vce, provoca-se
um fenmeno de avalanche em J2. Este acontecimento no danifica, necessariamente, o
dispositivo. Se, no entanto, a corrente Ic se concentrar em pequenas reas, o sobre-
aquecimento produzir ainda mais portadores e destruir o componente (segunda ruptura).
Com o transistor desligado (Ib=0) a tenso que provoca a ruptura da juno J2
maior, elevando-se ainda mais quando a corrente de base for negativa. Isto uma indicao
interessante que, para transistores submetidos a valores elevados de tenso, o estado
desligado deve ser acompanhado de uma polarizao negativa da base.
Ib>0
Vces
Ib=0
Vceo
Ic Ic
Ic
Vcbo
Ib<0
Figura 1.6. Tipos de conexo do circuito de base e mximas tenses Vce.
Ic
segunda ruptura
primeira ruptura
Vces Vceo Vcbo
Ib3
Ib2
Ib4
Ib1
Ib=0
Ib<0
Ib4>Ib3>Ib2>Ib1>0
Vce
Figura 1.7 Caracterstica esttica de transistor bipolar.
1.3.3 rea de Operao Segura (AOS)
A AOS representa a regio do plano Vce x Ic dentro da qual o TBP pode operar sem
se danificar. A figura 1.8 mostra uma forma tpica de AOS.
1-7
log Vce
log Ic
Ic DC
Ic max
A
B
C
D
1 us
10 us
100 us
Figura 1.8. Aspecto tpico de AOS de TBP
A: Mxima corrente contnua de coletor
B: Mxima potncia dissipvel (relacionada temperatura na juno)
C: Limite de segunda ruptura
D: Mxima tenso Vce
medida que a corrente se apresenta em pulsos (no-repetitivos) a rea se expande.
Para pulsos repetitivos deve-se analisar o comportamento trmico do componente para
se saber se possvel utiliz-lo numa dada aplicao, uma vez que a AOS, por ser definida
para um nico pulso, uma restrio mais branda. Esta anlise trmica feita com base no
ciclo de trabalho a que o dispositivo est sujeito, aos valores de tenso e corrente e
impedncia trmica do transistor, a qual fornecida pelo fabricante.
1.3.4 Regio de quase-saturao
Consideremos o circuito mostrado na figura 1.9, e as curvas estticas do TBP al
indicadas.
Quando Ic cresce, Vce diminui, dada a maior queda de tenso sobre R. medida que
Vce se reduz, caminha-se no sentido da saturao.
Os TBP apresentam uma regio chamada de quase-saturao gerada, principalmente,
pela presena da camada N- do coletor.
semelhana da carga espacial armazenada nos diodos, nos transistores bipolares
tambm ocorre estocagem de carga. A figura 1.10 mostra a distribuio de carga esttica no
interior do transistor para as diferentes regies de operao.
Na regio ativa, J2 est reversamente polarizada e ocorre uma acumulao de eltrons
na regio da base. Quando se aproxima da saturao, J2 fica diretamente polarizada, atraindo
lacunas da base para o coletor. Tais lacunas associam-se a eltrons vindos do emissor e que
esto migrando pelo componente, criando uma carga espacial que penetra a regio N-. Isto
representa um "alargamento" da regio da base, implicando na reduo do ganho do
transistor. Tal situao caracteriza a chamada quase-saturao. Quando esta distribuio de
carga espacial ocupa toda a regio N- chega-se, efetivamente, saturao.
1-8
Vce
Ic
Vcc
Vcc/R
corte
regio ativa
saturao
quase-saturao
Ib
R
Vcc
Vce
Figura 1.9 Regio de quase-saturao do TBP.
claro que no desligamento toda esta carga ter que ser removida antes do efetivo
bloqueio do TBP, o que sinaliza a importncia do timo circuito de acionamento de base para
que o TBP possa operar numa situao que minimize a tempo de desligamento e a dissipao
de potncia (associada ao valor de Vce).
N+ N- P N+
Coletor Base Emissor
e-
base virtual
saturao
quase-
saturao
regio ativa
Figura 1.10 Distribuio da carga esttica acumulada no TBP
1.3.5 Ganho de corrente
O ganho de corrente dos TBP varia com diversos parmetros (Vce, Ic, temperatura),
sendo necessrio, no projeto, definir adequadamente o ponto de operao.
Em baixas correntes, a recombinao dos portadores em trnsito leva a uma reduo
no ganho, enquanto para altas correntes tem-se o fenmeno da quase-saturao reduzindo o
ganho, como explicado anteriormente.
1-9
Para uma tenso Vce elevada, a largura da regio de transio de J2 que penetra na
camada de base maior, de modo a reduzir a espessura efetiva da base, o que leva a um
aumento do ganho.
ganho de corrente
log Ic
Vce = 400 V (25 C)
Vce = 2 V (25 C)
Vce = 2V (125 C)
Figura 1.11 Comportamento tpico do ganho de corrente em funo da tenso Vce, da
temperatura e da corrente de coletor.
1.3.6 Caractersticas de chaveamento
As caractersticas de chaveamento so importantes pois definem a velocidade de
mudana de estado e ainda determinam as perdas no dispositivo relativas s comutaes, que
so dominantes nos conversores de alta freqncia. Definem-se diversos intervalos
considerando operao com carga resistiva ou indutiva. O sinal de base, para o desligamento
, geralmente, negativo, a fim de acelerar o bloqueio do TBP.
a) Carga resistiva
A figura 1.12 mostra formas de onda tpicas para este tipo de carga. O ndice "r' se
refere a tempos de subida (de 10% a 90% dos valores mximos), enquanto "f" relaciona-se
aos tempos de descida. O ndice "s" refere-se ao tempo de armazenamento e "d" ao tempo de
atraso.
td: tempo de atraso
Corresponde a tempo de descarregamento da capacitncia da juno b-e. Pode ser
reduzido pelo uso de uma maior corrente de base com elevado dib/dt.
tri: tempo de crescimento da corrente de coletor
Este intervalo se relaciona com a velocidade de aumento da carga estocada e depende
da corrente de base.
Como a carga resistiva, uma variao de Ic provoca uma mudana em Vce.
1-10
100%
90%
10%
90%
10%
+Vcc
Vce(sat)
Tenso Vce
Corrente de coletor
Sinal de base
CARGA RESISTIVA
td=tdi
ton=ton(i)
tri
toff=toffi
ts=tsi
tfi
ton(v)
tdv
tfv
toff(v)
trv
tsv
90%
10%
Figura 1.12 Caracterstica tpica de chaveamento de carga resistiva
ts: tempo de armazenamento
Intervalo necessrio para retirar (Ib<0) e/ou neutralizar os portadores estocados no
coletor e na base
tfi: tempo de queda da corrente de coletor
Corresponde ao processo de bloqueio do TBP, com a travessia da regio ativa, da
saturao para o corte. A reduo de Ic depende de fatores internos ao componente, como o
tempo de recombinao, e de fatores externos, como o valor de Ib (negativo).
Para obter um desligamento rpido deve-se evitar operar com o componente alm da
quase-saturao, de modo a tornar breve o tempo de armazenamento.
b) Carga indutiva
Seja Io>0 e constante durante a comutao. A figura 1.13 mostra formas de onda
tpicas com este tipo de carga.
b.1) Entrada em conduo
Com o TBP cortado, Io circula pelo diodo (=> Vce=Vcc). Aps td, Ic comea a
crescer, reduzindo Id (pois Io constante). Quando Ic=Io, o diodo desliga e Vce comea a
diminuir. Alm disso, pelo transistor circula a corrente reversa do diodo.
1-11
b.2) Bloqueio
Com a inverso da tenso Vbe (e de Ib), inicia-se o processo de desligamento do TBP.
Aps tsv comea a crescer Vce. Para que o diodo conduza preciso que Vce>Vcc. Enquanto
isto no ocorre, Ic=Io. Com a entrada em conduo do diodo, Ic diminui, medida que Id
cresce (tfi).
Alm destes tempos definem-se outros para carga indutiva:
tti: (tail time): Queda de Ic de 10% a 2%
tc ou txo: intervalo entre 10% de Vce e 10% de Ic
Lcarga Df
Io
Vcc
Ic
Vce
Vb
Ic
Vce
td
tsv
tti
Io
Vcc
R
carga
Figura 1.13. Formas de onda com carga indutiva
1.3.7 Circuitos amaciadores (ou de ajuda comutao) - "snubber"
O papel dos circuitos amaciadores garantir a operao do TBP dentro da AOS,
especialmente durante o chaveamento de cargas indutivas.
a) Desligamento - Objetivo: atrasar o crescimento de Vce (figura 1.14)
Quando Vce comea a crescer, o capacitor Cs comea a se carregar (via Ds),
desviando parcialmente a corrente, reduzindo Ic. Df s conduzir quando Vce>Vcc.
Quando o transistor ligar o capacitor se descarregar por ele, com a corrente limitada
por Rs. A energia acumulada em Cs ser, ento, dissipada sobre Rs.
Sejam as formas de onda mostradas na figura 1.15. Considerando que Ic caia
linearmente e que IL constante, a corrente por Cs cresce linearmente. Fazendo-se com que
Cs complete sua carga quando Ic=0, o pico de potncia se reduzir a menos de 1/4 do seu
valor sem circuito amaciador (supondo trv=0)
1-12
Vcc
Lcarga Df
Ic
Vcs Cs
Ds Rs
Vce
log Ic
log Vce Vcc
Io
Io
Cs
sem amaciador
R
carga
Figura 1.14. Circuito amaciador de desligamento e trajetrias na AOS
Vce
Ic
P
trv
Io.Vcc
Ic Vcc
Vcc
Vce
P
Io
Figura 1.15. Formas de onda no desligamente sem e com o circuito amaciador.
O valor de Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo
ligado do TBP e, por outro lado, limite o pico de corrente em um valor inferior mxima
corrente de pico repetitiva do componente. Deve-se usar o maior Rs possvel.
b) Entrada em conduo: Objetivo: reduzir Vce e atrasar o aumento de Ic (figura 1.16)
No circuito sem amaciador, aps o disparo do TBP, Ic cresce, mas Vce s se reduz
quando Df deixar de conduzir. A colocao de Ls provoca uma reduo de Vce, alm de
reduzir a taxa de crescimento de Ic.
1-13
Normalmente no se utiliza este tipo de circuito, considerando que os tempos
associados entrada em conduo so bem menores do que aqueles de desligamento. A
prpria indutncia parasita do circuito realiza, parcialmente, o papel de retardar o crescimento
da corrente e diminuir a tenso Vce. Inevitavelmente, tal indutncia ir produzir alguma
sobretenso no momento do desligamento, alm de ressoar com as capacitncias do circuito.
carga Df
Vcc
Ls
Rs
Ds
Figura 1.16. Circuito amaciador para entrada em conduo.
1.3.8 Conexo Darlington
Como o ganho dos TBP relativamente baixo, usulmente so utilizadas conexes
Darlington (figura 1.17), que apresentam como principais caractersticas:
- ganho de corrente = 1(2+1)+2
- T2 no satura, pois sua juno B-C est sempre reversamente polarizada
- tanto o disparo quanto o desligamento so sequenciais. No disparo, T1 liga primeiro,
fornecendo corrente de base para T2. No desligamento, T1 deve comutar antes,
interrompendo a corrente de base de T2.
T1
T2
Figura 1.17. Conexo Darlington.
Os tempos totais dependem, assim, de ambos transistores, elevando, em princpio, as
perdas de chaveamento.
1-14
Considerando o caso de uma topologia em ponte (ou meia ponte), como mostrado na
figura 1.18, quando o conjunto superior conduz, o inferior deve estar desligado. Deve-se
lembrar aqui que existem capacitncias associadas s junes dos transistores.
Quando o potencial do ponto A se eleva (pela conduo de T2) a juno B-C ter
aumentada sua largura, produzindo uma corrente a qual, se a base de T3 estiver aberta,
circular pelo emissor, transformando-se em corrente de base de T4, o qual poder conduzir,
provocando um curto-circuito (momentneo) na fonte.
A soluo adotada criar caminhos alternativos para esta corrente, por meio de
resistores, de modo que T4 no conduza.
Alm destes resistores, usual a incluso de um diodo reverso, de emissor para
coletor, para facilitar o escoamento das cargas no processo de desligamento. Alm disso, tal
diodo tem fundamental imporncia no acionamento de cargas indutivas, uma vez que faz a
funo do diodo de circulao.
carga
T1 T2
T3
T4
capacitncias parasitas
i i
A
Figura 1.18 Conexo Darlington num circuito em ponte.
Usualmente associam-se aos transistores em conexo Darlington, outros componentes,
cujo papel garantir seu bom desempenho em condies adversas, como se v na figura 1.18.
Figura 1.19. Conexo Darlington com componentes auxiliares.
1-15
1.3.9 Mtodos de reduo dos tempos de chaveamento
Um ponto bsico utilizar uma corrente de base adequada:
dib/dt
Ib1
Ib2
dib/dt
Ibr
Figura 1.20 Forma de onda de corrente de base recomendada para acionamento de TBP.
As transies devem ser rpidas, para reduzir os tempo de atraso. Um valor elevado
Ib1 permite uma reduo de tri. Quando em conduo, Ib2 deve ter tal valor que faa o TBP
operar na regio de quase-saturao. No desligamento, deve-se prover uma corrente negativa,
acelerando assim a retirada dos portadores armazenados.
Para o acionamento de um transistor nico, pode-se utilizar um arranjo de diodos para
evitar a saturao, como mostrado na figura 1.21.
Neste arranjo, a tenso mnima na juno B-C zero. Excesso na corrente Ib
desviado por D1. D3 permite a circulao de corrente negativa na base.
D1
D2
D3
Figura 1.21. Arranjo de diodos para evitar saturao.
1.4 MOSFET
1.4.1 Princpio de funcionamento (canal N)
O terminal de gate isolado do semicondutor por SiO2. A juno PN- define um
diodo entre Source e Drain, o qual conduz quando Vds<0. A operao como transistor ocorre
quando Vds>0. A figura 1.22 mostra a estrutura bsica do transistor.
Quando uma tenso Vgs>0 aplicada, o potencial positivo no gate repele as lacunas
na regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso
atinge um certo limiar (Vth), eltrons livres (gerados principalmente por efeito trmico)
presentes na regio P so atrados e formam um canal N dentro da regio P, pelo qual torna-se
possvel a passagem de corrente entre D e S. Elevando Vgs, mais portadores so atrados,
1-16
ampliando o canal, reduzindo sua resistncia (Rds), permitindo o aumento de Id. Este
comportamento caracteriza a chamada "regio resistiva".
N+
N-
P
N+
SiO2
metal
S
D
G
+ + + + + + + + + + + + + + +
- - - - - - - - - - - - - - - -- - - - - - - -
- - - - - - - - - - - - - - -- - - - - -
- - - - - - - - - - - - - - - -
- - - - - - - -- - - --
-Id -Id
Vgs
Vdd
D
G
S
Smbolo
Figura 1.22. Estrutura bsica de transistor MOSFET.
A passagem de Id pelo canal produz uma queda de tenso que leva ao seu
afunilamento, ou seja, o canal mais largo na fronteira com a regio N+ do que quando se liga
regio N-. Um aumento de Id leva a uma maior queda de tenso no canal e a um maior
afunilamento, o que conduziria ao seu colapso e extino da corrente! Obviamente o
fenmeno tende a um ponto de equilbrio, no qual a corrente Id se mantm constante para
qualquer Vds, caracterizando a regio ativa do MOSFET. A figura 1.23 mostra a
caracterstica esttica do MOSFET,
Uma pequena corrente de gate necessria apenas para carregar e descarregar as
capacitncias de entrada do transistor. A resistncia de entrada da ordem de 10
12
ohms.
Estes transistores, em geral, so de canal N por apresentarem menores perdas e maior
velocidade de comutao, devido maior mobilidade dos eltrons em relao s lacunas.
A mxima tenso Vds determinada pela ruptura do diodo reverso. Os MOSFETs no
apresentam segunda ruptura uma vez que a resistncia do canal aumenta com o crescimento
de Id. Este fato facilita a associao em paralelo destes componentes.
A tenso Vgs limitada a algumas dezenas de volts, por causa da capacidade de
isolao da camada de SiO2.
1-17
Id
Vds
Vdso
regio
resistiva
regio ativa
Vgs1
Vgs2
Vgs3
vgs3>Vgs2>Vgs1
Figura 1.23. Caracterstica esttica do MOSFET.
1.4.2 rea de Operao Segura
A figura 1.24 mostra a AOS dos MOSFET. Para tenses elevadas ela mais ampla
que para um TBP equivalente, uma vez que no existe o fenmeno de segunda ruptura. Para
baixas tenses, entretanto, tem-se a limitao da resistncia de conduo.
A: Mxima corrente de dreno contnua
B: Limite da regio de resistncia constante
C: Mxima potncia (relacionada mxima temperatura de juno)
D: Mxima tenso Vds
log Vds
log Id
A
B
C
D
Id pico
Id cont
Vdso
Figura 1.24. AOS para MOSFET.
1.4.3 Caracterstica de chaveamento - carga indutiva
a) Entrada em conduo (figura 1.25)
Ao ser aplicada a tenso de acionamento (Vgg), a capacitncia de entrada comea a se
carregar, com a corrente limitada por Rg. Quando se atinge a tenso limiar de conduo
(Vth), aps td, comea a crescer a corrente de dreno. Enquanto Id<Io, Df se mantm em
1-18
conduo e Vds=Vdd. Quando Id=Io, Df desliga e Vds cai. Durante a reduo de Vds ocorre
um aparente aumento da capacitncia de entrada (Ciss) do transistor (efeito Miller), fazendo
com que a variao de Vgs se torne muito mais lenta (em virtude do "aumento" da
capacitncia). Isto se mantm at que Vds caia, quando, ento, a tenso Vgs volta a aumentar,
at atingir Vgg.
Na verdade, o que ocorre que, enquanto Vds se mantm elevado, a capacitncia que
drena corrente do circuito de acionamento apenas Cgs. Quando Vds diminui, a capacitncia
dentre dreno e source se descarrega, o mesmo ocorrendo com a capacitncia entre gate e
dreno. A descarga desta ltima capacitncia se d desviando a corrente do circuito de
acionamento, reduzindo a velocidade do processo de carga de Cgs, o que ocorre at que Cgd
esteja descarregado.
Vgg
Vgs
Id
Vds
CARGA INDUTIVA
Vth
td
V+
V+
Id=Io
Vds on
Vdd
Vds
Vgg
Rg
Vgs
Df
Io
Id
Cgd
Cgs
Cds
Figura 1.25 Formas de onda na entrada em conduo de MOSFET com carga indutiva.
Os manuais fornecem informaes sobre as capacitncias operacionais do transistor
(Ciss, Coss e Crss), mostradas na figura 1.26, as quais se relacionam com as capacitncias do
componente por:
Ciss = Cgs + Cgd , com Cds curto-circuitada
Crs = Cgd
Coss ~ Cds + Cgd
1-19
Ciss
Coss
Crss
Cgs
Cds
Cgd
Vds (V) Vds (V) 0 10 20 30 40 0 10 20 30 40
1
2
3
4
C (nF)
0
1
2
3
4
C (nF)
0
Figura 1.26. Capacitncias de transistor MOSFET
b) Desligamento
O processo de desligamento semelhante ao apresentado, mas na ordem inversa. O
uso de uma tenso Vgg negativa apressa o desligamento, pois acelera a descarga da
capacitncia de entrada.
Como os MOSFETs no apresentam cargas estocadas, no existe o tempo de
armazenamento, por isso so muito mais rpidos que os TBP.
1.5 IGBT (Insulated Gate Bipolar Transistor)
O IGBT alia a facilidade de acionamento dos MOSFET com as pequenas perdas em
conduo dos TBP. Sua velocidade de chaveamento semelhante dos transistores bipolares.
1.5.1 Princpio de funcionamento
A estrutura do IGBT similar do MOSFET, mas com a incluso de uma camada P+
que forma o coletor do IGBT, como se v na figura 1.27.
Em termos simplificados pode-se analisar o IGBT como um MOSFET no qual a
regio N- tem sua condutividade modulada pela injeo de portadores minoritrios (lacunas),
a partir da regio P+, uma vez que J1 est diretamente polarizada. Esta maior condutividade
produz uma menor queda de tenso em comparao a um MOSFET similar.
O controle de componente anlogo ao do MOSFET, ou seja, pela aplicao de uma
polarizao entre gate e emissor. Tambm para o IGBT o acionamento feito por tenso.
A mxima tenso suportvel determinada pela juno J2 (polarizao direta) e por J1
(polarizao reversa). Como J1 divide 2 regies muito dopadas, conclui-se que um IGBT no
suporta tenses elevadas quando polarizado reversamente.
Os IGBTs apresentam um tiristor parasita. A construo do dispositivo deve ser tal
que evite o acionamento deste tiristor, especialmente devido s capacitncias associadas
regio P, a qual relaciona-se regio do gate do tiristor parasita. Os modernos componentes
no apresentam problemas relativos a este elemento indesejado.
1-20
metal
SiO2
Coletor
P+
N+
N-
P
N+ N+
Gate (porta)
Emissor
J3
J2
J1
E
C
B
Figura 1.27. Estrutura bsica de IGBT.
1.5.2 Caractersticas de chaveamento
A entrada em conduo similar ao MOSFET, sendo um pouco mais lenta a queda da
tenso Vce, uma vez que isto depende da chegada dos portadores vindos da regio P+.
Para o desligamento, no entanto, tais portadores devem ser retirados. Nos TBPs isto
se d pela drenagem dos portadores via base, o que no possvel nos IGBTs, devido ao
acionamento isolado. A soluo encontrada foi a incluso de uma camada N+, na qual a taxa
de recombinao bastante mais elevada do que na regio N-. Desta forma, as lacunas
presentes em N+ recombinam-se com muita rapidez, fazendo com que, por difuso, as lacunas
existentes na regio N- refluam, apressando a extino da carga acumulada na regio N-,
possibllitando o restabelecimento da barreira de potencial e o bloqueio do componente.
1.6 Alguns Critrios de Seleo
Um primeiro critrio o dos limites de tenso e de corrente. Os MOSFET possuem
uma faixa mais reduzida de valores, ficando, tipicamente entre: 100V/200A e 1000V/20A.
J os TBP e IGBT atingem potncias mais elevadas, indo at 1200V/500A.
Como o acionamento do IGBT muito mais fcil do que o do TBP, seu uso tem sido
crescente, em detrimento dos TBP.
1-21
Outro importante critrio para a seleo refere-se s perdas de potncia no
componente. Assim, aplicaes em alta freqncia (acima de 50kHz) devem ser utilizados
MOSFETs. Em freqncias mais baixas, qualquer dos 3 componentes podem responder
satisfatoriamente.
No entanto, as perdas em conduo dos TBPs e dos IGBTs so sensivelmente
menores que as dos MOSFET.
Como regra bsica: em alta freqncia: MOSFET
em baixa freqncia: IGBT
Fontes Cahveadas - Cap. 2 TCNICAS DE MODULAO EM FONTES CHAVEADAS J. A. Pomilio
2-1
2. TCNICAS DE MODULAO EM FONTES CHAVEADAS
Via de regra, as fontes chaveadas operam a partir de uma fonte de tenso CC de
valor fixo, enquanto na sada tem-se tambm uma tenso CC, mas de valor distinto (fixo ou
no).
As chaves semicondutoras esto ou no estado bloqueado ou em plena conduo. A
tenso mdia de sada depende da relao entre o intervalo em que a chave permanece
fechada e o perodo de chaveamento. Define-se ciclo de trabalho (largura de pulso ou razo
cclica) como a relao entre o intervalo de conduo da chave e o perodo de
chaveamento. Tomemos como exemplo a figura 2.1 na qual se mostra uma estrutura
chamada abaixadora de tenso (ou buck).
E
T
D vo
L
C R Vo
E
Vo
vo
t
t
T
Figura 2.1 Conversor abaixador de tenso e forma de onda da tenso aplicada ao filtro de
sada.
2.1 Modulao por Largura de Pulso - MLP (PWM)
Em MLP opera-se com freqncia constante, variando-se o tempo em que a chave
permanece ligada.
O sinal de comando obtido, geralmente, pela comparao de um sinal de controle
(modulante) com uma onda peridica (portadora) como, por exemplo, uma "dente-de-
serra". A figura 2.2 ilustra estas formas de onda.
Para que a relao entre o sinal de controle e a tenso mdia de sada seja linear,
como desejado, a freqncia da portadora deve ser, pelo menos 10 vezes maior do que a
modulante, de modo que seja relativamente fcil filtrar o valor mdio do sinal modulado
(MLP), recuperando o sinal de controle.
2-2
vc
vp
vp
vc
vo
vo
-
+
Vo
Figura 2.2 Modulao por Largura de Pulso.
2.1.1 Espectro Harmnico de Sinal MLP
A figura 2.3 mostra a modulao de um nvel contnuo, produzindo na uma tenso com
2 nveis, na frequncia da onda triangular. Na figura 2.4 tem-se o espectro desta onda MLP,
onde observa-se a presena de uma componente contnua que reproduz o sinal modulante. As
demais componentes aparecem nos mltiplos da frequncia da portadora sendo, em princpio,
relativamente fceis de filtrar dada sua alta frequncia.
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms

10V
0V
10V
0V
Figura 2.3 Modulao MLP de nvel cc.
0Hz 50KHz 100KHz 150KHz 200KHz

8.0V
6.0V
4.0V
2.0V
0V
Figura 2.4 Espectro de sinal MLP
2-3
2.2 Modulao em freqncia - MF
Neste caso opera-se a partir de um pulso de largura fixa, cuja taxa de repetio
varivel. A relao entre o sinal de controle e a tenso de sada , em geral, no-linear. Este
tipo de modulao utilizada, principalmente em conversores ressonantes. A figura 2.5
mostra um pulso de largura fixa modulado em freqncia.
Um pulso modulado em freqncia pode ser obtido, por exemplo, pelo uso de um
monoestvel acionado por meio de um VCO, cuja freqncia seja determinada pelo sinal de
controle.

t1 t2 t3
vo
Vo
0
E
Figura 2.5 Pulso de largura modulado em freqncia.
2.3 Modulao MLP com frequncia de portadora varivel
Uma alternativa que apresenta como vantagem o espalhamento do espectro o uso
de uma frequncia de chaveamento no fixa, mas que varie, dentro de limites aceitveis, de
uma forma, idealmente, aleatria. Ista faz com que as componentes de alta frequncia do
espectro no estejam concentradas, mas apaream em torno da frequncia base, como se
observa na figura 2.6. Note-se que o nvel contnuo no sofre alterao, uma vez que ele
independe da frequncia de chaveamento.
0Hz 50KHz 100KHz 150KHz 200KHz

8.0V
6.0V
4.0V
2.0V
0V
Figura 2.6. Espectro de sinal MLP com portadora de frequncia varivel.
2-4
2.4 Modulao por limites de corrente - MLC (Histerese)
Neste caso, so estabelecidos os limites mximo e/ou mnimo da corrente, fazendo-
se o chaveamento em funo de serem atingidos tais valores extremos. O valor instantneo
da corrente, em regime, mantido sempre dentro dos limites estabelecidos e o conversor
comporta-se como uma fonte de corrente.
Tanto a freqncia como o ciclo de trabalho so variveis, dependendo dos
parmetros do circuito e dos limites impostos. A figura 2.7 mostra as formas de onda para
este tipo de controlador.
MLC s possvel em malha fechada, pois necessrio medir instantaneamente a
varivel de sada. Por esta razo, a relao entre o sinal de controle e a tenso mdia de
sada direta. Este tipo de modulao usado, principalmente, em fontes com controle de
corrente e que tenha um elemento de filtro indutivo na sada.
vo
io
Imax
Imin
t
t
Io
mudana na carga
E
0
Figura 2.7. Formas de onda de corrente e da tenso instantnea de sada com controlador
MLC.
A obteno de um sinal MLC pode ser conseguida com o uso de um comparador
com histerese, atuando a partir da realimentao do valor instantneo da corrente. A
referncia de corrente dada pelo erro da tenso de sada (atravs de um controlador
integral). A figura 2.8 ilustra este sistema de controle.
possvel ainda obter um sinal MLC com freqncia fixa caso se adicione ao sinal
de entrada do comparador uma onda triangular cujas derivadas sejam maiores do que as do
sinal de corrente. Assim os limites reais da variao da corrente sero inferiores ao
estabelecido pelo comparador.
Em princpio o controle por histerese poderia ser aplicado diretamente tenso de
sada. No entanto isto poderia causar sobrecorrentes excessivas em situaes transitrias.
2-5
+
Vo
sinal sincronizador
io
comparador
com histerese
vo
v*
i *
I
integrador
sensor de
corrente
referncia de tenso
Figura 2.8 Controlador com histerese.
2.5 Outras tcnicas de modulao
Outras formas de controle tem sido pesquisadas com o intuito de melhorar a
resposta dinmica do sistema, aumentar a margem de estabilidade, rejeitar mais
eficientemente perturbaes, etc. Estas novas tcnicas utilizam, via de regra, mtodos no-
lineares e procuram aproveitar ao mximo as caractersticas tambm no-lineares dos
conversores.
2.5.1 Controle One-cycle
O controle one-cycle [2.1, 2.2]permite o controle da tenso de um conversor com
sada CC-CC ciclo a ciclo, de modo que o sistema se torna praticamente imune a variaes
na alimentao e na carga. Opera com frequncia constante o modulao da largura de
pulso, mas o instante de comutao determinado por uma integrao da tenso que
aplicada ao estgio de sada do conversor.
A figura 2.9 mostra a estrutura bsica para um conversor abaixador de tenso.
Uma vez que, em regime, a tenso mdia numa indutncia nula, a tenso de sada,
Vo, igual tenso mdia sobre o diodo. A tenso sobre o diodo, no entanto, variar entre
praticamente zero (quando o componente conduz) e a tenso de alimentao, E. Seu valor
mdio a cada ciclo deve ser igual a Vo. Tal valor mdio a cada ciclo que obtido pela
integrao de tal tenso.
O sinal integrado comparado com a referncia. Enquanto no atingi-la, a chave
permanece ligada (tenso E aplicada sobre o diodo). Quando a tenso de referncia
igualada o capacitor do integrador descarregado e o comparador muda de estado,
desligando o transistor, at o incio do ciclo seguinte, determinado pelo clock.
2-6
Observe que qualquer variao na referncia, na tenso de entrada ou na carga afeta
o intervalo de tempo que o transistor permanece conduzindo, mas sempre de maneira a
manter a tenso mdia sobre o diodo igual ao valor determinado pela referncia.
+
Vo
comparador
vo
+
v*
integrador
referncia
+
clock
fc
clock
vo
E
E
v*
Q Q
S R
Rf
Ci
vi
vi
Figura 2.9. Controle one-cycleaplicado a conversor abaixador de tenso.
2.5.2 Controle de carga
O controle de carga [2.3] muito semelhante ao controle one-cycle, sendo que o
sinal integrado a corrente de entrada do conversor.
As formas de onda e o circuito so anlogos aos da figura 2.9.
Por realizar uma medida da carga injetada no circuito num certo intervalo de tempo,
este tipo de controle equivale a um controlador de corrente apresentando alguma vantagens
adicionais, tais como: uma grande imunidade a rudo (uma vez que o sinal de corrente
integrado, e no tomado em seu valor instantneo); no necessita de uma rampa externa
para realizar a comparao (que feita diretamente com a referncia); comportamento
antecipativo em relao a variaes na tenso de entrada e na carga. A frequncia mantida
contante pelo clock.
2.5.3 Modulao Delta
O sinal de referncia comparado diretamente com com a sada modulada (e no a
filtrada). O sinal de erro integrado e a sada do integrador comparada com zero. A sada
do comparador amostrada a uma dada freqncia, fc, e o sinal de sada do
amostrador/segurador comanda a chave. A figura 2.10 mostra o sistema.
O estado da chave em cada intervalo entre 2 amostragens determinado pelo sinal
da integral do erro de tenso (no instante da amostragem). Deste modo os mnimos tempos
de abertura e de fechamento so iguais ao perodo de amostragem. A robustez do
controlador seu ponto forte. O problema que esta tcnica de controle intrinsicamente
assncrona, dificultando o projeto dos filtros.
2-7
+
Vo
comparador vo
v*
I
integrador
referncia
vo
S&H
clock
+
+
fc
clock
vo
E
E
v*
Figura 2.10. Controlador Delta.
2.6 Referncias
[2.1] K. M. Smedley and S. Cuk: One-Cycle Control of Switching Converters. Proc. of
PESC 91, pp. 888-896.
[2.2] E. Santi and S. Cuk: Modeling of One-Cycle Controlled Switching Converters.
Proc. of INTELEC 92, Washington, D.C., USA, Oct. 1992.
[2.3] W. Tang and F. C. Lee: Charge Control: Modeling, Analysis and Design. Proc. of
VPEC Seminar, 1992, Blacksbourg, USA.
Fontes Chaveadas - Cap. 3 TOPOLOGIAS BSICAS DE FONTES CHAVEADAS J. A. Pomilio
3-1
3. TOPOLOGIAS BSICAS DE FONTES CHAVEADAS
Apresentam-se a seguir as estruturas circuitais bsicas que realizam a funo de, a
partir de uma fonte de tenso fixa na entrada, fornecer uma tenso de valor varivel na
sada. Neste caso, diferentemente do que se viu para os conversores para acionamento de
mquinas de corrente contnua, existe um filtro capacitivo na sada, de modo a manter,
sobre ele, a tenso estabilizada.
3.1 Conversor abaixador de tenso (step-down ou buck): Vo<E
A tenso de entrada (E) recortada pela chave T. Considere-se Vo praticamente
constante, por uma ao de filtragem suficientemente eficaz do capacitor de sada. Assim, a
corrente pela carga (Ro) tem ondulao desprezvel, possuindo apenas um nvel contnuo.
A figura 3.1 mostra a topologia.
Com o transistor conduzindo (diodo cortado), transfere-se energia da fonte para o
indutor (cresce i
o
) e para o capacitor (quando i
o
>Vo/R).
Quando T desliga, o diodo conduz, dando continuidade corrente do indutor. A
energia armazenada em L entregue ao capacitor e carga. Enquanto o valor instantneo
da corrente pelo indutor for maior do que a corrente da carga, a diferena carrega o
capacitor. Quando a corrente for menor, o capacitor se descarrega, suprindo a diferena a
fim de manter constante a corrente da carga (j que estamos supondo constante a tenso
Vo). A tenso a ser suportada, tanto pelo transistor quanto pelo diodo igual tenso de
entrada, E.
Vo
L
+
Ro
T
D
E
i
T
i
D
i
o
Io
Figura 3.1 Conversor abaixador de tenso
Se a corrente pelo indutor no vai a zero durante a conduo do diodo, diz-se que o
circuito opera no modo contnuo. Caso contrrio tem-se o modo descontnuo. Via de regra
prefere-se operar no modo contnuo devido a haver, neste caso, uma relao bem
determinada entre a largura de pulso e a tenso mdia de sada. A figura 3.2 mostra as
formas de onda tpicas de ambos os modos de operao.
3.1.1 Modo contnuo
A obteno da relao entrada/sada pode ser feita a partir do comportamento do
elemento que transfere energia da entrada para a sada. Sabe-se que a tenso mdia sobre
uma indutncia ideal, em regime, nula,como mostrado na figura 3.3.
A A
V t V t
1 2
1 1 2 1
=
= ( )
(3.1)
3-2
i
T
D
0
Conduo contnua Conduo descontnua
I
Vo
E
0
t2
o
i
i
v
D
t
T
Io
E
Vo
tx
t
T
Io
Figura 3.2 Formas de onda tpicas nos modos de conduo contnua e descontnua
A1
A2
V1
V2
t1
v
L
Figura 3.3 Tenso sobre uma indutncia em regime.
No caso do conversor abaixador, quanto T conduz, v
L
=E-Vo, e quando D conduz,
v
L
=-Vo
( ) ( ) E Vo t Vo t
Vo
E
t
T T
T
=
=

(3.2)
3.1.2 Modo descontnuo
A corrente do indutor ser descontnua quando seu valor mdio for inferior
metade de seu valor de pico (Io<I
o
/2). A condio limite dada por:
Io
i E Vo t
L
E Vo
L
o T
= =

2 2 2
( ) ( )
(3.3)
Com a corrente sendo nula durante o intervalo tx, tem-se:
3-3
( ) ( ) E Vo t Vo t t
T T x
= (3.4)
Vo
E
t
x
=
1
(3.5)
Escrevendo em termos de variveis conhecidas, tem-se:
I
i
i
o
=

max

2
(corrente mdia de entrada) (3.6)
i
E Vo t
L
o
T
max
( )
=

(3.7)
Supondo a potncia de entrada igual potncia de sada, chega-se a:
Vo
E
Ii
Io
i
Io
E Vo
Io L
o
= =

=

max
( )

2 2
2
Vo
E
L I
E
i
=

1
2
2

(3.8)
Vo
E
L Io
E
=
+

1
2
2

==>
Vo
E
E
L Io E
=

+

2
2
2
(3.9)
Definindo o parmetro K, que se relaciona com a descontinuidade, como sendo:
K
L Io
E
=

(3.10)
A relao sada/entrada pode ser reescrita como:
Vo
E
K
=
+
2
2
2
(3.11)
O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo
para o descontnuo dado por:
cri t
K
=
1 1 8
2
(3.12)
A figura 3.4 mostra a caracterstica esttica do conversor para diferentes valores de
K. Na figura 3.5 tem-se a variao da tenso de sada com a corrente de carga. Note-se que
a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia
da garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo
3-4
sempre contnua e a tenso de sada no alterada pela corrente, ou seja, tem-se uma boa
regulao, mesmo em malha aberta.
0
0.25
0.5
0.75
1
0 0.2 0.4 0.6 0.8 1
K=.01 K=.05
K=.1
Cond. contnua
Cond. descontnua
Vo/E
Figura 3.4 Caracterstica de controle do conversor abaixador de tenso nos modos

contnuo e descontnuo.
0
0.2
0.4
0.6
0.8
1
0
=0,8
=0,6
=0,4
=0,2
Io
Vo/E
Cond. descontnua
Cond. contnua
E.
8L
Figura 3.5 Caracterstica de sada do conversor abaixador de tenso nos modos contnuo e
descontnuo.
3.1.3 Dimensionamento de L e de C
Da condio limite entre o modo contnuo e o descontnuo (I=2.Io
min
) , tem-se:
I
E Vo
L
o
min
( )
=

2
(3.14)
Se se deseja operar sempre no modo contnuo deve-se ter:
L
E
Io
min
min
( )
=

1
2

(3.15)
Quanto ao capacitor de sada, ele pode ser definido a partir da variao da tenso
admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na
carga, suposta constante) o capacitor se carrega e, quando for menor, o capacitor se
descarrega, levando a uma variao de tenso Vo.

Q
t t I I
T T
= +

=
1
2 2 2 2 8

(3.16)
3-5
A variao da corrente :
Io
E Vo t
L
E
L
T
=

=
( ) ( ) 1
(3.17)
Observe que Vo no depende da corrente. Substituindo (3.13) em (3.12) tem-se:

Vo
Q
Co
E
L Co
= =

2
1
8
( )
(3.18)
Logo,
Co
Vo
L Vo
=

( ) 1
8
2

(3.19)
3.2 Conversor elevador de tenso (step-up ou boost): Vo>E
Quando T ligado, a tenso E aplicada ao indutor. O diodo fica reversamente
polarizado (pois Vo>E). Acumula-se energia em L, a qual ser enviada ao capacitor e
carga quando T desligar. A figura 3.6 mostra esta topologia. A corrente de sada, Io,
sempre descontnua, enquanto Ii (corrente de entrada) pode ser contnua ou descontnua.
Tanto o diodo como o transistor devem suportar uma tenso igula tenso de sada, Vo.
Tambm neste caso tem-se a operao no modo contnuo ou no descontnuo,
considerando a corrente pelo indutor. As formas de onda so mostradas na figura 3.7.
E
Vo
+
L
T
D
Co
Ro
i
i
v
T
i
T
o
i
Figura 3.6 Conversor elevador de tenso
3.2.1 Modo contnuo
Quando T conduz: v
L
=E (durante t
T
)
Quando D conduz: v
L
=-(Vo-E) (durante -t
T
)
Ii
E t
L
Vo E t
L
T T
=

=
( ) ( )
(3.20)
Vo
E
=
1
(3.21)
3-6
Embora, teoricamente, quando o ciclo de trabalho tende unidade a tenso de sada
tenda para infinito, na prtica, os elementos parasitas e no ideais do circuito (como as
resistncias do indutor e da fonte) impedem o crescimento da tenso acima de um certo
limite, no qual as perdas nestes elementos resistivos se tornam maiores do que a energia
transferida pelo indutor para a sada.
i
i
v
0
Conduo contnua Conduo desconttnua
I
E
Vo Vo
E
0
tx t2
t
T t
T
i
T
T
i
D
Ii
Ii
Io
Io
Figura 3.7 Formas de onda tpicas de conversor boost com entrada CC
Quando T conduz: v
L
= E, (durante t
T
)
Quando D conduz: v
L
= -(Vo-E), durante (-t
T
-t
x
)
Vo E
tx
tx
=

1
1
(3.22)
Vo E
E
L Io
= +

2 2
2

(3.23)
Vo
E K
= +
1
2
2
(3.24)
3-7
cri t
K
=
1 1 8
2
(3.25)
A figura 3.8 mostra a caracterstica esttica do conversor para diferentes valores de
K. Na figura 3.9 tem-se a variao da tenso de sada com a corrente de carga. Note-se que
a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia
da garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo
sempre contnua e a tenso de sada no alterada pela corrente.
0
10
20
30
40
50
0 0.2 0.4 0.6 0.8
Vo/E
K=.01
K=.02
K=.05
cond. descontnua
Figura 3.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo
contnua e descontnua, para diferentes valores de K.
0
2
4
6
8
10
0 0.04 0.08 0.12 0.16 0.2
Io
Vo/E
E.
8.L
=.8
=.6
=.4
=.2
cond. contnua
cond.
descontnua
Figura 3.9 Caracterstica de sada do conversor elevador de tenso,
normalizada em relao a (E/L)
3.2.3 Dimensionamento de L e de C
O limiar para a conduo descontnua dado por:
Ii
Ii E t
L
Vo
L
T
= =

2 2
1
2
( )
(3.26)
3-8
Io
Ii t E
L
T
=

( ) ( )

2
1
2
(3.27)
L
E
Io
min
( )
(min)
=

1
2
(3.28)
Para o clculo do capacitor deve-se considerar a forma de onda da corrente de
sada. Admitindo-se a hiptese que o valor mnimo instantneo atingido por esta corrente
maior que a corrente mdia de sada, Io, o capacitor se carrega durante a conduo do
diodo e fornece toda a corrente de sada durante a conduo do transistor.
Co
Io
Vo
=
(max)
(3.29)
3.3 Conversor abaixador-elevador (buck-boost)
Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A
figura 3.10 mostra o circuito.
Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no
conduz e o capacitor alimenta a carga.
Quando T desliga, a continuidade da corrente do indutor se faz pela conduo do
diodo. A energia armazenada em L entregue ao capacitor e carga.
Tanto a corrente de entrada quanto a de sada so descontnuas. A tenso a ser
suportada pelo diodo e pelo transistor a soma das tenses de entrada e de sada, Vo+E.
A figura 3.11. mostra as formas de onda nos modos de conduo contnua e
descontnua (no indutor).
+
Vo
E
T
D
L Co
Ro
i
L
i
D
i
T
v
T
Figura 3.10 Conversor abaixador-elevador de tenso
3.3.1 Modo contnuo (no indutor)
Quando T conduz: v
L
=E, (durante t
T
)
Quando D conduz: v
L
=-Vo, (durante -t
T
)
E t
L
Vo t
L
T T
=
( )
(3.30)
Vo
E
=

1
(3.31)
3-9
i
D
T
T
0
I
E
E+Vo E+Vo
E
0
tx t2
L
i
i
v
t
T t
T
Io
Io
(a) (b)
Figura 3.11 Formas de onda do conversor abaixador-elevador de tenso operando em
conduo contnua (a) e descontnua (b).
Quando T conduz: v
L
= E, (durante t
T
)
Quando D conduz: v
L
= -Vo, durante (-t
T
-t
x
)
Vo
E
tx
=

1
(3.32)
A corrente mxima de entrada ocorre ao final do intervalo de conduo do transistor:
Ii
E t
L
T
max
=

(3.33)
Seu valor mdio :
Ii
Ii t
T
=

max
2
(3.34)
Do balano de potncia tem-se:
Ii
Io Vo
E
=

(3.35)
O que permite escrever:
3-10
Vo
E
L Io
=

2 2
2

(3.36)
Uma interessante caracterstica do conversor abaixador-elevador quando operando
no modo descontnuo que ele funciona como uma fonte de potncia constante.
Po
E
L
=

2 2
2

(3.37)
Vo
E K
=
2
2
(3.38)
cri t
K
=
1 1 8
2
(3.39)
A figura 3.12 mostra a caracterstica esttica do conversor para diferentes valores
de K.
0
10
20
30
40
50
0 0.2 0.4 0.6 0.8
Vo/E
K=.01
K=.02
K=.05
cond. descontnua
Figura 3.12 Caracterstica esttica do conversor abaixador-elevador de tenso nos modos
de conduo contnua e descontnua, para diferentes valores de K.
Na figura 3.13 tem-se a variao da tenso de sada com a corrente de carga. Note-
se que a conduo descontnua tende a ocorrer para pequenos valores de Io, levando
exigncia da garantia de um consumo mnimo. Existe um limite para Io acima do qual a
conduo sempre contnua e a tenso de sada no alterada pela corrente.
3-11
0
2
4
6
8
10
0 0.04 0.08 0.12 0.16 0.2
Io
Vo/E
E.
8.L
=.8
=.6
=.4
=.2
cond. contnua
descontnua
cond.
Figura 3.13 Caracterstica de sada do conversor abaixador-elevador de tenso,
normalizada em relao a (E./L).
3.3.3 Clculo de L e de C
O limiar entre as situaes de conduo contnua e descontnua dado por:
Io
I t Vo t
L
Vo
L
L T T
=

( ) ( ) ( ) ( )

2
1
2
1
2
2
(3.40)
L
E
Io
min
( )
(min)
=

1
2
(3.41)
Quanto ao capacitor, como a forma de onda da corrente de sada a mesma do
conversor elevador de tenso, o clculo segue a mesma expresso.
Co
Io
Vo
=
(max)
(3.42)
3.4 Conversor Cuk
Diferentemente dos conversores anteriores, no conversor Cuk, cuja topologia
mostrada na figura 3.14, a transferncia de energia da fonte para a carga feita por meio
de um capacitor, o que torna necessrio o uso de um componente que suporte correntes
relativamente elevadas.
Como vantagem, existe o fato de que tanto a corrente de entrada quanto a de sada
podem ser contnuas, devido presena dos indutores. Alm disso, ambos indutores esto
sujeitos ao mesmo valor instantneo de tenso, de modo que possvel constru-los num
mesmo ncleo. Este eventual acoplamento magntico permite, com projeto adequado,
eliminar a ondulao de corrente em um dos enrolamentos. Os interruptores devem
suportar a soma das tenses de entrada e sada.
A tenso de sada apresenta-se com polaridade invertida em relao tenso de
entrada.
3-12
E
L1 L2
S D
C1
Co
Ro
Vo
+
I I
V
C1
L1 L2
+
-
Figura 3.14 Conversor Cuk
Em regime, como as tenses mdias sobre os indutores so nulas, tem-se:
V
C1
=E+Vo. Esta a tenso a ser suportada pelo diodo e pelo transistor.
Com o transistor desligado, i
L1
e i
L2
fluem pelo diodo. C1 se carrega, recebendo
energia de L1. A energia armazenada em L2 alimenta a carga.
Quando o transistor ligado, D desliga e i
L1
e i
L2
fluem por T. Como V
C1
>Vo, C1
se descarrega, transferindo energia para L2 e para a sada. L1 acumula energia retirada da
fonte.
A figura 3.15 mostra as formas de onda de corrente nos modos de conduo
contnua e descontnua. Note-se que no modo descontnuo a corrente pelos indutores no
se anula, mas sim ocorre uma inverso em uma das correntes, que ir se igualar outra. Na
verdade, a descontinuidade caracterizada pelo anulamento da corrente pelo diodo, fato
que ocorre tambm nas outras topologias j estudadas.
I1
I2
V1
t2 tx
i
L1
i
L2
v
C1
i
L1
i
L2
Ix
-Ix
t
T
t
T
Figura 3.15. Formas de onda do conversor Cuk em conduo contnua e descontnua

Assumindo que i
L1
e i
L2
so constantes, e como a corrente mdia por um capacitor
nula (em regime), tem-se:
3-13
I t I t
L T L T 2 1
= ( ) (3.43)
I E I Vo
L L 1 2
= (3.44)
Vo
E
=

1
(3.45)
Uma vez que a caracterstica esttica do conversor Cuk idntica do conversor
abaixador-elevador de tenso, as mesmas curvas caractersticas apresentadas anteriormente
so vlidas tambm para esta topologia. A nica alterao que a indutncia presente na
expresso do parmetro de descontinuidade K dada pela associao em paralelo dos
indutores L1 e L2.
3.4.1 Dimensionamento de C1
C1 deve ser tal que no se descarregue totalmente durante a conduo de T.
Considerando i
L1
e i
L2
constantes, a variao da tenso linear. A figura 3.16 mostra a
tenso no capacitor numa situao crtica.
v
C1
t t
T
V
C1
2V
C1
Figura 3.16. Tenso no capacitor intermedirio numa situao crtica.
V E Vo
C1
= + (3.46)
No condio limite:
Io I C
E Vo
t
L
T
= =
+
2 1
2 ( )
(3.47)
C
Io
E
1
1
2
min
(max) ( )
=

(3.48)
3.4.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variao de tenso seja
desprezvel, L1 deve ser tal que no permita que i
L1
se anule. A figura 3.17 mostra a
corrente por L1 numa situao crtica.
E
L I
t
L
T
=
1
1max
(3.49)
Ii I
I
L
L
= =
1
1
2
max
(3.50)
3-14
E
E+Vo
+
L1
t
T

i
L1
I
L1max
Figura 3.17 Corrente por L1 em situao crtica.
Quando T conduz:
L
E t
Ii
T
1
2
=

(3.51)
L
E
Io
1
1
2
min
( )
(min)
=

(3.52)
3.4.3 Clculo de L2
Analogamente anlise anterior, obtm-se para L2:
L
E
Io
2
2
min
(min)
=

(3.53)
3.4.4 Clculo de C (capacitor de sada)
Para uma corrente de sada contnua, o dimensionamento de C idntico ao
realizado para o conversor abaixador de tenso
Co
E
L Vo
=

2
8 2
(3.54)
3.5 Conversor SEPIC
O conversor SEPIC (Single Ended Primary Inductance Converter) mostrado na
figura 3.18.
Possui uma caracterstica de transferncia tipo abaixadora-elevadora de tenso.
Diferentemente do conversor Cuk, a corrente de sada pulsada. Os interruptores ficam
sujeitos a uma tenso que a soma das tenses de entrada e de sada e a transferncia de
energia da entrada para a sada se faz via capacitor. Sua principal vantagem no circuito
isolado, quando a indutncia L2 pode ser a prpria indutncia de magnetizao do trafo.
O funcionamento no modo descontnuo tambm igual ao do conversor Cuk, ou
seja, a corrente pelo diodo de sada se anula, de modo que as correntes pelas indutncias se
tornam iguais. A tenso a ser suportada pelo transistor e pelo diodo igual a Vo+E.
3-15
E
L1
L2
T
D
C1
Co
Ro
Vo
+
E
L1
T
C1
L2
D
Co
Ro
Vo
+
(a)
(b)
+ E -
+ E -
i
i L1 L2
Figura 3.18 Topologia do conversor SEPIC no-isolado (a) e isolado (b).
3.6 Conversor Zeta
O conversor Zeta, cuja topologia est mostrada na figura 3.19, tambm possui uma
caracterstica abaixadora-elevadora de tenso. Na verdade, a diferena entre este
conversor, o Cuk e o SEPIC apenas a posio relativa dos componentes.
Aqui a corrente de entrada descontnua e a de sada continua. A transferncia
de energia se faz via capacitor. A indutncia L1 pode ser a prpria indutncia de
magnetizao do transformador, na verso isolada. A operao no modo descontnuo
tambm se caracteriza pela inverso do sentido da corrente por uma das indutncias. A
posio do interruptor permite uma natural proteo contra sobrecorrentes. A tenso a ser
suportada pelo transistor e pelo diodo igual a Vo+E.
E
L1
L2 T
D
C1
Co
Ro
Vo
L2
E
L1
T
D
C1
Co
Ro
Vo
+
(a) (b)
- Vo + - Vo + i
L2
i
L1
Figura 3.19 Topologia do conversor Zeta no-isolado (a) e isolado (b).
3.7 Conversores com isolao
Em muitas aplicaes necessrio que a sada esteja eletricamente isolada da
entrada, fazendo-se uso de transformadores. Em alguns casos o uso desta isolao implica
na alterao do circuito para permitir um adequado funcionamento do transformador, ou
seja, para evitar a saturao do ncleo magntico. Relembre-se que no possvel
interromper o fluxo magntico produzido pela fora magneto motriz aplicada aos
enrolamentos.
3.7.1 Conversor Cuk
Neste circuito a isolao se faz pela introduo de um transformador no circuito.
Utilizam-se 2 capacitores para a transferncia da energia da entrada para a sada. A figura
3.20 mostra o circuito. A tenso sobre o capacitor C1 a prpria tenso de entrada,
enquanto sobre C2 tem-se a tenso de sada.
3-16
E
L1
L2
C1
T
Co
Vo V1 V2
C2
N1 N2
D
Figura 3.20. Conversor Cuk com isolao
A tenso de sada, no modo contnuo de conduo, dada por:
Vo
N
N
E
=

2
1 1
( )
(3.55)
O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o
dobro do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem
isolao. Para outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou
V1.C1=V2.C2.
Note que quando T conduz a tenso em N1 V
C1
=E (em N2 tem-se V
C1
.N2/N1).
Quando D conduz, a tenso em N2 V
C2
=Vo (em N1 tem-se V
C2
.N1/N2). A corrente
pelos enrolamentos no possui nvel contnuo e o dispositivo comporta-se, efetivamente,
como um transformador.
3.7.2 Conversor fly-back (derivado do abaixador-elevador)
O elemento magntico comporta-se como um indutor bifilar e no como um
transformador. Quando T conduz, armazena-se energia na indutncia do "primrio" (no
campo magntico) e o diodo fica reversamente polarizado. Quando T desliga, para menter a
continuidade do fluxo, o diodo entra em conduo, e a energia acumulada no campo
magntico enviada sada. A figura 3.21 mostra o circuito.
Note-se que as correntes mdias nos enrolamentos no so nulas, levando
necessidade de colocao de entreferro no "transformador".
E
T
D
Co Vo
N1 N2
L1
Figura 3.21 Conversor fly-back
A tenso de sada, no modo contnuo de conduo, dada por:
Vo
N
N
E
=

2
1 1
( )
(3.56)
3-17
3.7.3 Conversor forward (derivado do abaixador de tenso)
Quando T conduz, aplica-se E em N1. D1 fica diretamente polarizado e cresce a
corrente por L. Quando T desliga, a corrente do indutor de sada tem continuidade via D3.
Quanto ao transformador, necessrio um caminho que permita a circulao de uma
corrente que d continuidade ao fluxo magntico, de modo a absorver a energia acumulada
no campo, relativa indutncia de magnetizao. Isto se d pela conduo de D2. Durante
este intervalo (conduo de D2) aplica-se uma tenso negativa em N2 e ocorre um retorno
de energia para a fonte. A figura 3.22 mostra o circuito.
E
D2
T
N1 N2 N3
D1
D3 Co
+
Vo
L
.
.
.
Figura 3.22 Conversor forward
Para garantir a desmagnetizao do ncleo a cada ciclo, o conversor opera sempre
no modo descontnuo.
Existe um mximo ciclo de trabalho que garante a desmagnetizao do
transformador (tenso mdia nula), o qual depende da relao de espiras existente. A figura
3.23 mostra o circuito equivalente no intervalo de desmagnetizao.
As tenses no enrolamento N1, respectivamente quando o transistor e o diodo D2
conduzem, so:
V E 0 t
E N
N
N T T 1
2
1
= =

t e V t t t2
N1
(3.57)
E
T
D2
N1
N2
V
.
.
A1
A2
t
T

E
E.N2/N1 A1=A2
N1
t
t2
Figura 3.23. Forma de onda no enrolamento de N1.
Outra possibilidade, que prescinde do enrolamento de desmagnetizao, a
intruduo de um diodo zener no secundrio, pelo qual circula a corrente no momento do
desligamento de T. Esta soluo, mostrada na figura 3.24, no entanto, provoca uma perda
de energia sobre o zener, alm de limitar o ciclo de trabalho em funo da tenso.
3-18
E
. .
Figura 3.24 Conversor forward com desmagnetizao por diodo zener.
3.7.4 Conversor push-pull
O conversor push-pull , na verdade, um arranjo de 2 conversores forward,
trabalhando em contra-fase, conforme mostrado na figura 3.25.
Quando T1 conduz (considerando as polaridades dos enrolamentos), nos
secundrios aparecem tenses como as indicadas na figura 3.26. D2 conduz
simultaneamente, mantendo nulo o fluxo no transformador (desconsiderando a
magnetizao).
Note que no intervalo entre as condues dos transistores, os diodos D1 e D2
conduzem simultaneamente (no instante em que T1 desligado, o fluxo nulo garantido
pela conduo de ambos diodos, cada um conduzindo metade da corrente), atuando como
diodos de livre-circulao e curto-circuitando o secundrio do transformador.
A tenso de sada dada por:
Vo
E
n
=
2
(3.58)
T1
D1
D2
T2
I c2 I D2
E
V1=E
I c1 I D1
E/n
E/n
L
Co
+
Ro
.
. .
. .
. .
.
. .
Vce1
Figura 3.25. Conversor push-pull.
O ciclo de trabalho deve ser menor que 0,5 de modo a evitar a conduo simultnea
dos transistores. n a relao de espiras do transformador.
Os transistores devem suportar uma tenso com o dobro do valor da tenso de
entrada. Outro problema deste circuito refere-se possibilidade de saturao do
transformador caso a conduo dos transistores no seja idntica (o que garante uma
tenso mdia nula aplicada ao primrio). A figura 3.26 mostra algumas formas de onda do
conversor.
3-19
V1
Ic1
Vce1
io
Io
2E
E
T1/D2 D1
D2
T2/D1 D1
D2
1
Figura 3.26 Formas de onda do conversor push-pull.
3.7.4.1 Conversor em meia-ponte
Uma alterao no circuito que permite contornar ambos inconvenientes do
conversor push-pull leva ao conversor com topologia em meia ponte, mostrado na figura
3.27. Neste caso cria-se um ponto mdio na alimentao, por meio de um divisor
capacitivo, o que faz com que os transistores tenham que suportar 50% da tenso do caso
anterior, embora a corrente seja o dobro. O uso de um capacitor de desacoplamento
garante uma tenso mdia nula no primrio do transformador. Este capacitor deve ser
escolhido de modo a evitar ressonncia com o indutor de sada e, ainda, para que sobre ele
no recaia uma tenso maior que alguns porcento da tenso de alimentao (durante a
conduo de cada transistor).
.
.
.
L
T1
Vo
+
Co
.
.
.
.
T2
.
.
.
.
.
.
E/2
E/2
Figura 3.27 Conversor em meia-ponte
3.7.4.2 Conversor em ponte completa
Pode-se obter o mesmo desempenho do conversor em meia ponte, sem o problema
da maior corrente pelo transistor, com o conversor em ponte completa. O preo o uso de
4 transistores, como mostrado na figura 3.28.
3-20
.
.
.
L
T2
Vo
+
Co
.
.
.
.
T4
.
.
.
.
.
T1
T3
. .
.
.
.
.
.
E
Figura 3.28 Conversor em ponte completa.
3.8 Considerao sobre a mxima tenso de sada no conversor elevador de tenso
Pelas funes indicadas anteriormente, tanto para o conversor elevador de tenso
quanto para o abaixador-elevador (e para o Cuk, SEPIC e Zeta), quando o ciclo de
trabalho tende unidade, a tenso de sada tende a infinito. Nos circuitos reais, no entanto,
isto no ocorre, uma vez que as componentes resistivas presentes nos componentes,
especialmente nas chaves, na fonte de entrada e nos indutores, produzem perdas. Tais
perdas, medida que aumenta a tenso de sada e, consequentemente, a corrente, tornam-
se mais elevadas, reduzindo a eficincia do conversor. As curvas de Vo x se alteram e
passam a apresentar um ponto de mximo, o qual depende das perdas do circuito.
A figura 3.29 mostra a curva da tenso de sada normalizada em funo da largura
do pulso para o conversor elevador de tenso.
Se considerarmos as perdas relativas ao indutor e fonte de entrada, podemos
redesenhar o circuito como mostrado na figura 3.30.
Para tal circuito, a tenso disponvel para alimentao do conversor se torna (E-
V
r
), podendo-se prosseguir a anlise a partir desta nova tenso de entrada. A hiptese
que a ondulao da corrente pelo indutor desprezvel, de modo a se poder supor V
r
constante.
O objetivo obter uma nova expresso para Vo, em funo apenas do ciclo de
trabalho e das resistncias de carga e de entrada. O resultado est mostrado na figura 3.31.
Vo
E Vr
=

1
(3.59)
Vr R Ii
Vo Ro Io
L
=
=
(3.60)
Io Ii = ( ) 1 (3.61)
3-21
Vr
R Io R Vo
Ro
L L
=

=

1 1 ( )
(3.62)
Vo
E
R Vo
Ro E R Vo
Ro
L
L
=

( )
( )
1
1 1 1
2

(3.63)
Vo
E
R
Ro
L
=

+
1
1
2
( )
(3.64)
20
40
0 0.2 0.4 0.6 0.8
Vo( ) d
d
Figura 3.29 Caracterstica esttica de conversor elevador de tenso no modo contnuo.
E E-Vr
Vr
Vo
Co
Ii
Io
+
R
L
Ro
L
Figura 3.30. Conversor elevador de tenso considerando a resistncia do indutor.
0
2
4
0 0.2 0.4 0.6 0.8 1
Vo( ) d
d
Figura 3.31. Caracterstica esttica de conversor elevador de tenso, no modo contnuo,
considerando as perdas devido ao indutor.
Fontes Chaveadas - Cap. 4 CONVERSORES RESSONANTES J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor 4-1
4. CONVERSORES RESSONANTES
Nas topologias em que as chaves semicondutoras comutam a corrente total da
carga a cada ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress" do
componente, reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so
potenciais causadores de interferncia eletromagntica (IEM).
Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho dos
elementos de filtragem e dos transformadores, as perdas de comutao se tornam mais
significativas sendo, em ltima anlise, as responsveis pela freqncia mxima de
operao dos conversores. Dificilmente esta freqncia ultrapassa 50kHz para uma
potncia superior a 100W.
Por outro lado, caso a mudana de estado das chaves ocorra quando tenso e/ou
corrente por elas for nula, o chaveamento se faz sem dissipao de potncia.
Analisaremos a seguir algumas topologias bsicas que possibilitam tal comutao
no-dissipativa. A carga vista pelo conversor formada por um circuito ressonante e
uma fonte (de tenso ou de corrente). O dimensionamento adequado do par L/C faz com
que a corrente e/ou a tenso se invertam, permitindo o chaveamento dos interruptores em
situao de corrente e/ou tenso nulas, eliminando as perdas de comutao.
4.1 Conversor ressonante com carga em srie (SLR)
A topologia bsica deste conversor mostrada na figura 4.1.
E/2
E/2
S1 D1
S2
D2
Lr
Cr
+ vc -
i
L
+
Vo
Ro
Io
Co
B
B'
A
B
Figura 4.1. Conversor ressonante com carga em srie
Lr e Cr formam o circuito ressonante. A corrente i
L
retificada e alimenta a carga,
a qual conecta-se em srie com o circuito ressonante.
Co usualmente grande o suficiente para se poder considerar Vo sem ondulao.
As perdas resistivas no circuito podem ser desprezadas, simplificando a anlise.
Vo se reflete na entrada do retificador entre B e B', de modo que:
v
B B
= Vo se i
L
>0
v
B B
= -Vo se i
L
<0 (4.1)
Quando iL>0, conduz S1 ou D2. Quando S1 conduz, tem-se:
v
AB
= E/2
v
AB'
= (E/2-Vo) (4.2)
Se D2 conduzir:
v
AB
= -E/2
v
AB'
= -(E/2+Vo) (4.3)
Quando iL<0, conduz S2 ou D1. Quando S2 conduz tem-se:
v
AB
= -E/2
v
AB'
= -(E/2-Vo) (4.4)
Se D1 conduz:
v
AB
= E/2
v
AB'
= E/2+Vo (4.5)
Usualmente o controle de S1 e S2 simtrico, e a conduo dos diodos D1 e D2
tambm o . A anlise de meio ciclo permite analisar todo o comportamento do circuito.
O controle da tenso de sada feito por modulao em freqncia.
O uso de um transformador entre B e B' permite alterar a tenso na carga, sem
afetar o funcionamento da topologia.
Este conversor tem como caracterstica uma proteo intrnseca contra sobrecarga,
uma vez que opera como uma fonte de corrente, no entanto, exige uma carga mnima para
funcionar.
A freqncia de ressonncia dada por:
o
r r
L C
1
(4.6)
O circuito ressonante mostrado na figura 4.2. tem as seguintes equaes:
+
-
+
-
+
E/2
A
B
B'
Lr
Cr
+
Vo
+ vc -
i
L
Figura 4.2. Circuito ressonante equivalente
i t I t to
V V
Zo
t to
L Lo o
Co
o
( ) cos[ ( )] sin[ ( )] +

(4.7)
v t V V V t to Zo I t to
Co Co o Lo o
( ) ( ) cos[ ( )] sin[ ( )] + (4.8)
I
Lo
e V
Co
so as condies iniciais de corrente no indutor e tenso no capacitor,
respectivamente. A tenso V a tenso CC resultante na malha, ou seja, a soma (ou
subtrao) da tenso de entrada com a de sada (V=V
AB
').
Zo
L
C
r
r
(4.9)
4.1.1 Modo de operao descontnuo,
s
< <

/2 /2
A figura 4.3. mostra as formas de onda referentes a este modo de funcionamento.
A figura 4.4. mostra os circuitos equivalentes em cada intervalo de funcionamento.
Em
o
.to, S1 ligado e i
L
comea a crescer. A tenso sobre o capacitor cresce
desde seu valor inicial (-2Vo). Em
o
.t1, ou seja, 180aps
o
to, i
L
se inverte e deve fluir
por D1 (pois S2 no foi acionado). A retirada do sinal de base/gate de S1 deve ocorrer
durante a conduo de D1, ou seja, S1 desliga com corrente e tenso nulas. Aps mais
180, a corrente se anula e assim permanece, pois no h outra chave conduzindo. A
tenso sobre Cr permanece +2Vo, at o incio do prximo semi-ciclo, quanto S2 entra em
conduo em
o
t3. Por causa desta descontinuidade da corrente, meio-ciclo da freqncia
de chaveamento excede 360da freqncia de ressonncia.
Durante o intervalo t2 a t3, no existe corrente pelo circuito, de modo que a
tenso sobre o capacitor no se altera. Variando-se a durao deste intervalo ajusta-se a
tenso de sada.
i
L
v
C
to t1 t2
t3
t4
t5
S1 D1
-2Vo
2Vo
E
S2
D2 T
1/
1/
s
Figura 4.3. Formas de onda do conversor no modo de operao descontnuo
E/2
A
B
B'
Lr
Cr
Vo
i
L
to a t1
E/2
A
B
B'
Lr
Cr
Vo
i
L
t1 a t2
E/2
A
B
B'
Lr
Cr
Vo
i
L
t3 a t4
E/2
A
B
B'
Lr
Cr
Vo
i
L
t4 a t5
Figura 4.4. Circuitos equivalentes em cada intervalo do modo de operao
Note que a entrada e a sada de conduo dos transstores e diodos ocorre quando
a corrente nula. Assim, no existe perda de chaveamento nos semicondutores. Por outro
lado, o pico de corrente pelos dispositivos implica num aumento das perdas de conduo.
4.1.2 Modos de operao contnuo para
o
/2<
s
<
o
Atuando-se com freqncia de chaveamento na faixa
o
/2<
s
<
o
teremos uma
situao em que no ocorre descontinuidade da corrente, de modo que uma das
comutaes dissipativa. A figura 4.5. mostra as formas de onda de corrente pelo indutor
e tenso no capacitor neste modo de operao. Na figura 4.6. tem-se os circuitos
equivalentes em cada intervalo.
i
L
v
C
S1 D1 S2 D2
to t1 t2 t3 t4
Figura 4.5. Formas de onda quando
o
/2<
s
<
o
E/2
A
B
B'
Lr
Cr
Vo
i
L
to a t1
E/2
A
B
B'
Lr
Cr
Vo
i
L
t1 a t2
E/2
A
B
B'
Lr
Cr
Vo
i
L
t2 a t3
E/2
A
B
B'
Lr
Cr
Vo
i
L
t3 a t4
Figura 4.6. Circuitos equivalentes em cada intervalo do modo de operao
S1 entra em conduo em
o
to, sob tenso e corrente diferentes de zero
(dissipando potncia). Em
o
t1 (menos que 180) a corrente se inverte, passando por D1
(S1 desliga com corrente nula). Em
o
t2 S2 entra em conduo, desligando D1 e iniciando
o semiciclo seguinte. Neste caso no existe o intervalo de corrente nula pelo circuito.
4.1.3 Modo de operao contnuo para
s
>
o
S1 comea a conduzir em
o
to com corrente nula (o sinal de conduo deve ter
sido aplicado durante a conduo de D1). Em
o
t1 S1 desligado e a corrente tem
continuidade via D2. O desligamento de S1 dissipativo. Durante a conduo de D2
envia-se o sinal de conduo para S2, o qual entrar em conduo assim que a corrente se
inverter (D2 desligar).
A figura 4.7. mostra as formas de onda e os circuitos equivalentes neste modo de
operao.
i
L
v
C
to
t1 t2 t3 t4
S1 D2 S2 D1 D1
E/2
A
B
B'
Lr
Cr
Vo
i
L
to a t1
E/2
A
B
B'
Lr
Cr
Vo
i
L
t1 a t2
E/2
A
B
B'
Lr
Cr
Vo
i
L
t2 a t3
E/2
A
B
B'
Lr
Cr
Vo
i
L
t3 a t4
Figura 4.7. Formas de onda para
s
>
o
e circuitos equivalentes em cada intervalo do
modo de operao.
Neste modo de operao possvel, adicionando-se capacitores entre os terminais
principais das chaves, obter-se comutao sob tenso nula, como mostra a figura 4.8.
Durante a conduo do interruptor (por exemplo, S1), o capacitor colocado em
paralelo a ele est, obviamente, descarregado. Quando a chave aberta, o capacitor se
carrega com a corrente da carga, at levar o diodo do ramo complementar (p.ex. D2)
conduo. No semi-ciclo seguinte, ao ser desligado o interruptor (S2), o diodo (D1) deve
entrar em conduo, o que acontecer aps a carga do capacitor conectado ao interruptor
que estava em conduo. Como a tenso de entrada constante, a carga de um capacitor
implica na descarga do outro. Assim, a energia armazenada nos capacitores no
dissipada, mas fica fluindo (idealmente) de um para outro.
A figura 4.9. mostra a caracterstica esttica do conversor. Os valores so
normalizados em relao aos seguintes valores base:
V
E
I
E
Zo
base
base
base o
2
2

(4.10)
E/2
E/2
S1 D1
S2
D2
Lr
Cr
+ vc -
i
L
+
Vo
Ro
Io
Co
B
B'
A
B
C1
C2
i
S1
i
D2
v
S1
v
S2
E
E
Figura 4.8. Incluso de capacitores para obter comutaes sob tenso nula.
0
5
10
0 0.5 1 1.5
Io
o
Vo=0.4 Vo=0.4
Vo=0.9
Figura 4.9. Caracterstica esttica de conversor ressonante com carga em srie
So mostradas curvas para 2 valores de tenso de sada. Note-se que no modo
descontnuo (
s
<0,5) o conversor se comporta como uma fonte de corrente, cujo valor
ajustado pela variao da frequncia. A variao da carga (portanto de Vo) no altera o
valor da corrente. Isto justifica a afirmao anterior quanto caracterstica do conversor
possuir uma inerente proteo contra sobre-corrente.
4.2 Conversor ressonante com carga em paralelo (PLR)
A topologia deste conversor est mostrada na figura 4.10.
E/2
E/2
S1 D1
S2
D2
Lr
Cr
i
L
+
Vo
Ro
Io
Co
B
B'
A
B
Lo
i
o
Figura 4.10. Conversor ressonante com carga conectada em paralelo com o capacitor
Nesta topologia a carga conectada em paralelo com o capacitor do circuito
ressonante. A tenso sobre o capacitor retificada, filtrada e fornecida carga. possvel
usar transformador para isolar e escalonar a tenso de sada.
Para obter um modelo para o circuito, pode-se considerar que a corrente de sada
seja sem ondulao, o que razovel, considerando a elevada freqncia de chaveamento.
A tenso sobre o circuito ressonante, v
AB
ser igual a +E/2 caso conduzam S1 ou D1.
Quando conduzirem S2 e D2, a tenso ser -E/2.
Este conversor opera como uma fonte de tenso, podendo operar sem carga e
suportando uma larga variao na corrente de sada, mas no possui proteo contra
curto-circuito.
O circuito ressonante equivalente est mostrado na figura 4.11. e tem as seguintes
equaes (vlidas no intervalo entre t1 e t3):
i t Io I Io t t
E
V
Zo
t t
L Lo o
Co
o
( ) ( ) cos[ ( )] sin[ ( )] + +
1
2
1 (4.11)
v t
E E
V t t Zo I Io t t
C Co o Lo o
( ) cos[ ( )] ( ) sin[ ( )]
_
,
+
2 2
1 1 (4.12)
Onde I
Lo
e V
Co
so as condies iniciais de corrente no indutor e tenso no capacitor.
+
-
+
E/2
A
B
B'
Lr
+
Io
i
L
Cr
+
v
C
-
Figura 4.14. Circuito ressonante equivalente para conversor com carga em paralelo ao
capacitor.
Nos intervalos (to a t1) e (t3 a t4) as formas de onda tem uma evoluo linear.
4.2.1 Modo de operao descontnuo,
s
<
o
/2
Neste modo de operao [4.1], tanto i
L
quanto v
C
permanecem nulos por algum
tempo. Em
o
to, S1 entra em conduo. Enquanto |i
L
|<Io, a corrente de sada circula
pelos diodos da ponte retificadora, mantendo v
C
=0. Em
o
t1, |i
L
|>Io e a diferena (i
L
-Io)
circula pelo capacitor Cr, aumentando v
C
. Dada a ressonncia entre Lr e Cr, a corrente
tende a oscilar. As formas de onda da corrente no indutor e da tenso no capacitor esto
mostradas na figura 4.12. Na figura 4.13. tem-se os circuitos relativos a cada intervalo de
funcionamento.
Quando |i
L
| se torna novamente menor que Io, o capacitor passa a se descarregar,
fornecendo o complemento da corrente de sada. Em
o
t2, a corrente se inverte e circula
por D1. S1 deve ser desligado antes de
o
t3, comutando sob tenso e corrente nulas. Em
o
t3 D1 deixa de conduzir e a corrente se anula. O capacitor passa a fornecer sozinho a
corrente de sada, decaindo linearmente sua tenso.
Quando v
C
se anula, os diodos da ponte retificadora conduzem, num intervalo de
livre-circulao. Em
o
t5, S2 entra em conduo, iniciando o semi-ciclo negativo.
Tanto os transstores, quanto os diodos no produzem perdas nas mudanas de
estado.
Para que seja possvel comutao suave necessrio que a corrente, no limite
toque o zero em seu segundo semi-ciclo. Isto significa que existe uma mxima corrente de
carga que pode ser comutada, a qual dada por:
Io
E
Zo
<
2
(4.13)
i
L
v
C
to t1
t2 t3 t4 t5
S1 D1
Linear
Linear
Io
E
E/2
Figura 4.12. Formas de onda de corrente e tenso nos elementos ressonantes no modo de
operao descontnuo.
E/2
A
B
B'
Io
i
L
+
v
C
E/2
A
B
B'
Io
i
L
+
v
C
E/2
B
B'
Io
+
v
C
E/2
B
B'
Io
+
v
C
to a t1 t1 a t3 t3 a t4 t4 a t5
Figura 4.13. Circuitos equivalentes a cada intervalo de funcionamento
4.2.2 Modo de operao contnuo para
o
/2<
s
<
o
Atuando-se com freqncia de chaveamento [4.2] na faixa
o
/2<
s
<
o
teremos
uma situao em que no ocorre descontinuidade da corrente, de modo que uma das
comutaes dissipativa. A figura 4.14. mostra as formas de onda do circuito ressonante
e a figura 4.15. mostra os circuitos equivalentes de cada intervalo de funcionamento.
S1 entra em conduo quando a corrente positiva, dissipando potncia. A
corrente oscila e quando se inverte passa por D1, at que S2 seja disparado. S1 tem seu
sinal de acionamento retirado durante a conduo de D1, logo, sob corrente e tenso
nulas. Aps a entrada em conduo de S2 inicia-se o semi-ciclo seguinte.
0
i
L
v
C
to
t1
t2 t3 t4 t5
D2 S1 D1 S2 D2
Figura 4.14. Formas de onda de corrente pelo indutor e tenso no capacitor para
o
/2<
s
<
o
E/2
A
B
B'
Io
i
L
+
v
C
E/2
A
B
B'
Io
i
L
+
v
C
E/2
B
B'
Io
+
v
C
E/2
B
B'
Io
+
v
C
i
L
i
L
Figura 4.15. Circuitos equivalentes para cada intervalo de funcionamento
4.2.3 Modos de operao contnuo para
s
> >

S1 comea a conduzir com corrente nula (o sinal de conduo deve ter sido
aplicado durante a conduo de D1). Quando S1 desligado, a corrente tem continuidade
via D2. O desligamento de S1 dissipativo. Durante a conduo de D2 envia-se o sinal de
conduo para S2, o qual entrar em conduo assim que a corrente se inverter (D2
desligar). Neste modo de operao possvel, adicionando-se capacitores entre os
terminais principais das chaves, obter-se comutao sob tenso nula, como j foi descrito
anteriormente.
A figura 4.16. mostra as formas de onda de tenso e de corrente e a figura 4.17.
mostra os circuitos equivalentes em cada intervalo de funcionamento.
i
L v
C
to
t1 t2 t3 t4
D1 S1 D2 S2
Figura 4.16. Formas de onda de tenso no capacitor e corrente no indutor para
s
>
E/2
A
B
B'
Io
i
L
+
v
C
E/2
A
B
B'
Io
i
L
+
v
C
E/2
B
B'
Io
+
v
C
E/2
B
B'
Io
+
v
C
i
L
i
L
Figura 4.17. Circuitos equivalentes a cada intervalo de funcionamento
A figura 4.18. mostra a caracterstica de transferncia esttica deste conversor,
para diferentes valores da corrente de sada. A normalizao utilizada a mesma do
conversor com carga em srie.
Nota-se que no modo descontnuo, o conversor apresenta uma boa caracterstica
de fonte de tenso, uma vez que Vo independe de Io. O ajuste da tenso linear com a
frequncia de chaveamento. Isto especialmente til para o projeto de conversores com
mltiplas sadas.
Para
s
>
o
, uma variao menor que 50% na frequncia de chaveamento permite
uma excurso bastante ampla na tenso de sada.
O conversor pode operar como abaixador ou elevador de tenso.
4.3 Conversor ressonante com carga em paralelo, com sada capacitiva
No tem 4.2. foi visto um conversor cuja carga, conectada em paralelo ao capacitor
de ressonncia, era alimentada atravs de um filtro LC, ou seja, do ponto de vista do
conversor, a carga se comporta como uma fonte de corrente. Outra possibilidade ter-se
uma carga que se reflita sobre o capacitor ressonante como uma fonte de tenso [4.3], ou
seja, que o estgio de sada no possua a indutncia de filtragem, como se v na figura
4.19.
0
2
4
0 0.2 0.4 0.6 0.8 1 1.2 1.4
o
Vo
Io=0.4
Io=0.4
Io=0.8
Figura 4.18. Caracterstica esttica do conversor com carga conectada em paralelo com o
capacitor ressonante.
E/2
E/2
S1 D1
S2
D2
Lr
Cr
i
L
+
Vo
Ro
Io
Co
B
B'
A
B
Figura 4.19. Conversor ressonante com carga em paralelo, do tipo capacitiva
A ressonncia se comporta de modo semelhante ao conversor com sada de
corrente, mas a corrente de sada existe apenas quando a tenso sobre Cr atinge o valor
Vo.
Consideremos as formas de onda da figura 4.20. Entre to e t1, a corrente
negativa, circulando por D1. Durante este intervalo dado o comando para conduo de
S1, o qual entra efetivamente em conduo em t1, sob corrente nula. Entre to e t2 a
tenso sobre Cr cresce de modo ressonante, at atingir o valor da tenso de sada. Neste
instante, supondo Co>>Cr, a tenso entre B e B se mantm constante, num valor igual a
Vo. A corrente pelo indutor Lr passa a ter uma variao linear. Se a tenso de sada for
menor do que a de entrada, a corrente aumenta, e vice-versa. Em regime, no entanto,
Vo>E/2.
Quando se desliga S1, em t3, a corrente passa a circular por D2 e S2 recebe sinal
para ligar, conduzindo efetivamente quando a corrente se inverter . A tenso sobre Cr
varia de modo ressonante, invertendo-se, at ser atingida novamente a tenso de sada
(agora negativa), repetindo-se o funcionamento descrito. Dependendo dos parmetros do
circuito e da freqncia de operao, a variao linear da corrente pode lev-la a zero, de
modo que no ocorrem as condues dos diodos.
Com a adio de capacitores em paralelo com os interruptores possvel obter um
desligamento sob tenso nula, da mesma forma como j foi explanado anteriormente.
Assim, todas as comutaos dos transistores e diodos so suaves.
Como vantagem deste conversor tem-se a no necessidade do indutor de sada o
qual, especialmente em aplicaes de alta tenso, so elementos problemticos. Por outro
lado, como a conduo dos diodos do retificador se d apenas durante parte do perodo de
chaveamento, para uma mesma potncia de sada, eles devem conduzir uma corrente de
pico de maior valor. Alm disso, suas comutao sero mais dissipativas, dado que as
correntes comutadas so de maior intensidade. Isto se torna mais crtico medida que
crescem a potncia e a freqncia de chaveamento.
i
L
v
C
to t1 t2 t3
Vo
-Vo
D1 S1 S1 D2
S2
linear
linear
ressonante
Figura 4.20. Formas de onda do conversor com carga em paralelo do tipo capacitiva
4.4 Alteraes nas topologias dos conversores ressonantes
O controle da tenso de sada, conforme foi visto, se faz pela variao da
freqncia de chaveamento. Isto significa que, para os casos em que se deseja uma larga
faixa de variao da tenso, o espectro de freqncia pode ser grande. A dificuldade
oriunda deste fato que o dimensionamento dos elementos de filtragem deve ser feito para
a menor freqncia possvel, levando, assim, a um super-dimensionamento para as
freqncias mais altas. Alm disso, a relao entre o sinal de controle e a tenso de sada
, em geral, no-linear, levando a uma maior dificuldade no projeto da malha de controle.
Outro fator significativo nestes conversores o de que a corrente e a tenso RMS
pelas chaves semicondutoras maior do que a necessria para a transferncia de potncia
para a sada. Isto ocorre por conta da energia envolvida no processo de ressonncia
prprio do circuito, implicando no aumento dos reativos do circuito, sem relao com a
potncia ativa da sada.
Visando basicamente, contornar estes inconvenientes, quais sejam, os maiores
valores RMS e o controle por variao da freqncia, tm sido feitas inmeras propostas
de alteraes nestas topologias, das quais, a ttulo de exemplo, indicaremos o caso do
conversor SLR.
4.4.1 Limitao da sobre-tenso
A figura 4.21. mostra um circuito que limita a tenso sobre o capacitor do circuito
ressonante tenso de alimentao [4.5]. A colocao dos diodos evita a presena de
valores de tenso mais elevados sobre os componentes. A no existncia de um retorno
de energia para a fonte faz com que a energia retirada da alimentao v toda para a carga
(desconsiderando-se as perdas). Neste circuito, o controle da tenso de sada continua
sendo feito pela variao da freqncia de chaveamento [4.6].
Em t1 o interruptor entra em conduo, partindo de uma corrente inicial nula. A
tenso sobre o capacitor que estava limitada em -E/2, cresce, variando de modo
ressonante, at que em t2, atinge +E/2 e fica limitada. A corrente passa a variar
linearmente, decaindo at zero em t3. Em t4 S2 ligado e inicia-se o ciclo negativo.
O aumento da frequncia pode fazer com que a corrente no caia a zero durante a
conduo dos interruptores. Caso isto acontea, quando os interruptores so desligados, a
continuidade da corrente se d pela conduo dos diodos D1 ou D2. A incluso de
capacitores junto aos interruptores permite, assim, um desligamento suave.
A figura 4.22. mostra as formas de onda obtidas.
S1 D1
S2
D2
Lr
Cr
+ vc -
Ro
Co
E/2
E/2
Vo
+
Da2
Da1
Figura 4.21. Circuito ressonante com carga em srie, com limitao de tenso
i
L
v
C
to t1 t2 t3 t4
-E/2
E/2
S1 S1 Da1
inclinao depende de Vo
Figura 4.22. Formas de onda com limitao da tenso sobre o capacitor ressonante
4.4.2 Controle por MLP
Torna-se possvel realizar um controle por Modulao de Largura de Pulso por
meio da interrupo do processo ressonante que envolve o capacitor no momento em que
sua tenso passa pelo zero. Isto feito pelo uso de chaves colocadas em paralelo com o
capacitor, as quais so fechadas no momento adequado, abrindo-se quando se deseja
concluir o processo ressonante. O circuito mostrado na figura 4.23.
A chave colocada junto ao capacitor deve ser bidirecional em tenso e corrente.
Seu acionamento ocorre quando a tenso atinge o zero, de modo que o circuito de
controle precisa monitorar esta tenso para saber o momento de ligar a chave auxiliar.
Na verdade, o controle no MLP puro, uma vez que a tenso de sada depende
tambm da durao do perodo de ressonncia. Fazendo-se com que este perodo seja
muito menor do que o perodo no qual se faz o controle MLP, obtm-se uma relao
razoavelmente linear entre o sinal de controle e a tenso de sada. A figura 4.24. mostra as
formas de onda do circuito.
S1 D1
S2
D2
Lr
Cr
Ro
Co
E/2
E/2
S
aux
Da1
Da2
+
Vo
Figura 4.23. Conversor com controle MLP
to t1 t2 t3 t4 t5
i
L
v
C
S
aux
S1
S2
S1 S1
Saux
S1 e Da1
-E/2
E/2
0
t2'
Figura 4.24. Sinais de comando dos interruptores (traos superiores); corrente no indutor
e tenso no capacitor ressonante.
Em to o interruptor S1 ligado. Inicia-se a ressonncia entre Lr e Cr. O capacitor,
que estava carregado com uma tenso negativa -E/2, vai invertendo sua tenso. Quando
esta chega a zero, em t1, o interruptor auxiliar, S
aux
, entra em conduo, mantendo a
tenso sobre Cr em zero. A corrente por Lr cresce linearmente at que em t2 a chave
auxiliar aberta. A ressonncia entre Lr e Cr retomada, e a tenso cresce at o valor
E/2, no qual limitada. Quando o diodo de limitao da tenso entra em conduo
encerra-se a ressonncia e a corrente pelo indutor comea a cair linearmente, atingindo
zero em t3. S1 desligado sob corrente zero em t4. O semi-ciclo negativo se inicia com a
entra em conduo de S2, em t5.
4.5 Fonte Ressonante de Tenso em Regime Pulsado
Considere-se uma topologia de um conversor srie ressonante, com carga
capacitiva conectada em paralelo com o capacitor de ressonncia. [4.8]. Anteriormente
foram analisados circuitos similares, mas em condio de regime permanente. Quando se
trata de uma carga pulsada, o circuito se encontra sempre em regime transitrio [4.9].
4.5.1 Topologia
O estgio inicial constitudo por um inversor fonte de tenso (VSI) alimentando
um circuito ressonante srie, com carga em paralelo com o capacitor, como mostrado na
figura 4.25. O comando dos interruptores da ponte inversora feito de modo a produzir
em sua sada uma onda quadrada na freqncia de ressonncia determinada pelo par L
r
,
C
r
. Esta freqncia limitada a valores compatveis com a resposta dos diodos (por
exemplo, diodos de alta tenso so lentos). Na sada do retificador tem-se o capacitor no
qual ser acumulada a energia necessria alimentao da carga. Ao ser atingida a tenso
desejada o inversor deixa de operar, mantendo a tenso de sada fixa at o instante em que
se aciona a chave Ch, descarregando C
o
sobre a carga.
i
r
.
.
.
.
.
.
.
. .
. .
Carga
Co
+
v
-
o
Lr
Cr v
r
.
.
.
. .
. .
.
E
.
.
.
. .
.
.
.
Ch
Figura 4.25. Topologia do conversor.
4.5.2 Anlise do circuito ressonante
O circuito pode ser modelado como um RLC srie no qual a capacitncia e a
tenso da fonte CC so variveis, dependendo da configurao do inversor e da ponte
retificadora.
Dado o comportamento chaveado do conversor e considerando que os parmetros
variam ciclicamente e ainda que as perdas so muito pequenas, pode-se considerar que o
regime estacionrio nunca atingido. Existe, no entanto, uma condio na qual os estgios
relativos operao do circuito ocorrem de forma repetitiva. Tal comportamento,
denominado de fase quase-estacionria, passa a existir aps os primeiros semi-ciclos de
funcionamento do circuito.
A figura 4.26 mostra os quatro circuitos equivalentes aos estgios de operao da
topologia. Note-se que se alteram a polaridade da tenso de excitao do circuito (devido
ao inversor) e o valor da capacitncia (devido ao retificador).
A situao quase-estacionria caracteriza-se pelo fato de que, durante o intervalo
no qual apenas o capacitor Cr est conectado ao circuito, no ocorre inverso na
polaridade da tenso de excitao.
Para cada estgio, o circuito evolui como um RLC com as condies iniciais dadas
pela tabela 4.I, at o momento em que se estabelece a condio de comutao. Durante
cada estgio, a carga nos capacitores e a corrente pelo indutor so dadas por:
( )
[ ]
Q t Q e t t C V
k k
t t
k on i
k
( ) sin
( )
+ +

)
(4.14)
( )
[ ]
I t I e t t
k k
t t
k
k
( ) sin
( )
+

)
(4.15)
onde:

2 2 2

o
(4.16)
o
r on
L C
2
1
(4.17)
Rr
Lr
Cr Co
E
Rr
Lr
Cr Co
(a)
E
Rr Lr
Cr
(b)
(c)
E
Rr
Lr
Cr
(d)
E
.
.
.
Figura 4.26. Circuitos equivalentes do conversor.

R
L
r
r
2
(4.18)
Q Q t C V
k k k on i
( ) (4.19)
)
Q
Q I t
Q
k
k k k
k
2
2
2
1
]
1
+
( )
(4.20)
[ ]
)
) )
I
Q I t
I t
I Q
k
k o k k
k k
k o k
2
2
2
2
2 2 2
1
]
1
+

( )
( )
(4.21)
tg
Q
Q I t
k
k k k
( )
( )
(4.22)
tg
I t
Q I t
k k
k o k k
( )
( )
( )

+
2
(4.23)
As curvas mostradas na figura 4.27 foram obtidas por simulao em PSpice e so
coincidentes com aquelas obtidas pela soluo numrica do modelo analtico apresentado.
Mostram-se os intervalos de operao, separando-os nas fases no-repetitivas, que
ocorrem no incio da operao do circuito e a fase repetitiva, a qual, aps os ciclos de
chaveamento iniciais, repete-se ciclicamente.
A tabela 4.I mostra a seqncia de estgios (de 6 a 11) que caracterizam um
regime quase-estacionrio. Os dados ali colocados indicam os parmetros que permitem a
soluo numrica das equaes que descrevem o circuito.
As situaes que levam a alteraes topolgicas so 3:
inverso na tenso de entrada (V
i
);
igualdade entre as tenses dos capacitores C
r
(oscilatria) e C
o
(contnua), o que leva a
ponte retificadora a comear a conduzir;
corrente nula, fazendo com que o retificador deixe de conduzir.
Quando o retificador est em funcionamento, a capacitncia equivalente (C
on
) a
soma de C
r
e C
o
. Sem o retificador, tem-se apenas C
r
.
No caso geral, dependendo dos parmetros do circuito, podem no existir os
estados no repetitivos que antecedem a fase quase-estacionria.
0
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms
1 2 345 6 7 8 9 10 11 6 ESTADOS
i
Co
v
i
v
r
Figura 4.27. Resposta do circuito.
4.5.2.1 Anlise do circuito alimentando o retificador
A topologia proposta, a qual tem conectada ao capacitor ressonante um retificador
de onda completa e um capacitor, implica em alteraes importantes em termos da tenso
sobre C
r
, mais especificamente quanto amplitude desta tenso.
A capacitncia de sada, C
o
, apresentar-se- em paralelo com C
r
sempre que a
tenso de sada for menor que a tenso v
r
. Isto significa que a energia presente na
indutncia neste instante, ao invs de transferir-se totalmente para C
r
, ser dividida com
C
o
, de modo que o pico da tenso ser menor do que aquele indicado por (17). A
caracterstica linear da envoltria, no entanto, mantm-se vlida, como se observa na
figura 4.29.
Consideremos as formas de onda mostradas na figura 4.30. Antes do instante t
0
a
carga vista pelo inversor de tenso formada por L
r
e C
r
. Em t
0
, quando as tenses v
r
e
v
o
se igualam, o retificador entra em conduo conectando C
o
em paralelo com C
r
. Esta
situao se mantm at o instante t
1
, quando, ao anular-se a corrente, o retificador deixa
de conduzir. O circuito volta a operar na ressonncia, invertendo a tenso , at que em t
2
atinge-se novamente a igualdade entre as tenses v
r
e v
o
, repetindo-se o comportamento
descrito. Observe-se que quando v
r
zero a corrente est em seu valor mximo, e vice-
versa.
A incluso de C
o
ao circuito produz uma reduo no pico da tenso, em relao
ao valor que haveria apenas com C
r
.
TABELA 4..I. PARMETROS E ESTGIOS DE FUNCIONAMENTO DO CIRCUITO
EQUIVALENTE
Estado
(k)
Carga Inicial
Q
k
(t
k
)
Corrente
inicial I
k
(t
k
)
C
on
V
i
Topologia
equivalente
Condio de Comutao
Fase no-repetitiva
1 Q
1
(t
1
)=0 I
1
(t
1
)=0 C
r
+C
o
+E a Inverso da tenso de
entrada em (t
2
)
2 Q
2
(t
2
)=Q
1
(t
2
) I
2
(t
2
)=I
1
(t
2
) C
r
+C
o
-E c Comutao do retificador
I
2
(t
3
)=0
3 Q t C
e 2 3
( ) I
3
(t
3
)=0 C
r
-E d Inverso da tenso de
entrada em (t
4
)
4 Q
4
(t
4
)=Q
3
(t
4
) I
4
(t
4
)=I
3
(t
4
) C
r
+E b Comutao do retificador
Q
4
(t
5
)=-Q
3
(t
3
)
5 Q
5
(t
5
)=-Q
3
(t
3
) I
5
(t
5
)=I
4
(t
5
) C
r
+C
o
+E a Comutao do retificador
I
5
(t
6
)=0
Fase quase-estacionria
6 Q t C
k k e

1
( ) 0 C
r
+E b Comutao do retificador
Q
k
(t
k+1
)=-Q
k-1
(t
k
)
7 Q
k-1
(t
k
) I
k-1
(t
k
) C
r
+C
o
+E a Inverso da tenso de
entrada em (t
k+1
)
8 Q
k-1
(t
k
) I
k-1
(t
k
) C
r
+C
o
-E c Comutao do
retificador I
k
(t
k+1
)=0
9 Q t C
k k e

1
( ) 0 C
r
-E d Comutao do retificador
Q
k
(t
k+1
)=-Q
k-1
(t
k
)
10 Q
k-1
(t
k
) I
k-1
(t
k
) C
r
+C
o
-E c Inverso da tenso de
entrada em (t
k+1
)
11 Q
k-1
(t
k
) I
k-1
(t
k
) C
r
+C
o
+E a Comutao do
retificador I
k
(t
k+1
)=0
Onde C
C
C C
e
r
r o
+
0s 5ms 10ms 15ms 20ms
0V
Vo
Vr
Figura 4.29. Tenso de sada (v
o
) e tenso sobre o capacitor ressonante (v
r
).
v
o
v
r
i
r
0
t t t
0 1 2
Figura 4.30. Detalhe das formas de onda presentes no circuito.
4.5.3 Comutao suave do inversor
A incluso de C
o
no circuito produz tambm um efeito de tornar mais lenta a
evoluo da tenso v
r
, ou seja, torna menor a freqncia desta tenso em relao ao que
ocorreria apenas com C
r
. Uma vez que a freqncia do inversor ajustada para
o
, do
ponto de vista do inversor, tem-se uma operao acima da freqncia tpica da carga. Tal
comportamento faz com que a corrente esteja atrasada em relao tenso imposta na
sada do inversor, de modo que a entrada em conduo dos transistores ocorra sob tenso
e corrente nulas. Os capacitores em paralelo com os interruptores produzem um
desligamento sob tenso nula.
4.5.4 Resultados Experimentais
Um prottipo foi construdo com os seguinte parmetros:
E=100 V; Po=250 W;
o
=20,1 krd/s (3,2 kHz); f=40 Hz; Vo=1000 V; T=25 ms; =90%.
Os componentes calculados so:
C
o
=12,5 F, C
r
=450 nF, L
r
=5,5 mH.
A figura 4.31 mostra a tenso de sada e sua variao quase linear. As perdas do
circuito so as responsveis pela leve caracterstica exponencial da evoluo desta tenso.
Quando atingida a tenso desejada o inversor inibido, at que o capacitor seja
descarregado, iniciando-se a seguir um novo ciclo.
A figura 4.32 mostra um detalhe da corrente e da tenso no circuito ressonante.
Nos ciclos iniciais, como previsto no modelo analtico e na simulao em PSpice, as
formas de onda so significativamente diferentes de senides, uma vez que a tenso
aplicada ao circuito ressonante uma onda quadrada provida pelo inversor, e no uma
senide como estudado na anlise simplificada. Entretanto, aps poucos ciclos as ondas
assumem uma forma praticamente senoidal e uma defasagem de 90
o
, conforme o
esperado.
A figura 4.33 mostra detalhe da comutao ZVS que ocorre sobre os transistores
do inversor.
Embora o conversor opere em ZVS, a eficincia global medida foi de 83%. As
perdas devem-se, basicamente, ao indutor (ncleo de ar e elevado nmero de espiras) e
aos componentes do lado de alta tenso, quais sejam, os diodos retificadores e o SCR que
descarrega os capacitores sobre a carga.
0V
Figura 4.31. Tenso de sada (200V/div).
Horiz.: 10 ms/div.
Figura 4.32. Detalhe da corrente ressonante
(trao superior - 1A/div) e tenso sobre C
r
(trao inferior - 100V/div). Horiz.:
0,5ms/div.
1
2
Figura 4.33. Tenso (50 V/div.) e corrente (5A/div.) em interruptor do inversor, mostrando
as comutaes suaves. Horiz.: 20 s/div.
4.6 Referncias Bibliogrficas
[4.1] H. L. Hey; P. D. Garcia and I. Barbi: Analysis of Parallel Resonant Converter
(PRC) Operating at Switching Frequency Less than Resonant Frequency. Proc.
Of 1st. Power Electronics Seminar, Florianpolis - SC, Dez. 1989.
[4.2] Y. Kang and A. K. Upadhyay: Analysis and Design of a Half-Bridge Parallel
Resonant Converter. Proc. Of IEEE PESC Record, 1987, pp. 231-243.
[4.3] R. Steigerwald: Analysis of a Resonant Transistor DC-DC Converter with
Capacitive Output Filter. IEEE Trans. On Industrial Electronics, vol. IE-32, no.
4, Nov. 1985, pp. 439-444.
[4.4] S. D. Johnson, A. F. Witulski and R. W. Erickson: Comparison of Resonant
Topologies in High-Voltage Applications. IEEE Trans. On Aerospace and
Electronic Systems, vol. 24, no. 3, May 1988, pp. 263-273.
[4.5] F. Tsai and F. C. Lee: A Complete DC Characterization of a Constant-Frequency,
Clamped-Mode, SDeries-Resonant Converter. Proc. Of IEEE PESC Record,
April 1988, pp. 987-996.
[4.6] Vieira, J.L.F.; Melo, F.E.V.; Barbi, I.: Conversor Srie Ressonante com
Grampeamento de Tenso no Capacitor.Revista Controle e Automao, SBA,
vol. 3, n 3, Ago/Set 1992
[4.7] Vieira, J.L.F.; Barbi, I.: Constant Frequency PWM Capacitor Voltage Damped
Series Resonant Power Supply.IEEE - APEC '92, Dallas, USA, 1991
[4.8] J. A. Pomilio e C. J. B. Pagan: "Fonte Ressonante de Alta Tenso para Laser
Pulsado". Anais do 11
o
Congresso Brasileiro de Automtica. So Paulo, 2 a 6 de
Setembro de 1996.
[4.9] F. S. Rafael, J. A. Pomilio, A. C. Lira and J. Apfelbaum: A High-Voltage
Resonant Converter for Pulsed Magnets. Proc. of European Particle Accelerator
Conference, Berlin, March 1992, pp. 1429-1431.
Fontes Chaveadas - Cap. 5 CONVERSORES QUASE-RESSONANTES J. A. Pomilio
5. CONVERSORES QUASE-RESSONANTES
Os conversores quase-ressonantes procuram associar as tcnicas de comutao
suave presentes nos conversores ressonantes s topologias usualmente empregadas em
fontes (buck, boost, Cuk, etc.).
Os conversores quase-ressonantes associam s chaves semicondutoras um circuito
ressonante (composto por um indutor e um capacitor) de modo que as mudanas de
estado das chaves ocorram sempre sem dissipao de potncia, seja pela anulao da
corrente (ZCS: zero current switch), seja pela anulao da tenso (ZVS: zero voltage
switch).
A figura 5.1. mostra as estruturas das chaves ressonantes, as quais, substituindo os
interruptores nas topologias bsicas, permitem oper-los sempre com comutao suave.
Cr
Lr S Lr S
Cr
a)
Lr S
Cr
Lr S
Cr
b)
Figura 5.1. a) Interruptores ressonantes a corrente zero (ZCS)
b) Interruptores ressonantes a tenso zero (ZVS)
Se o interruptor ZCS implementado de modo a que seja possvel a passagem de
corrente apenas num sentido, ele dito de meia-onda. Se a corrente puder circular com
ambas polaridades, tem-se o interruptor de onda completa, como se v na figura 5.2.
Cr
Lr Lr
Cr
a)
b)
Lr
Cr
Lr
Cr
Figura 5.2. Interruptores ZCS com:
a) Configurao de meia-onda e b) configurao de onda completa
Da mesma forma que para os interruptores ZCS, os ZVS tem as configuraes de
meia-onda (nas quais a tenso sobre o interruptor s pode assumir uma polaridade) e de
onda completa (quando ambas polaridades so possveis de serem suportadas pelo
interruptor), como se v na figura 5.3.
a)
Lr
Cr
Lr
Cr
b)
Lr
Cr
Lr
Cr
Figura 5.3. Interruptores ZVS com:
a) Configurao em meia-onda e b) em onda completa
A figura 5.4. mostra algumas das topologias bsicas quando convertidas para
operar com ZCS e ZVS. Note-se que a nica alterao a substituio do interruptor
simples pelos interruptores descritos anteriormente.
Buck
Lr
Cr
Buck - ZCS Buck - ZVS
Lr
Cr
Boost
Boost - ZCS
Cr Lr
Boost - ZVS
Lr
Cr
Figura 5.4. Conversores Buck e Boost nas configuraes bsica, ZCS e ZVS
5.1 Conversores operando com ZCS
Neste tipo de conversor, a corrente produzida em uma malha ressonante flui
atravs da chave, fazendo-a entrar e sair de conduo sob corrente nula.
Considerando um conversor abaixador de tenso (figura 5.5), a chave simples
substituda por uma outra que associada ao capacitor Cr e ao indutor Lr. O indutor de
filtro suficientemente grande para considerar-se Io constante.
Lr
Cr
Lf
Io
+
Vo Cf E
i
L
v
C
Figura 5.5. Conversor buck - ZCS
5.1.1 Conversor de meia-onda
A figura 5.6. mostra as formas de onda para o conversor operando com um
interruptor de meia-onda.
v
C
i
T
Io
to t1
t2 t3 t1'
t1"
2E
E
E/Zo
T
Figura 5.6. Formas de onda para conversor buck, ZCS, meia onda
Com a chave aberta, Io flui pelo diodo e v
C
e i
L
so nulas. Em t0 a chave ligada e
i
T
cresce linearmente. Enquanto i
T
<Io o diodo continua a conduzir. Em t1, i
T
=Io, o diodo
desliga e se inicia a ressonncia entre Lr e Cr.
O excesso de i
T
em relao a Io circula por Cr, carregando-o. Em t1' tem-se o pico
de i
T
e v
C
=E. Em t1'' iT se torna menor que Io e v
C
=2E. A corrente i
T
continua a cair e a
diferena para Io suprida pela descarga de Cr. Em t2 i
T
vai a zero e a chave desliga
naturalmente, j que no h caminho para a inverso da corrente. A partir deste momento
deve ser removido o sinal de acionamento do transstor.
Entre t2 e t3 Cr se descarrega a corrente constante. Quando sua tenso se anula o
diodo torna a entrar em conduo.
As equaes pertinentes ao circuito so:
o
Lr Cr
1
(5.1)
Zo
Lr
Cr
(5.2)
O intervalo no qual o indutor se carrega linearmente :
t
Lr Io
E
1

(5.3)
A evoluo da corrente durante o intervalo ressonante :
i Io
E
Zo
t t
L o
+ sin[ ( )], 1 para t1< t < t2 (5.4)
A corrente pelo interruptor se anula em:
t
a
Zo Io
E
t
o
2 1

1
]
1
+
sin
(5.5)
A tenso presente no capacitor ressonante neste instante :
v t E t t
C o
( ) { cos[ ( )] } 2 1 2 1 (5.6)
A descarga linear do capacitor obedece seguinte equao:
v v t
Io
Cr
t t
C C
( ) ( ) 2 2 , para t2 < t < t3 (5.7)
A tenso se anula em:
t t
v t Cr
Io
C
3 2
2
+
( )
(5.8)
Note que Vo a tenso mdia sobre o capacitor Cr (pois a tenso mdia sobre Lf
nula). Como a forma de v
C
depende a corrente Io, a regulao deste circuito (em malha
aberta) no boa. Registre-se ainda que o capacitor fica sujeito a uma tenso com o dobro
da tenso de entrada, enquanto a corrente de pico pela chave maior do que o dobro da
corrente de sada.
A tenso de sada dada por:
Vo
T
E t t dt v t
Io
Cr
t t dt
o C
t
t
t1
t
+
1
]
1
'

1
1 1 2 2
2
3 2
{ cos[ ( )] } ( ) ( ) (5.9)
Nota-se a dependncia da tenso de sada com a corrente de carga (que a que
descarrega o capacitor Cr entre t2 e t3). A figura 5.7. mostra a variao de Vo
(normalizada em relao tenso de entrada) com a corrente (normalizada em relao
corrente de pico do circuito ressonante). Assim, necessria a presena de uma carga
mnima de modo que se proceda descarga de Cr dentro do perodo de chaveamento.
0
0.2
0.4
0.6
0.8
0 0.2 0.4 0.6 0.8 1
.
Io
Z
E
Corrente de carga normalizada
Tenso de sada normalizada (Vo/E)
fs
2fs
Figura 5.7. Variao da tenso de sada com a corrente da carga
O funcionamento da topologia se d com um tempo fixo de conduo de transstor
(entre t0 e t2). A variao da tenso de sada feita variando-se a taxa de repetio da
conduo do transstor, ou seja, por modulao em freqncia.
A figura 5.8. mostra a variao da tenso de sada (normalizada) com a variao da
freqncia de chaveamento (normalizada em relao freqncia de ressonncia), para
diferentes valores de corrente de carga (normalizada em relao a E/Zo).
0
0.2
0.4
0.6
0.8
1
0 0.2 0.4 0.6 0.8 1
fs
f
0.5
0.7
0.9
Figura 5.8. Variao da tenso de sada com a freqncia de chaveamento, para diferentes
correntes de carga.
Para que seja possvel a ocorrncia de comutao no-dissipativa, necessrio que
o valor de pico da senide de corrente, E/Zo, (que se inicia em t1) seja maior que Io, uma
vez que isto garante que a evoluo de i
T
se far de modo a inverter sua polaridade (veja
eq. 5.4).
Uma outra possibilidade de se obter um circuito ZCS mostrada na figura 5.9.,
alterando-se a posio do capacitor. Neste caso a mxima tenso sobre o capacitor fica
limitada a +/-E. A figura 5.10. mostra as formas de onda pertinentes.
Lr
Cr
Lf
Cf
E
Figura 5.9. Conversor buck-ZCS
5.1.2 Conversor de onda completa
Uma alterao neste circuito e que melhora sua regulao, tornando a tenso de
sada menos dependente da corrente Io, consiste na incluso de um diodo em anti-paralelo
com o transstor, de modo que seja possvel a inverso da corrente i
T
, prosseguindo o
comportamento ressonante por quase todo o ciclo. A descarga linear de Cr s ocorrer
quando se anular i
T
, o que ocorrer para um valor muito menor de v
C
, em relao ao caso
anterior.
v
C
i
L
+E
-E
to t1 t2
t3
T
Io
t1"
Figura 5.10. Formas de onda do conversor buck-ZCS modificado.
As equaes so as mesmas descritas anteriormente, apenas o instante t2 obtido
para um ngulo maior que 270
o
(no caso de meia-onda o ngulo menor do que 270
o
).
A figura 5.11. mostra as formas de onda. Nota-se a reduo expressiva do
intervalo linear de decaimento da tenso no capacitor, o que contribui decisivamente para
a reduo da influncia da corrente de sada sobre a tenso.
i
L
v
C
Io
2E
E
to t1 t3 t2
t1' t1"
Figura 5.11. Formas de onda da corrente e da tenso nos componentes do circuito
ressonante
A figura 5.12. mostra a variao da tenso de sada (normalizada em relao
tenso de alimentao) com a corrente de carga (normalizada em relao corrente de
pico do circuito ressonante), para dois valores de frequncia de chaveamento. Obviamente
o comportamento muito mais independente da corrente do que o caso do conversor de
meia-onda.
0.1
0.2
0.3
0.4
0 0.2 0.4 0.6 0.8 1
.
Io Z
E
Corrente de sada normalizada
fs
2fs
Figura 5.12 Variao da tenso de sada com a corrente de carga.
5.2 Conversor operando com ZVS
Nestes conversores o capacitor ressonante produz uma tenso nula sobre a chave,
devendo ocorrer o chaveamento sob esta situao.
O circuito mostrado de uma topologia abaixadora de tenso. O funcionamento
de meia-onda, uma vez que o diodo no permite a inverso da tenso no capacitor. A
corrente de sada pode ser considerada constante (Lf grande o suficiente) durante o
intervalo em que ocorre a ressonncia entre Lr e Cr.
Lr
Cr
E
+ v
C
+
Vo
Cf
Lf
Io
i
L Dr
Figura 5.13. Conversor buck-ZVS
A figura 5.14. mostra as formas de onda do circuito ressonante.
Inicialmente, pela chave circula Io, mantendo v
C
=0. Em to a chave aberta sob
tenso nula.
A tenso v
C
cresce linearmente (com o capacitor sendo carregado por Io) at
atingir a tenso de alimentao E (t=t1). Neste instante o diodo de circulao, D, fica
diretamente polarizado e passa a conduzir. Cr e Lr ento iniciam sua ressonncia.
A corrente i
L
diminui, enquanto a corrente que circula por D vai crescendo
complementarmente, a fim de perfazer Io. Em t1', i
L
=0 e v
C
atinge seu pico, v
C
=E+Zo.Io.
Em t1'' v
C
=E e i
L
=-Io. Em t2, v
C
=0 e no se inverte por causa do diodo Dr, que
entra em conduo, permanecendo assim enquanto a corrente i
L
for negativa (at t2').
Entre t2 e t2', i
L
varia linearmente.
O sinal de comando para a entrada em conduo do transstor deve ser aplicado
durante a conduo do diodo, de modo que, apenas a corrente pelo indutor ressonante se
inverta, em t2, o transistor entre em conduo. A corrente continua crescendo de forma
linear, at atingir Io, em t3, desligando o diodo de livre-circulao.
i
L
v
C
Io
T t3
t2' t2 t1" t1' t1 to
E
Zo.Io
Figura 5.14. Formas de onda do conversor buck-ZVS
O instante t1 dado por:
t
E Cr
Io
1

(5.10)
A ressonncia ocorre entre os instantes t1 e t5. A tenso no capacitor obedece
seguinte equao:
v E Zo Io t t
C o
+ sin[ ( )] 1 (5.11)
O instante t2, no qual a tenso sobre o capacitor Cr se anula :
t t a
E
Zo Io
o
2 1
1
+

_
,
sin (5.12)
No intervalo ressonante a corrente por Lr segue a seguinte equao:
[ ] i Io t t
L o
cos ( ) 1 , para t1 t t2 (5.13)
Aps t2 e at t3 a corrente varia linearmente:
i i t
E
Lr
t t
L L
+ ( ) ( ) 2 2 , para t2 t t3 (5.14)
O instante t3 dado por:
t t
Lr Io i t
E
L
3 2
2
+
[ ( )]
(5.15)
Como as tenses mdias sobre as indutncias so nulas, a tenso de sada a
diferena entre a tenso de entrada e a tenso mdia sobre o capacitor ressonante.
Vo E v
C
(5.16)
[ ] Vo E
T
Io t
Cr
dt E Zo Io t t dt
o
t
t t

+ +
'

1
1
1
2
0
1
sin[ ( ) (5.17)
A grandeza Zo.Io deve ser maior que E, caso contrrio v
C
no ir se anular, e Dr
no conduzir, fazendo com que a entrada em conduo do transstor se d sob tenso no
nula.
Neste circuito, o tempo desligado da chave constante, podendo-se variar a tenso
de sada pelo ajuste da freqncia.
Novamente aqui o capacitor e a chave semicondutora devem suportar uma tenso
de pico com valor maior do que o dobro da tenso de entrada e que aumenta com o
aumento da corrente de sada.
A figura 5.15. mostra a variao da tenso de sada (normalizada em relao
tenso de alimentao) com a freqncia de chaveamento (normalizada em relao
freqncia de ressonncia), para diferentes correntes de carga (normalizadas em relao a
E/Zo).
Nota-se que quanto maior a corrente, menor a tenso de sada. Isto se explica
facilmente, uma vez que para correntes maiores o pico da tenso sobre Cr aumenta e,
portanto, a tenso mdia sobre este capacitor, reduzindo assim a tenso de sada.
Existe um limite tanto para a mxima corrente, quanto para a mxima freqncia,
acima do qual a tenso mdia sobre o capacitor se iguala tenso de entrada. O aumento
da freqncia de chaveamento ou da corrente levaria, em princpio, a tenses negativas de
sada, o que no possvel devido existncia do diodo de livre-circulao.
0.2
0
0.2
0.4
0.6
0.8
1
0 0.05 0.1 0.15 0.2 0.25
Io=1
Io=2.5
Io=5
Vo/E
fs/fo
Figura 5.15. Variao da tenso de sada com a freqncia de chaveamento, para
diferentes correntes de carga.
5.2.1 Conversor ZVS com limitao da sobre-tenso
possvel um circuito operar em ZVS sem sobre-tenso, s custas de uma maior
complexidade. Neste caso, a tenso sobre a chave no ultrapassa a tenso de alimentao.
Quando a tenso sobre algum dos capacitores tende a ultrapassar E, o diodo do ramo
complementar entra em conduo, grampeando a tenso.
A figura 5.16. mostra o circuito, enquanto na figura 5.17. tem-se as formas de onda
nos componentes do circuito ressonante.
E
S1 D1 C1
S2 D2 C2
Lf
Cf
+
Vo
i
L Io
Figura 5.16. Conversor buck-ZVS com limitao da sobre-tenso
E
v
C2
i
L
to t1 t2 t3 t4 t5 T
S1
D2
S2 C1
C2
D1
S1
C1 C2
Io=i
L
Figura 5.17. Formas de onda do conversor buck-ZVS com limitao da sobre-tenso
O circuito opera como um abaixador de tenso. Quando S1 ou D1 esto
conduzindo, a corrente pela indutncia cresce, uma vez que E>Vo.
A tenso de sada igual tenso mdia sobre o capacitor C2. Consideremos, para
efeito de anlise do funcionamento do circuito, que v
C2
seja igual tenso de entrada, E, e
que S1 esteja conduzindo. A tenso sobre o capacitor C1 , obviamente, zero. No instante
to S1 desligado e a sua tenso terminal cresce de acordo com o processo de carga de C1.
A continuidade da corrente de indutncia se d atravs dos capacitores: C2 vai se
descarregando e C1 vai se carregando, de modo que a soma de suas tenses seja sempre
igual tenso de alimentao. Como a corrente da indutncia varia pouco, a forma
observada da tenso sobre os capacitores praticamente linear.
Quando v
C2
se anula (em t1) o diodo D2 entra em conduo. Sobre a indutncia
aplicada a tenso de sada e a corrente decai linearmente. Durante a conduo de D2
enviado sinal de acionamento para S2, o qual entra em conduo apenas a corrente i
L
se
torne negativa (em t2).
No instante t3, S2 desligado e sua tenso terminal cresce a partir do zero, com
uma inclinao que depende do valor da corrente (negativo e aproximadamente constante)
pela indutncia. A tenso v
C2
cresce, enquanto v
C1
diminui. Quando a tenso sobre C2
atinge o valor da tenso de entrada (em t4), D1 entra em conduo, e a corrente de sada
cresce linearmente, com uma inclinao que depende da diferena entre as teses de
entrada e de sada. Durante a conduo de D1 enviado sinal de acionamento para S1, o
qual entra em conduo quando a corrente se torna positiva (em t5), completando o ciclo.
Este tipo de arranjo pode ser utilizado nos conversores ressonantes apresentados
no captulo anterior, quando operando em freqncia acima da freqncia de ressonncia,
possibilitando obter ambas comutaes no-dissipativas.
5.3 Comparao entre ZCS e ZVS
Ambas tcnicas operam com modulao em freqncia para ajustar a tenso de
sada.
Em ZCS, o interruptor deve conduzir uma corrente de pico maior do que o dobro
da corrente da carga. Para que seja possvel o desligamento da chave com corrente nula, a
corrente de sada no pode exceder o valor E/Zo, ou seja, existe uma mnima resistncia de
carga admissvel. Por outro lado, como o capacitor ressonante se descarrega com a
corrente da carga, necessria uma mnima corrente, ou seja, uma resistncia mxima deve
ser especificada. A operao em onda completa praticamente elimina a dependncia da
tenso de sada com a carga.
Em ZVS, o interruptor deve suportar uma tenso direta que maior do que o
dobro da tenso de alimentao do circuito. O pico de tenso dado por E+Zo.Io, ou seja,
quanto maior a corrente de sada, maior a tenso aplicada ao interruptor. Para que ocorra
uma entrada em conduo suave, existe uma corrente de sada mnima (ou seja, uma
mxima resistncia de carga).Caso Io cresa, a tenso sobre o interruptor tambm crescer
proporcionalmente. Por esta razo, esta tcnica adotada essencialmente para aplicaes
de carga constante.
Em geral, ZVS prefervel ao ZCS para altas freqncias. A razo relaciona-se
com as capacitncias intrnsicas do interruptor. Quando a chave ligada sob corrente nula,
mas com uma tenso em seus terminais, a carga armazenada nas capacitncias internas
dissipada sobre o componente. Este fenmeno se torna mais significativo em freqncias
muito elevadas. Por outro lado, nenhuma perda ocorre em ZVS.
Tipicamente, conversores ZCS so operados at freqncias de 1 a 2 Mhz,
enquanto os ZVS podem atingir 10 MHz.
5.4 Introduo de controle por MLP
De forma similar ao apontado para os conversores ressonantes, os conversores
quase-ressonantes podem operar de modo semelhante ao MLP pela interrupo do ciclo
ressonante. Para tanto necessria a incluso de um interruptor adicional, o qual
comandado de maneira independente do interruptor principal.
5.4.1 Conversor ZCS-MLP
Considerando o caso ZCS, a introduo de uma chave em srie com o capacitor
possibilita interromper o processo de descarga, mantendo a tenso do capacitor no valor
de pico. A figura 5.18. mostra um conversor buck-ZCS, com um interruptor auxiliar que
interrompe o ciclo ressonante.
O incio da ressonncia no afetado, uma vez que a corrente circula pelo diodo
desta chave auxiliar (Da). Quando a tenso atinge o pico e a corrente tende a se inverter,
no existe caminho, uma vez que o transistor (Sa) no se encontra acionado.
A figura 5.19. mostra as formas de onda da corrente por Lr, da tenso sobre Cr e
da tenso sobre o diodo de sada.
Recorde-se que a tenso de sada igual tenso mdia sobre o diodo, v
d
. Quando
interrompido o processo ressonante, a corrente da carga (praticamente contnua)
continua a ser suprida pelo interruptor principal, Sp, de modo que a tenso aplicada ao
diodo de sada praticamente a tenso de alimentao. Assim, interrompendo o intervalo
ressonante por um tempo cuja durao varivel, com o controle operando a freqncia
fixa, tem-se o ajuste da tenso de sada por MLP.
Lr
Cr
Lf
Io
+
Vo
Cf
E
i
L
v
c
v
d
Sp
Dp
Sa Da
Df
Figura 5.18. Conversor buck-ZCS-MLP
v
d
v
C
i
L
2E
E
T
*
2E
Figura 5.19. Formas de onda no diodo de sada e no circuito ressonante
Persiste ainda a influncia do intervalo de ressonncia sobre a tenso de sada, que
se caracteriza por um acrscimo nesta tenso em relao ao que seria a sada MLP normal,
considerada um ciclo de trabalho de valor *. No entanto, utilizando valores elevados da
freqncia de ressonncia (em relao freqncia de chaveamento), o efeito global
praticamente o de um circuito controlado em MLP, como se v na figura 5.20. Note-se
que a tenso mdia dentro dos intervalos ressonantes igual tenso de entrada, E, de
modo que, do ponto de vista da tenso de sada, como se o ciclo de trabalho fosse
aumentado de uma poro equivalente a 1 ciclo ressonante.A equao 5.18. d a
expresso para o valor da tenso de sada em funo de intervalo de bloqueio da
ressonncia (*) e da relao entre a freqncia de chaveamento, fs, e a freqncia de
ressonncia, fo.
Vo E
fs
fo
+
_
,
* (5.18)
0.5
1
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
Vo/E
fs/fo = 0.1 fs/fo = 0.001
*
Figura 5.20. Variao da tenso de sada com o intervalo de interrupo do ciclo
ressonante, para diferentes freqncias de chaveamento
5.4.2 Conversor ZVS-MLP
De forma anloga ao que foi apresentado para o conversor ZCS, possvel
tambm alterar o conversor ZVS de modo a ter um comportamento tipicamente MLP, ou
seja, que tenha a tenso de sada ajustvel no pela variao da freqncia, mas pelo
controle do intervalo de conduo dos interruptores.
A figura 5.21. mostra uma topologia de conversor abaixador de tenso para
operao em MLP. A conduo da chave auxiliar produz um intervalo em que se inibe a
realizao da ressonncia entre Lr e Cr, como se pode analisar pelas formas de onda da
figura 5.25.
Consideremos que a chave Sp esteja conduzindo e que por ela passe a corrente de
carga, Io, suposta constante. A tenso aplicada ao filtro de sada a prpria tenso de
entrada (uma vez que no h queda sobre Lr).
Lr Lf
Cf Ro
+
Vo
+
v
D
E
Sp
Cr
Sa
v
cr
i
L
Dp
Df
Io
Figura 5.21. Conversor ZVS operando em MLP
A chave auxiliar, S
a
, entra em conduo ainda durante a conduo de Sp, mas no
ocorre nenhuma alterao nas formas de onda do circuito. No instante to a chave principal
aberta sob tenso nula (o capacitor Cr est descarregado). Este capacitor se carrega
linearmente com a corrente de sada, fazendo com que a tenso v
D
se reduza da mesma
forma, at que, em t1, o diodo de livre-circulao entra em conduo e a corrente da sada
circula por ele. Como a chave auxiliar continua conduzindo, o indutor Lr tambm entra
num intervalo de livre-circulao at que em t2 o interruptor S
aux
aberto (sob tenso
nula).
Sp
Sa
V
Cr
I
L
V
D
V
Lr
0
0
0
0
to t1 t2
t3 t4 t5
E
E
Io
T
Figura 5.25. Formas de onda do conversor ZVS-MLP
Inicia-se ento a ressonncia entre Lr e Cr. A tenso sobre o capacitor cresce ainda
mais, por causa da energia presente em Lr, produzindo importante sobre-tenso sobre o
interruptor principal. A tenso prossegue o comportamento oscilante at que, em t3, se
anula, levando conduo o diodo em anti-paralelo com a chave principal, por onde passa
a circular a corrente presente em Lr. Esta corrente assume uma variao linear. Durante a
conduo do diodo envia-se o sinal de comando para o interruptor, o qual entra em
conduo apenas a corrente se torne positiva (em t4). A corrente de entrada cresce at
atingir o nvel da corrente de sada, quando o diodo de livre-circulao desliga,
completando o ciclo (em t5).
Nota-se que a tenso sobre o diodo obedece tenso de comando de S, a menos
de atrasos, que dependem do circuito ressonante e dos parmetros do circuito (como a
tenso de entrada, a corrente de carga, etc.).
[5.1] Lee, F.C.: High-Frequency Quasi-Resonant Converter Technologies. Proc. of
IEEE, vol. 76, no. 4, April 1988, pp. 377-390
[5.2] D. Maksimovic and S. Cuk: A General Approach to Synthesis and Analysis of
Quasi-Resonant Converters. IEEE Trans. On Power Electronics, vol.6, no. 1, Jan.
1991, pp. 127-140.
[5.3] I. Barbi, J. C. Bolacell, D. C. Martins, F. B. Libanio: Buck Quasi-Resonant
Converter Operating at Constant Frequency: Analysis, Design, and
Experimentation. IEEE PESC89, pp. 873-880.
[5.4] D. Maksimovic and S. Cuk: Constant-Frequency Control of Quasi-Resonant
Converter. IEEE Trans. On Power Electronics, vol 6. No. 1, Jan. 1991, pp. 141-
150.
Fontes Chaveadas - Cap. 6 OUTRAS TOPOLOGIAS COM COMUTAO NO-DISSIPATIVA J. A. Pomilio
6. OUTRAS TOPOLOGIAS COM COMUTAO NO-DISSIPATI VA
6.1 Inversor pseudo-ressonante
Um inversor pseudo-ressonante [6.1] composto por um conversor em ponte,
possuindo, adicionalmente, um indutor e um capacitor em paralelo com a carga, com
objetivo de proporcionar comutao sob tenso nula. A carga tipicamente do tipo fonte
de corrente, ou seja, apresenta uma elevada impedncia dinmica, absorvendo uma
corrente constante.
T1 e T3 so mantidos em conduo at que a corrente i
L
(que circula por Lr) seja
positiva e com valor igual a Ip. Durante este intervalo, a tenso sobre o capacitor +E.
Desligando ambos transistores, a corrente do indutor passar a circular por Cr de uma
maneira ressonante, invertendo a tenso no capacitor para -E. Quando a tenso atinge este
valor os diodos D2 e D4 entram em conduo, o que causar a reduo de i
L
de uma
forma linear. T2 e T4 devem receber um comando para ligarem durante a conduo dos
diodos, entrando em conduo quando a corrente se inverter, sem dissipar potncia, e
iniciando o semi-ciclo negativo.
CARGA
E
T1 D1
T4
D4 D3
T3
D2 T2
Lr
Cr
A B
Ia
+
-
i
L
Figura 6.1. Inversor pseudo-ressonante
Como se v na figura 6.2., a tenso sobre a carga praticamente quadrada e a
freqncia de ressonncia muitas vezes maior que a freqncia de chaveamento. Com
um acionamento adequado das chaves este conversor pode operar em MLP, produzindo
sadas em baixa freqncia, se desejado. O uso de um retificador como carga leva
implementao de um conversor CC-CC. A substituio da fonte de tenso por uma de
corrente permite sintetizar um conversor com operao ZCS.
V
AB
i
L
+Ip
-Ip
E
-E
Ressonante (Cr)
T1
T3
D2
D4
T2
T4
D1
D3
Figura 6.2. Formas de onda do inversor pseudo-ressonante
A obteno de comutao suave exige um valor mnimo para a corrente de pico
dado por:
Ip Ia E
Cr
Lr
+ 2 (6.1)
6.2 Conversor ressonante single-ended
Diferentemente do que foi visto para os conversores ressonantes, estudados
anteriormente, estes inversores single-ended apresentam apenas um interruptor
comandado e a inverso da tenso sobre a carga se d pela ocorrncia da prpria
ressonncia [6.2].
Estes circuito so comumente utilizados em conversores para aquecimento
indutivo em alta freqncia, de forma que a carga equivalente uma resistncia, associada
s potncia consumida no aquecimento
A figura 6.3. mostra uma topologia (alimentada em tenso) destes conversores,
chamada de regenerativa (por permitir a inverso no sentido da corrente).
E
Lr
Cr
carga
+ Vc
I L
Figura 6.3. Conversor ressonante single-ended
A figura 6.4. mostra as formas de onda da corrente pelo indutor e da tenso
aplicada carga.
i
L
v
C
E
t1 t2 t3 t4 T
D
T
Figura 6.4. Formas de onda do conversor ressonante single-ended
Quando conduz o transistor a tenso de entrada aplicada carga (e tambm ao
circuito ressonante). O capacitor se encontra carregado e v
C
= E. A corrente pelo indutor
cresce linearmente. Quando o transistor desligado, em t1, o faz sob tenso nula. A
corrente da indutncia circula pela carga e pelo capacitor, de modo ressonante. A tenso
v
C
se torna negativa, atingindo um pico, em t2, cujo valor muito superior tenso de
entrada (em funo das condies iniciais da corrente do indutor e da tenso do
capacitor). A ressonncia prossegue e a tenso volta a ser positiva. Quando atinge um
valor igual ao da tenso de entrada (em t3) o diodo entra em conduo, mantendo v
C
constante. Durante a conduo do diodo enviado o comando para ligar o transistor, o
que ocorre apenas quando a corrente se torna positiva (em t4), reiniciando o ciclo.
6.3 Conversor semi-ressonante
Considerando o conversor elevador de tenso convencional, a corrente de entrada
Ii composta por uma fonte de tenso, E, associada em srie com um indutor Lr. Sendo
Lr suficientemente pequeno para permitir operao no modo descontnuo, no momento da
entrada em conduo da chave no ocorre dissipao de potncia, o que ocorrer no
desligamento.
I i Co
+
Vo
Co
+
Vo E
Lr
Figura 6.5. Conversor boost
Considere-se um capacitor Cr cujo valor forme um circuito ressonante juntamente
com Lr, cuja freqncia seja maior do que a freqncia de operao do conversor.
Existem 3 possibilidades de colocao de Cr no circuito de modo a obter comutao ZVS.
A chave S deve ser bidirecional em corrente ou em tenso [6.3].
Co
+
Vo E
Lr
Co
+
Vo E
Lr
Cr
S
Cr
Co
+
Vo E
Lr
Cr
S
S
(a) (b) (c)
Figura 6.6. Possibilidades de conversor boost semi-ressonante
Os conversores semi-ressonantes necessitam de uma quantidade menor de
componentes passivos do que os quase-ressonantes equivalentes, e so particularmente
adequados s aplicaes de baixa potncia, podendo operar em freqncias elevadas (na
faixa de MHz).
Nas diferentes topologias geradas, um dos elementos ressonantes opera tambm
como elemento de armazenamento de energia e filtro. O processamento de energia entre
duas fontes de corrente leva a um circuito similar, mas operando em ZCS.
Consideremos o circuito da figura 6.6.b. Se o interruptor for um transistor
MOSFET, a exigncia de uma bidirecionalidade de corrente atendida. Alm disso, a
capacitncia do dispositivo absorvida pelo capacitor ressonante, de modo que os
elementos parasitas do componente afetam positivamente o desempenho do conversor.
A figura 6.7. mostra formas de onda no circuito.
Consideremos que o transistor est conduzindo e que no instante t1 ele
desligado. Como o capacitor Cr est descarregado, esta comutao do tipo ZVS. O
capacitor se carrega de modo ressonante at que sua tenso atinja a tenso da carga (em
t2), quando o diodo de sada entra em conduo e energia transferida para a sada. A
tenso sobre Lr se torna constante e a corrente de entrada decai linearmente. No instante
t3 esta corrente se inverte, desligando o diodo de sada. Volta a ocorrer ressonncia,
reduzindo a tenso sobre Cr. Em t4 esta tenso se anula e o diodo em anti-paralelo com o
transistor conduz. A corrente passa a crescer linearmente. Durante a conduo deste
diodo enviado o sinal de comando para o MOSFET, o qual entra em conduo apenas a
corrente se torne positiva, em t5, reiniciando o ciclo. A entrada em conduo do transistor
ZCS.
A inverso da polaridade da corrente de entrada obviamente exige uma fonte
receptiva regenerao de potncia. A operao no modo descontnuo faz com que
ocorra um stress de corrente pelos componentes. No entanto, em aplicaes de baixa
potncia e alta freqncia, uma topologia interessante.
v
c
i
L
Vo
t1 t2 t3 t4 t5 T
S Do
Cr
Cr
Ds
S
Figura 6.7. Formas de onda de conversor boost semi-ressonante.
6.4 Caractersticas desejveis de topologias com comutao suave
Existe uma infinidade de topologias propostas na literatura que permitem obter
comutaes suaves dos interruptores. Uma questo que se coloca, assim, como
compar-las. So indicados a seguir alguns critrios que podem ser levados em
considerao.
Comutaes ZVS so, em prncpio, preferveis para os componentes com maior
capacitncias (MOSFET);
Comutao ZCS prefervel para componentes com "rabo de corrente" (IGBT);
A quantidade de novos elementos ativos (principalmente transistores) deve ser mnima;
A quantidade de elementos indutivos adicionais deve ser mnima;
A quantidade total de novos elementos deve ser mnima;
Caso existam transistores adicionais, eles devem, preferivelmente, estar no mesmo
potencial de acionamento de um dos transistores da topologia original;
O sinal de comando do(s) transistor(es) adicional(is) deve, de preferncia, ser sncrono
com o sinal de um dos transistores originais. Se puder ser o mesmo sinal, melhor;
A topologia modificada deve permitir comutao suave para todos os componentes
ativos, inclusive os adicionais;
O circuito modificado deve, preferivelmente, continuar operando com o mesmo tipo de
modulao do circuito original;
O circuito adicional no deve promover aumento nas exigncias de tenso e de corrente
dos componentes do circuito original;
6.5 Conversor ZVS Quase-onda-quadrada, MLP (ZVS - QSC - MLP))
De modo semelhante aos conversores semi-ressonantes, esta famlia de circuitos
tambm faz com que o indutor funcione tanto como elemento armazenador de energia a
ser transferida sada como componente do circuito ressonante. A figura 6.8. mostra um
conversor abaixador de tenso, enquanto na figura 6.9. tem-se algumas formas de onda.
Note-se que a capacitncia do interruptor principal absorvida pelo capacitor ressonante.
A principal diferena com os conversores semi-ressonantes que o interruptor auxiliar,
S1, permite a operao com freqncia fixa, ou seja, MLP.
E
S
Cr
L
Co
+
Vo S1
Vs
Is
I L
Vs1
Is1
I D
D1
Figura 6.8. Conversor buck ZVS-QSC
No instante to o interruptor principal, S, desligado. A presena de Cr garante um
comportamento ZVS. O diodo D1 s entrar em conduo quando Vs atingir o valor da
tenso de entrada, o que ocorre em t1. No intervalo entre t1 e t2 a tenso aplicada sobre o
indutor negativa, de modo que sua corrente se reduz. O sinal de acionamento para o
interruptor auxiliar, S1, enviado durante este intervalo, de modo que quando a corrente
se tornar negativa, possa fluir por ele.
Antes do incio da prxima conduo de S, S1 deve ser desligado, o que produz
uma nova ressonncia entre L e Cr. A tenso sobre Cc se reduz e, quando atinge zero
(instante t3), leva o diodo em anti-paralelo com a chave conduo.Enquanto a corrente
for ainda negativa, envia-se o sinal de acionamento para S, o qual entra em conduo
apenas a corrente se inverta, completando o ciclo.
0
0
E
E
S
S1
I
L
V
S1
Is+I
Vs=Vcr
to t1 t2 t3 T
S
D1
S1 Cr D
S
Cr
D
t1'
Figura 6.9. Formas de onda de conversor ZVS-QSC-MLP
Como vantagens deste tipo de conversor pode-se citar:
ZVS para ambos interruptores
No ocorre stress de tenso (em relao a um conversor MLP simples)
Fluxo de potncia bidirecional.
Como desvantagens tem-se:
Stress de corrente nos transistores.
Como a corrente da carga a corrente mdia pelo indutor, e como a corrente pelo
indutor deve poder se tornar negativa, o pico de i
L
. obviamente, muito maior do
que a corrente de sada.
Elevada ondulao das correntes de entrada e de sada.
Sinais de comando distintos
Interruptores com emissor (ou source) em potenciais diferentes.
Isto torna necessrio circuitos de acionamento com fontes isoladas para cada
interruptor.
6.6 Conversores MLP com transio sob tenso nula (ZVT-MLP)
A figura 6.10. mostra um conversor elevador de tenso que difere de uma
topologia MLP convencional pela adio de uma rede ressonante auxiliar [6.5], composta,
alm do Lr e Cr, do interuptor S2 e dos diodos D2 e D3.
Diferentemente do que ocorre nos conversores que empregam chaves ressonantes
(ZVS), aqui se faz a introduo de um circuito auxiliar que se comporta como uma
espcie de snubber ativo, que reduz a potncia a ser dissipada sobre o interruptor e
envia essa energia para a carga ou para a fonte.
Embora o exemplo utilizado seja de um conversor elevador de tenso, pode-se
aplicar este princpio a qualquer das topologias.
E
S D
Cr
D
S
D
Lr
Li
D
Co Ro
+
Vo
1
1
2
2
3
o
Vs
Is
V
D
I
L
Ii
Figura 6.10. Conversor boost ZVT-MLP
A figura 6.11. mostra algumas formas de onda referentes a este conversor.
A figura 6.12. mostra os diferentes circuitos referentes a cada intervalo de
funcionamento do circuito.
Is
I
Lr
S1
S2
V
V
S 0
Vo
0
I i
to t1 t2 t3 t4 t5 t6 T
S2
Do
Lr
S2
Lr
Cr
S2
D1
D1
D3
S1
D3
S1
Do
Cr
D
hard
Figura 6.11. Formas de onda de conversor boost ZVT-PWM
Consideremos que inicialmente ambos interruptores estejam desligados e que a
corrente circula pelo diodo de sada. A indutncia de entrada suposta suficientemente
grande para se poder desconsiderar a ondulao de sua corrente. No instante to o
interruptor auxiliar, S2, entra em conduo. A corrente por Lr cresce linearmente at
atingir o nvel da corrente que circulava pelo diodo, Ii, desligando-o. Este intervalo dado
por:
t to
Ii Lr
Vo
1
(6.2)
Ii
Vo
Lr
to a t1
Ii
Lr
Cr
t1 a t2
Ii
Lr
t2 a t3
Ii
Lr
Vo
t3 a t4
Ii
t4 a t5
Ii
Cr
t5 a t6
Ii
Vo
t6 a T
Figura 6.12. Circuitos equivalentes a cada intervalo de funcionamento.
A corrente I
Lr
continua a crescer, agora com um comportamento ressonante. Cr,
que estava carregado, se descarrega at zerar sua tenso (em t2), quando o diodo D1
entra em conduo.
t t Lr Cr 2 1
2

(6.3)
Para obter uma entrada em conduo no dissipativa, o sinal de comando de S1
deve ser aplicado durante a conduo de D1 (ou seja, aps t2). Entre t2 e t3 conduzem S2
e D1, de modo que a tenso sobre Lr nula e a corrente por ele se mantm constante.
Em t3, S2 desligado, o que fora a corrente i
Lr
a circular por D3, fazendo-a
decair linearmente. Isto provoca um desligamento dissipativo de S2, uma vez que a tenso
sobre este interruptor cresce para o valor da tenso de sada. Entre t3 e t4 a corrente Is se
torna positiva, passando a circular por S1.
Quando a corrente I
Lr
se anula, D3 desliga, em t4. Como S1 est conduzindo,
energia est sendo armazenada na indutncia de entrada, at que, em t5, S1 desligado.
Como Cr est descarregado, esta desligamento sob tenso nula. Em t6 a tenso Vs
atinge o valor da tenso de sada e o diodo Do entra em conduo, completando o ciclo.
Como vantagens deste tipo de comutao pode-se citar:
Comutao suave (ZVS) tanto para o interruptor principal quanto para o diodo de
sada.
Isto especialmente interessante em aplicaes com tenso elevada (como em
PFP), uma vez que a capacitncia do diodo produz muitos problemas no
desligamento.
Mnimo stress de tenso e de corrente.
No ocorre aumento nos valores mximos de tenso e de corrente a serem
suportados pelos componentes alm dos limites de um conversor MLP
convencional.
Comutao suave para uma ampla variao de tenso de entrada e de corrente de sada
Como claro das formas de onda, a tenso mdia de sada (igual tenso de
entrada somada tenso mdia sobre o diodo Do) depende da durao dos
intervalos (t3-t2) e (t6-t5). O primeiro tem durao constante (eq. 6.2) e o
segundo depende da intensidade da corrente de sada. No entanto, a ocorrncia de
comutao suave no depende da corrente de carga ou da tenso de entrada, fato
que ocorre em outros tipos de conversores.
Interruptores referenciados a um mesmo potencial, facilitando o acionamento.
Como desvantagens pode-se citar:
Sinais de comando so distintos.
Desligamento dissipativo do interruptor auxiliar
6.7 Conversores MLP com transio sob corrente nula (ZCT-PWM)
Assim como tcnicas de comutao a tenso nula tem um interesse adicional em
aplicaes que usam MOSFET, uma vez que a energia presente nas capacitncias do
componente so absorvidas, tcnicas de comutao, especialmente o desligamento, a
corrente nula so mais interessantes para circuitos que operam com IGBT, uma vez que
anulam os efeitos das perdas decorrentes do rabo de corrente presente na corrente de
coletor deste tipo de componente. Ressalte-se, no entanto, que novas geraes de IGBTs
tem apresentado importantes redues neste fenmeno, com processos de desligamento
bastante velozes [6.6].
Analogamente ao que foi descrito para a tcnica de ZVT, os circuitos que utilizam
ZCT utilizam componentes que formam um circuito auxiliar que tem como funo desviar
a corrente do interruptor principal antes de seu desligamento, de modo a que a comutao
se d sem perdas. Alm disso, devem tambm, idealmente, propiciar uma entrada em
conduo no dissipativa.
A figura 6.16. mostra um conversor elevador de tenso operando com
desligamento do interruptor principal sob corrente nula. Outras topologias podem
empregar o mesmo princpio de operao que ser descrito a seguir.
Note-se a presena de uma chave adicional, alm de diodos e do circuito
ressonante. Este circuito ressonante ativado apenas durante alguns instantes de modo a
criar as condies para o desligamento a corrente nula da chave principal.
Consideremos na anlise que a corrente de entrada constante. A figura 6.14.
mostra algumas formas de onda pertinentes ao circuito, enquanto na figura 6.15. temos os
circuitos equivalentes em cada fase de operao.
E
S D
Cr
D
S
D
Lr
Li
D
Co
Ro
+
Vo
1
1
2
2
3
o
Vs
Is
I
L
Ii
Vc
+
Figura 6.16. Conversor boost ZCT-PWM.
Consideremos que inicialmente a chave principal, S1, est conduzindo e que por
ela passa uma corrente constante, Ii, que a corrente de entrada. Suponhamos que o
capacitor ressonante, Cr, est carregado com uma tenso negativa de valor Vp. No
instante to o interruptor auxiliar S2 entra em conduo, iniciando a ressonncia entre Lr e
Cr. Esta ressonncia fora a reduo da corrente por S1 de uma forma senoidal. Aps 1/4
de perodo a corrente ressonante atinge seu valor mximo e a tenso sobre Cr se anula. O
valor deste pico de corrente deve ser maior do que a corrente de entrada de modo que seja
possvel anular a corrente por S1 e faz-la passar a circular pelo diodo em anti-paralelo, a
partir de t1. Durante a conduo deste diodo se retira o sinal de comando de S1. Em t2 a
corrente I
L
igual a Ii (e est diminuindo), de modo que Do entra em conduo.
S1
S2
Vc
Vs
Is
I
L
to t1 t2 t3 t4
T
I i
Vo
"hard"
S1 Do
S1
S1
D2
Lr
Cr
Vp
t
d
Figura 6.14. Formas de onda de conversor boost ZCT-PWM.
to
t1
t2
I i
t2'
S1
S2
S2 D1
Do
I
L
Is
D3
t2"
S2
Do
Fig. 6.14.a Detalhe durante a conduo de S2
I
V
Zo
L
p
pico
(6.4)
Zo
Lr
Cr
(6.5)
O desligamento de S2 ocorre ainda quando I
L
>0 e dissipativo, uma vez que a
tenso terminal sobre este componente cresce para o valor da tenso de sada com a
entrada em conduo de D3. O tempo transcorrido entre o desligamento de S1 e de S2
(t
d
) determina o valor da tenso sobre Cr. Observe que enquanto S2 conduzir Cr vai se
carregando com uma corrente constante igual a Ii. Quando a corrente ressonante se tornar
menor do que a corrente de entrada Do entra em conduo.
Em regime, a tenso com que o capacitor se carrega, Vp, menor do que Vo de
modo que se pode escrever:
V
Ii Zo
t
To
p
d
_
,
cos 2
(6.6)
To Lr Cr 2 (6.7)
Entre t2 e t3 conduz apenas o diodo Do, enviando energia para a sada. Em t3, S1
ligado de modo dissipativo. Por ele passa a corrente de entrada que se soma corrente
da ressonncia que se reinicia. A tenso Vc torna a se inverter e em t4 completa-se o
meio-ciclo ressonante, com uma tenso igual a -Vp.
A corrente por S1 torna-se igual corrente de entrada e mantm-se assim at o
interruptor S2 seja ligado, completando o ciclo.
Pelas formas de onda de I
L
e de Vc, nota-se que a energia presente no circuito
ressonante, em regime, constante, de modo que no existe transferncia de energia do
circuito ressonante para o restante do circuito.
Ii
Lr
to a t1
Ii
t4 a T
Ii
Vo
t2 a t3
Cr
Ii
Lr
Cr
Vo
Ii
Lr
t3 a t4
Cr
t1 a t2
+
+
Figura 6.15. Circuitos equivalentes em cada fase de operao.
Como vantagens deste circuito pode-se mencionar:
Desligamento sob corrente nula do interruptor principal
No ocorre stress de tenso sobre os componentes
No existe energia reativa circulando pelo circuito
Corrente RMS pelo interruptor no se altera em relao ao circuito MLP, apesar do
pico de corrente na entrada em conduo.
Ampla faixa de variao para a carga e a entrada.
Sinais de comando aplicados com um mesmo referencial.
Como desvantagens tem-se:
A entrada em conduo do interruptor principal e o desligamento do diodo de sada so
dissipativos
Capacitncias parasitas no so absorvidas pelo circuito
Sinais de comando no simultneos.
6.8 Exemplos de outros circuitos de auxlio comutao
6.8.1 Fonte de corrente com alto fator de potncia, baseado em conversor Cuk
A topologia estudada essencialmente um conversor Cuk com transformador,
tendo na entrada um retificador trifsico. As indutncias de entrada so colocada em srie
com cada fase da alimentao, conforme mostrado na figura 6.16. A sada opera como
fonte de corrente [6.7].
S
N:1
D
R
L
L
L
C
b
C a L
i
+ Ua - + Ub -
+
Us
-
-
U
L
+
I
L
Ls
U
D
-
+
va
vb
vc
Ir
Figura 6.16. Conversor Cuk, isolado, com entrada trifsica e carga indutiva
Esta topologia apresenta vrios aspectos interessantes: alto fator de potncia
(desde que se opere em conduo descontnua nos indutores de entrada), uma nica chave
comandada, controle com frequncia fixa, isolao em alta frequncia. Como pontos
negativos tem-se a comutao dissipativa e o "stress" de tenso e de corrente a que fica
sujeito o interruptor. O uso deste conversor como fonte de tenso j foi descrito
anteriormente [6.7] [6.8].
Devido isolao em alta frequncia, aplicaes ficam limitadas a potncias
relativamente baixas (1 ou 2 kW).
Considera-se uma carga indutiva. Nestes casos, o valor da corrente de sada pode
ser fixo ou sujeito a ajustes.
O equacionamento desenvolvido na sequncia feito a partir das seguintes
suposies: conduo descontnua nos indutores de entrada (para que as correntes mdias
de entrada sejam senoidais) ; conduo contnua no diodo de sada (durante o tempo em
que o interruptor S est aberto, h sempre corrente por D); tenso constante, com
ondulao desprezvel nos capacitores; interruptores ideais; operao em regime. O ciclo
de trabalho denominado . O perodo de chaveamento, T. A tenso de alimentao
(valor RMS de linha), V. L
L
a indutncia da carga e R
L
sua componente resistiva. A
ondulao na corrente de sada suficientemente pequena para se poder considerar I
L
constante. Demonstra-se que a relao entre a corrente de sada e a largura de pulso
constante, o que um resultado bastante interessante do ponto de vista da caracterstica
esttica do conversor.
I
L
= K. (6.8)
O valor de K dado por:
K
V
N R
R T N
L
L
L
i

+ +

1
]
1
1
6
4
1 1
4
3
2
(6.9)
Demonstra-se tambm que:
Us = K.R
L
.N (6.10)
Este outro resultado importante, qual seja, a tenso a ser suportada pelo
interruptor constante, diferentemente do que ocorre no caso de fonte de tenso, quando
a tenso cresce com a diminuio de .
a) A comutao
O fato de o transistor estar submetido a uma tenso elevada praticamente impe o
uso de um IGBT, uma vez que um MOSFET para tal tenso, tipicamente apresenta uma
elevada resistncia de conduo. O processo de desligamento de um IGBT, por sua vez,
apresenta um fenmeno de "tail" de corrente, que pode tornar as perdas de desligamento
bastante significativas.
Por esta razo, a busca de uma alternativa para se obter comutao suave,
especialmente no desligamento, se torna importante [6.9]. No que se refere entrada em
conduo, uma possibilidade de que seja suave, que se realize a corrente nula [6.10], o
que pode ocorrer se se permitir um comportamento de conduo descontnua na sada.
O uso de comutao suave permite ainda uma relativa reduo nos nveis de
interferncia eletromagntica [6.11]. A necessidade de filtros na entrada do circuito
(trifsico), a fim de obter uma corrente praticamente senoidal na rede tambm auxilia a
reduo da IEM conduzida.
b) O circuito de proteo contra sobre-tenso e seu emprego para obter
desligamento a tenso nula
A figura 6.18. mostra as principais formas de onda do circuito, enquanto o
diagrama do conversor est na figura 6.19., indicando o circuito no-dissipativo
empregado para a limitao dos picos de tenso que ocorrem no desligamento da chave S,
devido, principalmente, indutncia de disperso do transformador.
possvel, mantendo a capacidade de limitao do pico de tenso, fazer este
circuito funcionar de modo a garantir um desligamento da chave S sob tenso nula.
Observe-se que o desligamento a comutao mais crtica, uma vez que ocorre quando a
corrente pela chave mxima, quando ocorrem sobre-tenses e quando existe o fenmeno
de rabo da corrente do IGBT.
Para a anlise da figura 6.18., suponhamos inicialmente que a indutncia de
disperso seja nula. Consideremos que ao final do intervalo em que o transistor est
desligado a corrente de sada do retificador seja nula, que a tenso Uc seja igual tenso
de sada refletida ao primrio e que o diodo de sada esteja em conduo.
Quando S entra em conduo, o capacitor Cc ressoa com Lc. Pelo interruptor
circula a soma da corrente do retificador com a componente ressonante e com a corrente
de sada refletida (D bloqueado). No instante T1 a tenso Uc atinge o valor -Ua e o
diodo D1 entra em conduo. Supondo Ca>>Cc, a tenso sobre Lc se torna praticamente
constante (igual a Ua) e sua corrente decai linearmente. Ao final do tempo de conduo
(T2), o transistor se abre sob tenso nula. O capacitor Cc se carrega com uma corrente
praticamente constante. Em T3 a tenso no primrio atinge o valor da tenso de sada
(refletida), levando o diodo de sada conduo. No intervalo entre T3 e T6 a corrente do
retificador vai a zero.
Na verdade, a presena da indutncia de disperso faz com que, no instante T3, ao
ocorrer a inverso do sentido da corrente pelos enrolamentos do transformador, surja um
pico de tenso, o qual limitado pela presena do capacitor Cc, e eleva sua tenso acima
do valor N.U
L
.
Figura 6.18. Principais formas de onda do conversor com circuito auxiliar.
Caso ideal (sem sobre-tenso)
Ca
S
D
2
D
1
N:1
Cb
D
Li
L
L
L
R
+ U -
a + U -
b
+
U
L
-
U
c
+
-
Us
+
-
I
L
va
vb
vc
ia
Cc
Lc
i
r
i
l
i
c
Figura 6.19. Conversor com circuito para desligamento a tenso nula
A condio para que se obtenha sempre desligamento a tenso nula :
U
c

> U
a
(6.11)
Sem considerar a sobre-tenso, esta condio equivale a > 0,5.
Esta restrio no muito severa pois, via de regra, para um melhor
aproveitamento do material magntico do transformador, a operao em regime se faz em
torno deste ponto. J para situaes transitrias, em que o ciclo de trabalho menor do
que 50%, o que ocorre que a tenso com a qual Cc se carrega inferior quela
necessria para realizar a comutao sem perdas, constituindo-se num fator de reduo
das perdas de desligamento, mas no sua eliminao.
Considerando a presena da sobre-tenso, o mximo ciclo de trabalho que ainda
garante uma comutao sob tenso nula ser inferior a 50% A amplitude da tenso sobre o
capacitor Cc depende do valor de sua capacitncia. Com uma dada indutncia de
disperso a tenso pode ser expressa em funo da impedncia do circuito formado por Cc
e a referida indutncia, chamada aqui de Ld.
U U N
Ld
Cc
I
N
c L
L
r
+ +
_
,
(6.12)
Como se nota na figura 6.18., a presena do capacitor Cc retarda ligeiramente a
entrada em conduo do diodo de sada, o que significa, do ponto de vista da carga, um
maior ciclo de trabalho em relao quele do transistor.
c) Resultados experimentais
Os resultados experimentais apresentados a seguir foram colhidos em um
conversor operando com as seguintes caractersticas:
Tenso de entrada: 220V (valor RMS de linha)
Frequncia de chaveamento: 50kHz
Corrente nominal de sada: 10A
Carga: 4, 4mH (400 W)
Ca: 1F; Cb: 56F; Cc:20nF
Li: 330H; Ls:50H ; Lc: 160H
N: 7,4
A figura 6.20. mostra a corrente e a tenso no capacitor do circuito de limitao da
sobre-tenso. Nota-se a corrente praticamente constante que circula por ele no intervalo
de carga da capacitor. A descarga ocorre de modo ressonante at que a tenso negativa se
iguale tenso Ua, quando a corrente praticamente cessa de circular por Cc.
i
C
u
C
0
0
Figura 6.20. Corrente e tenso no capacitor Cc (5A/div) e (200V/div) Horiz.: 4s/div.
A figura 6.21. mostra corrente e tenso sobre o IGBT, vendo-se claramente o
desligamento sob tenso nula e o rabo de corrente. Note-se que a corrente inicial no
nula, apresentando um valor igual corrente de sada refletida ao primrio do
transformador. A sobre-tenso de aproximadamente 150V.
A eficincia medida do conversor, potncia nominal foi de 90%. O fator de
potncia medido, potncia nominal foi de 0,98.
U
s
i
s
0
0
Figura 6.21. Corrente (2A/div) e tenso (200V/div) no interruptor. Horiz.: 4s/div
6.8.2 Fonte de Tenso com comutao suave utilizando conversor com capacitor
flutuante
A figura 6.22 mostra conversores Cuk e SEPIC modificados, ditos com capacitor
flutuante [6.12], operando como fonte de tenso regulada. O circuito possui 2
interruptores os quais controlam, respectivamente, os estgios de entrada e de sada, de
maneira independente.
A topologia permite uma isolao em alta freqncia e o circuito, com o comando
adequado, possibilita comutaes suaves sem aumento nos esforos dos componentes e
sem a necessidade de circuitos adicionais [6.13].
Vi
Li
Lo
Cb
Ti
To
Do Di
+ Vb -
Vo
i o
i
i
(a)
Vi
Li
Lo
Cb
Ti
To
Do
Di
+ Vb -
Vo
i
o
i
i
(b)
Figura 6.22 Conversores Cuk (a) e SEPIC (b) com capacitor flutuante.
6.8.2.1 Conversor Cuk com capacitor flutuante operando em CCM
Em CCM, a caracterstica esttica do conversor Cuk tradicional (sem T
o
e D
o
),
para um ciclo de trabalho
i
aplicado ao interruptor T
i
, :
V V
o i
i
i

1
(6.13)
A presena de T
o
e D
o
introduz um novo intervalo controlvel no qual o capacitor
C
b
permanece desconectado do circuito. O estgio de entrada realiza uma funo
elevadora de tenso, tendo a tenso sobre C
b
como sada.:
V
V
b
i
i
1
(6.14)
O estgio de sada tem uma caracterstica abaixadora de tenso em relao a V
b
:
V V
o b o
(6.15)
onde
o
o ciclo de trabalho de T
o.
A relao entre a entrada e a sada mantm uma caracterstica elevadora-
abaixadora de tenso, mas com dois comandos separados:
V
V
o
i
o
i
1
(6.16)
Os sinais de acionamento so sncronos. Para a correta operao do conversor
necessrio que:

i o
(6.17)
A razo para isto que o capacitor C
b
s se encontra conectado de forma a enviar
energia para o estgio de sada durante a conduo de T
i
. Quando o diodo D
i
conduz, a
tenso de entrada do conversor abaixador ser nula.
Do balano de carga obtm-se uma relao entre as correntes mdias de entrada e
de sada, I
i
e I
o
,
, respectivamente:
I I
i i o o
( ) 1 (6.18)
A corrente de entrada controlada por
i
, enquanto a de sada controlada por
o
.
Durante o intervalo (
o
.) ( o perodo de chaveamento) T
o
conduz e o
capacitor C
b
descarregado pela corrente I
o
. Quando T
o
desliga (T
i
ainda est em
conduo) a corrente pelo capacitor zero e sua tenso permanece constante. Durante o
intervalo [(1-
i
).] ambos transistores esto desligados e a corrente de entrada recarrega
C
b
.
No circuito mostrado na figura 6.23 o diodo D
i
o diodo reverso de T
o
. Quando
T
i
desligado, a corrente de entrada flui atravs deste diodo. Embora com um
componente a menos, o inconveniente desta soluo aumentar as perdas de conduo,
uma vez que a corrente de entrada deve atravessar 2 diodos.
6.8.2.2 Comutao suave e isolao
Esta topologia permite obter diversas comutaes suaves para os transistores e
diodos sem a necessidade de circuitos adicionais. Uma capacitncia C
s
colocada entre os
terminais de dreno e fonte de T
o,
adiciona-se capacitncia prpria do transistor e propicia
um desligamento do tipo ZVS, o que equivale a uma entrada em conduo para D
o
tambm ZVS. Este diodo passa a conduzir apenas quando C
s
, carregado pela corrente de
sada, atingir uma tenso igual a V
b
(considerando o valor refletido ao primrio, caso o
circuito tenha transformador).
Uma vez que T
i
desliga aps T
o
, tem-se tambm sobre este transistor um
desligamento ZVS. A corrente de entrada descarrega C
s
, levando D
i
a uma entrada em
conduo ZVS.
Para permitir a T
o
ligar sob tenso nula, seu sinal de comando deve ser enviado
com um pequeno avano em relao ao sinal que ligar Ti. A entrada em conduo do
transistor de entrada dissipativa, assim como o desligamento de D
o
.
De qualquer modo, sem circuitos adicionais 6 das 8 comutaes presentes no
conversor so suaves, o que um mrito adicional desta topologia. A figura 6.23 mostra
os estgios de operao e na figura 6.24 tem-se resultados de simulao, indicando
claramente as comutaes ZVS.
v
Li
Lo
Cb
Ti
To
Do
+ Vb -
Vo
i o
i
i
i
Di
v
Li
Lo
Cb
Ti
To
Do
+ Vb -
Vo
i o
i
i
i
Di
v
Li
Lo
Cb
Ti
To
Do
+ Vb -
Vo
i o
i
i
i
Di
+
v
Li
Lo
Cb
Ti
To
Do
+ Vb -
Vo
i o
i
i
i
Di
v
Li
Lo
Cb
Ti
To
Do
+ Vb -
Vo
i o
i
i
i
Di
Figura 6.23. Estgios de operao do conversor com comutao suave.
Neste caso deve-se operar no modo de conduo descontnua, a fim de garantir a
desmagnetizao do ncleo. Este modo de funcionamento tambm permite manter
reduzida a ondulao em alta freqncia na corrente de entrada. No entanto, a corrente do
indutor de sada deve inverter de polaridade, levando comutao do diodo D
o
sob
corrente nula. A entrada em conduo de T
i
ser, neste caso, tambm sob corrente nula.
Ou seja, todas as comutaes se tornam suaves. A operao no modo descontnuo implica
em elevados picos de corrente no lado do secundrio, aumentando as perdas por
conduo. Assim, no necessariamente a eficincia global ser maior neste caso.
i
Ti
i
To
Vg
Ti
Vg
To
Vds
To
Vds
Ti
0
0
0
0
(a)
(b)
Figura 6.24. Tenso, corrente e sinal de comando nos transistores T
i
e T
o
.
Mltiplas sadas podem ser obtidas, cada uma delas com um ps-regulador
prprio.
A indutncia de disperso do transformador produz uma sobretenso no momento
em que T
i
desligado, provocando uma inverso no sentido da corrente pelo
transformador. Um circuito snubber ou um limitador de tenso deve ser usado com o
objetivo de limitar o pico de tenso que se observa sobre os transistores.
6.8.2.3 Resultados experimentais
Conversor no-isolado
Um prottipo no-isolado foi construdo com as seguintes caractersticas:
Tenso de sada: 50V
Potncia de sada: 500W
Freqncia de chaveamento:100 kHz
O rendimento do circuito mostrado na figura 6.25 para diversos nveis de
potncia de entrada. Mesmo operando a 100 kHz obtm-se, para uma larga faixa de
potncia, uma eficincia superior a 90%.
Figura 6.26 mostra as formas de onda de tenso e de corrente sobre T
o
. As
comutaes ZVS so claras. Quando T
i
liga o diodo D
o
desliga e a corrente por T
o
muda
de sentido. A oscilao observada na tenso devida a ressonncia entre C
s
e indutncias
parasitas presentes na malha intermediria do conversor. O pico de corrente devido
corrente de recombinao reversa de D
o
.
Eficincia (%)
88
90
92
94
96
200 300 400 500
Potncia [W]
Figura 6.25 .Rendimento medido do conversor.
Conversor com sada isolada
Para um conversor com sada isolada com as mesmas caractersticas do conversor
no-isolado (transformador 1:1), operando com potncia de entrada de 250 W, a
eficincia medida nesta potncia foi de 86%. Confirma-se assim que a elevao das perdas
de conduo devido operao em DCM so maiores do que o ganho que se obtm por
todas as comutaes serem suaves.
V
DS
I
D
Figura 6.26. Tenso (100V/div.) e corrente (5A/div.) em T
o
. Horiz.: 500 ns/div.
[6.1] Patterson, O.D. and Divan D.M.: Pseudo-Resonant Converter Technologies.
Proc. of IEEE, vol. 76, no. 4, April 1988.
[6.2] I. Barbi: Progress in the Development of High-Frequency Non-Dissipative
Commutation Power converter Technologies. Proc. of I Power Electronics
Seminar, LAMEP, Florianpolis, 1988, pp. 01-16.
[6.3] Suzuki, S. and Barbi, I.: Boost Zero-Voltage Switching Semi-Resonant Converter
Analysis (ZVS-SRC). Proc. of I Power Electronics Seminar, LAMEP,
Florianpolis, 1988, pp. 43-49.
[6.4] G. Hua and F. C. Lee: Soft-Switching Techniques in PWM Converters. Proc. of
IECON 93, pp. 637-646.
[6.5] G. Hua, C.S. Leu and F. C. Lee: Novel Zero-Voltage-Transition PWM
Converters. Proc. of PESC 92, Toledo, Spain, 1992, pp. 55-61.
[6.6] G. Hua, E. X. Yang, Y, Jiang and F. C. Lee: Novel Zero-Current-Transition
PWM Converters. IEEE Trans. On Power Electronics, vol. 9, no. 6, Nov. 1994,
pp. 601-606.
[6.7] J. A. Pomilio and G. Spiazzi: "High-Precision Current Source Using Low-Loss,
Single-Switch, Three-Phase AC/DC Converter". IEEE Trans. On Power
Electronics, July 1996, vol. 11, no. 4, pp. 561-566.
[6.8] L. Malesani, L. Rossetto, G. Spiazzi, P. Tenti, I. Toigo, and F. Dal Lago: "Single-
Switch Three-Phase AC/DC Converter with High Power Factor and Wide
Regulation Capability". Proc. of INTELEC '92, Oct. 1992, Washington, USA, pp.
279-285.
[6.9] K. Heumann, Ch. Keller and R. Sommer: "Behavior of IGBT Modules in Zero-
Voltage-Switch Applications". Proc. of PESC '92, Jun. 1992, Toledo, Spain, pp.
19-25.
[6.10] J.A.Pomilio and G.Spiazzi: "Soft-Commutated Cuk and SEPIC Converters as
Power Factor Preregulators". Proc. of IECON '94, Bologna, Italy, Sept. 1994
[6.11] P. Caldeira, R. Liu, D. Dalal and W.J. Gu: "Comparison of EMI Performance of
MLP and Resonant Power Converters". Proc. of PESC '93, Seatle, USA, Jun.
1993, pp. 134-140.
[6.12] L. STEFANOVIC AND S. CUK: "Capacitive Idling Converters with Decoupled
Input Voltage and Output Load Regulation Loops". PESC '93 Conference
Record, Seattle, USA, 1993.
[6.13] E. A. Vendrusculo and J. A. Pomilio: "Low-Loss, High-Power Factor Voltage
Supply Using a Capacitive Idling Converter". Proc. of IEEE International
Symposium on Industrial Electronics, Warsaw, Poland, June 17-20, pp. 767-772.
Fontes Chaveadas - Cap. 7 COMPONENTES PASSIVOS UTILIZADOS EM FONTES CHAVEADAS J. A. Pomilio
7. COMPONENTES PASSIVOS UTILIZADOS EM FONTES CHAVEADAS
7.1 Capacitores
Pode-se considerar o seguinte modelo para um capacitor:
C Rse Lse
Figura 7.1. Circuito equivalente de capacitor
C: capacitncia
Rse: resistncia srie equivalente
Lse: indutncia srie equivalente
Deste circuito, pode-se afirmar que em baixas freqncias o capacitor tem seu
comportamento determinado pela capacitncia. medida que aumenta a freqncia, no
entanto, o elemento indutivo se torna mais significativo, sendo dominante em altas freqncias.
A resistncia se deve, basicamente, ao eletrlito (em capacitor eletroltico) e s conexes,
variando significativamente com a temperatura. A figura 7.1 mostra curvas tpicas para
capacitores eletrolticos [7.1].
10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz

10
100m
1.0m

R=.1 ohm (T=0 C)
R = 1 ohm (T = -40 C)
R = .01 ohm (T = 85 C)
C = 100 uF L = 100 nH
Figura 7.2 Comportamento tpico da impedncia de capacitores (Icotron)
A resistncia tem um efeito significativo em termos da ondulao da tenso observada
nos terminais do componente, alm de ser responsvel pelas perdas (aquecimento) do
dispositivo.
Para uma certa variao de corrente I, a resistncia srie produz uma variao de
tenso V=Rse.I, a qual pode ser muito maior que a variao determinada pela carga ou
descarga da capacitncia. Muitas vezes em funo da resistncia Rse que se determina o
capacitor a ser usado como filtro de sada de uma fonte, de modo a se obter a desejada variao
de tenso.
A figura 7.3 mostra a tenso de sada de um conversor abaixador de tenso, indicando
claramente a predominncia da variao de tenso causada pela queda resistiva em Rse. Os
valores utilizados foram obtidos do catlogo do fabricante.
L
C
Rse
Ro
E
L=1mH
C=220uF
Rse=.45 ohm
Ro=.5 ohm
E=20V
Vo=10V
+
Vo
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms
10.04V
10.02V
10.00V
9.98V
9.96V
Ondulao relativa capacitncia Ondulao nos terminais do capacitor
Figura 7.3 Ondulao da tenso de sada e sobre a capacitncia C
Usa-se definir o "fator de perdas" do capacitor (tg ), o qual se relaciona com Rse pela
seguinte expresso:
Rse = (tg ) / (2..f.C) (7.1)
O fator de perdas diminui com o aumento da temperatura e aumenta com a elevao da
freqncia de operao. Os valores so indicados, geralmente para 120Hz e 85C. Para os
capacitores eletrolticos especiais para operao em alta freqncia (srie HFC da Siemens, por
exemplo), os valores especificados so para 100kHz e 85C. Quanto Rse, ela tambm varia
com estes parmetros, mas, usualmente, diminui com a elevao da freqncia.
Como as perdas no capacitor esto diretamente relacionadas com a corrente RMS por
ele, a uma variao de Rse corresponde uma mudana na mxima corrente admissvel. Assim,
se a freqncia de operao de um capacitor eletroltico comum for acima de 2kHz, admite-se
uma corrente 40% maior do que a especificada para 120Hz (devido reduo de Rse). Para
uma temperatura ambiente de 40C, admite-se uma corrente 220% maior do que a especificada
para 85C, o que se justifica pela maior facilidade de troca de calor com o ambiente.
Por todos estes fenmenos, o valor equivalente do capacitor sofre profundas alteraes,
podendo, em ltima anlise, ser obtido para cada freqncia e temperatura, das curvas de
impedncia mostradas anteriormente. Em geral, capacitores para uso em CC sofrem menores
variaes do que aqueles para uso em CA.
7.1.1 Tecnologias de capacitores para fontes chaveadas
7.1.1.1 Capacitores eletrolticos
O capacitor eletroltico tem seu funcionamento baseado em fenmenos eletroqumicos.
A principal caracterstica reside no fato que um dos eletrodos, o catodo, constitudo pelo
prprio fludo condutor (eletrlito), e no por uma placa metlica. O outro eletrodo, o anodo,
constitudo de uma folha de alumnio em cuja superfcie formada (por um processo
eletroqumico) uma camada de xido de alumnio, a qual serve de dieltrico.
A principal vantagem destes capacitores a alta capacitncia especfica (F/m
3
). Isto se
deve, principalmente espessura da camada de xido, tipicamente de 0,7 m (outros materiais
dieltricos dificilmente tem espessura inferior a 6 m), mesmo para componentes para baixas
tenses. A intensidade de campo permitida de aproximadamente 800 V/ m.
O mtodo de bobinagem o mais empregado na fabricao dos componentes. A bobina
contm, alm da folha do anodo, uma segunda folha de alumnio (chamada de folha do catodo)
que tem, no mnimo, a mesma dimenso da folha do anodo.Esta segunda folha no oxidada e
sua funo servir como uma grande rea supridora de corrente para o eletrlito.
Ambas folhas so separadas por camadas de papel, cujas funes so: armazenador de
eletrlito (nos poros do papel absorvente) e separador das folhas metlicas (para evitar curto-
circuitos).
Capacitores construdos como descrito s funcionam convenientemente quando se liga
o potencial positivo ao anodo. A ligao inversa produz um processo eletroltico de deposio
de xido sobre a folha do catodo. Neste processo ocorre gerao interna de calor e gs, que
pode destruir o componente. Por outro lado, a capacitncia diminui, uma vez que aumentada
a espessura do dieltrico.
Assim, a aplicao tpica em tenses contnuas. Tenses alternadas, sobrepostas
contnua, desde que no alterem a polaridade, podem ser utilizadas. Na verdade as polarizaes
invertidas podem ocorrer at cerca de 2 V, que o potencial no qual se inicia o processo de
deposio de xido.
Existem capacitores eletrolticos bipolares que, por construo, j tem ambas folhas de
alumnio oxidadas. Obviamente, a capacitncia especfica menor.
Como aplicaes tpicas em fontes chaveadas pode-se citar:
Filtros de entrada: usa-se capacitor eletroltico de alumnio, com alto produto capacitncia x
tenso (CV) e baixas perdas.
Filtros de sada: capacitor eletroltico de alumnio, com baixo Rse e Lse, especiais para
operao em altas freqncias.
Outra caracterstica importante dos capacitores refere-se sua confiabilidade. Os
fabricantes especificam seus componentes em funo de sua expectativa de vida, sendo os de
alta confiabilidade aqueles que apresentam a maior durabilidade. Esta varivel determinada,
para os capacitores eletrolticos de alumnio, pela qualidade dos materiais utilizados na
fabricao.
7.1.1.2 Capacitores de filme plstico metalizado
Seu dieltrico um filme plstico (polister ou polipropileno) em cuja superfcie
depositada, por vaporizao, uma camada fina de alumnio com espessura de 0,02 a 0,05m.
Na fabricao do capacitor pode-se bobinar ou dispor o conjunto armaduras/dieltrico em
camadas. Atravs da contactao das superfcies laterais dos capacitores com metal vaporizado
obtm-se bom contato entre as armaduras e os terminais. Este mtodo tambm assegura baixa
indutncia e baixas perdas.
Estes capacitores tem como caracterstica a propriedade de auto-regenerao. No caso
de uma sobre-tenso que perfure o dieltrico, a camada de alumnio existente ao redor do furo
submetida a elevada temperatura, transformando-se em xido de alumnio (isolante),
desfazendo o curto-circuito. O tempo necessrio para ocorrer a regenerao menor que 10s.
A constante dieltrica dos filmes plsticos dependente da freqncia e a capacitncia
apresenta um decrscimo com o aumento da freqncia (tipicamente de 3% a 1Mhz, do valor a
1kHz). A variao com a temperatura reversvel, variando, tipicamente, poucos porcento
numa faixa de 100
o
C.
Com tenses alternadas (senoidais ou no) de alta freqncia, certos cuidados precisam
ser tomados, uma vez que o componentes pode estar submetido a elevados picos de corrente,
causando problemas para os contatos e aumentado sua temperatura. Os manuais fornecem
bacos que permitem determinar, para uma dada aplicao (componente, freqncia, forma da
tenso alternada: pulso, senide, trapzio, dente-de-serra), a amplitude da tenso que o
componente suporta. Fornece ainda a taxa de subida da tenso (V/s) e o valor caracterstico
do pulso (Ko [ V
2
/ s]). O valor Ko da aplicao, bem como o dv/dt, devem ser inferiores ao
especificado.
O fator de perdas depende principalmente das perdas no dieltrico (que variam com a
temperatura e freqncia). As resistncias dos contatos e armaduras so de valores
relativamente menores e praticamente constantes.
A indutncia prpria depende da bobina e das indutncias dos terminais. A freqncia
de ressonncia est, tipicamente, entre 1 e 10 MHz.
Em circuitos pulsados, quando o capacitor fica sujeito a valores elevados de dv/dt
(como nos circuitos amaciadores) devem-se usar componentes com dieltrico de polipropileno,
especiais para regime de pulsos.
7.2 Componentes magnticos
As caractersticas ideais de um componente magntico so: resistncia nula,
capacitncia parasita nula, densidade de campo magntico (B) no-saturvel (eventualmente
pode-se desejar corrente de magnetizao e indutncia de disperso nulas).
O desejo de no-saturao conduz a um elemento com ncleo de ar, o que implica num
nmero elevado de espiras, com fio fino e, assim, elevada resistncia e capacitncia parasita. O
uso de fios com maior seco transversal leva a enrolamentos muito grandes e pesados.
necessrio, assim, o uso de algum ncleo magntico permitindo, com nmero razovel de
espiras e volume aceitvel, obter-se a indutncia desejada, com reduzido fluxo disperso.
Fontes Chaveadas - Cap. 7 COMPONENTES PASSIVOS UTILIZADOS EM FONTES CHAVEADAS J. A. om l o
O correto dimensionamento de um elemento magntico, seja ele um indutor ou um
transformador no um trabalho simples e seu sucesso depende em grande parte da quantidade
e qualidade das informaes disponveis a respeito do ncleo a ser utilizado. Diferentes autores
e diferentes fabricantes indicam diferentes formas de dimensionamento destes elementos. No
entanto, a prpria forma construtiva pode alterar significativamente o desempenho do
dispositivo, especialmente em termos das indutncias de disperso e capacitncias parasitas.
Assim, este dimensionamento e construo esto mais para a "arte" do que para a cincia.
A principal caracterstica de um material ferromagntico a ser usado na construo de
um elemento magntico utilizado em uma fonte chaveada a capacidade de trabalhar em
freqncia elevada sem apresentar elevadas perdas, o que significa possuir um lao de histerese
com pequena rea. Desejveis so o maior valor possvel de densidade de campo magntico,
B
max
, bem como uma elevada permeabilidade. Alm disso a resistividade do ncleo deve ser
elevada a fim de reduzir as perdas relativas s correntes induzidas no prprio ncleo.
Os materiais mais utilizado so ferrites, as quais possuem valores relativamente
reduzidos de B
max
(entre 0,3T e 0,5T), apresentando, porm, baixas perdas em alta freqncia e
facilidades de manuseio e escolha, em funo dos diversos tipos de ncleos disponveis. As
ferrites so constitudas por uma mistura de xido de ferro (Fe
2
O
3
) com algum xido de um
metal bivalente (NiO, MnO, ZnO, MgO, CuO, BaO, CoO). Possuem resistividade muito maior
do que os materiais metlicos (da ordem de 100k.cm) o que implica em perdas por correntes
de Foucault desprezveis quando operando com um campo magntico alternado.
Algumas aplicaes em que no se pode admitir distoro no campo magntico deve-se
utilizar ncleo de ar, com o inevitvel valor elevado do fluxo disperso. Ncleos de ferro
laminado so utilizados apenas em baixa freqncia por apresentarem lao de histerese muito
largo, embora possuam um B
max
de cerca de 1,5T.
Os ncleos de ferrite tipo "pot core" (e seus derivados tipos RM, PM, EP, cube core,
etc.) so geralmente usados na construo de indutores e transformadores para pequenas e
mdias potncias, com baixa disperso, devido sua forma fechada.
Os ncleos EE e EI apresentam valores mais elevados de B
max
, sendo mais usados em
aplicaes de potncia mais elevada. Apresentam valores maiores de fluxo disperso.
J os ncleos tipo U e UI so utilizados em transformadores de alta tenso, devido
possibilidade de alocar-se cada enrolamento numa das pernas, facilitando a isolao, custa de
um maior fluxo disperso. Tanto os ncleos E como os U podem ser associados, criando
maiores seces transversais, possiblitanto a obteno de transformadores para potncia na
faixa dos quilowatts.
Finalmente, os ncleos toroidais so usados em aplicaes onde o fluxo disperso deve
ser mnimo, permitindo obter-se indutores muito compactos. So usados especialmente em
transformadores de pulso e filtros de IEM.
7.2.1 Histerese, saturao e fluxo residual
A figura 7.4 mostra a relao entre B (densidade de campo magntico [G] ou
[T=Wb/m
2
]) e H (campo magntico [A.esp/m]) quando uma tenso alternada aplicada ao
enrolamento que magnetiza o ncleo.
B proporcional ao fluxo magntico [Wb] e H proporcional corrente que circula
pelo enrolamento.
Nota-se que o caminho seguido quando o fluxo (ou B) cresce no o mesmo seguido
quando o fluxo diminui. Este comportamento chamado histerese.
Quando H=0, a densidade de fluxo no zero, tendo um valor + Br, chamada
magnetizao remanente, ou densidade de fluxo residual. Quando B=0, o campo magntico
no nulo, mas vale + Hc, parmetro chamado fora coerciva do material.
A inclinao B/H a permeabilidade incremental do material,
i
, a qual tende a
0
(permeabilidade do vcuo) quando B tende para seu valor mximo, B
max
, que caracteriza a
saturao do ncleo.
Na maior parte das aplicaes, a operao na regio de saturao evitada. A razo
para isso que, na saturao ocorre uma drstica reduo na indutncia e, associado a isso,
ocorrem grandes elevaes de corrente (associada a H) para pequenas variaes de tenso
(associada a B). Para um transformador, a saturao significa ainda uma reduo no fator de
acoplamento entre os enrolamentos, uma vez que o ncleo perde sua caracterstica de menor
relutncia em relao ao ar.
O dimensionamento de um elemento magntico feito, via de regra, em situaes de
regime permanente, ou seja, considerando-se que a tenso mdia nos terminais do dispositivo
nula e a densidade de campo mangtico excursiona entre os valores simtricos de B.
-3.0 -2.0 -1.0 0.0 1.0 2.0 3.0

5.0K
-5.0K
H (A.esp/m)
B(G)
Bmax
-Bmax
-Hc
Hc
Br
-Br
A
1 T = 10000 G
Figura 7.4 Curva de histerese tpica de ferrite
O problema da saturao agravado nas situaes transitrias, especialmente no incio
de operao do dispositivo (start-up). Partindo-se de uma situao em que B=0, no primeiro
semi-ciclo de funcionamento tem-se a possibilidade de variar o fluxo em apenas metade da
excurso necessria. A soluo, bvia, de projetar o elemento para suportar o dobro de
variao de fluxo, no muito razovel por aumentar demasiadamente (4 vezes) o volume do
componente. A melhor soluo controlar eletronicamente a partida do conversor (soft-start).
O problema de start-up agravado quando Br tem valor elevado. Suponhamos que o
circuito foi desenergizado quando se estava no ponto A da curva B x H (figura 7.4). A corrente
ir a zero e tem-se B=Br. O reincio de operao a partir deste ponto leva a resultados ainda
piores do que uma partida com B=0.
A magnetizao remanente pode ser atenuada pela incluso de um entreferro no ncleo.
H g H N i
g m c
+ = l (7.2)
B H H
g c m
= =
0
(7.3)
H
m
e H
g
so as intensidades do campo magntico no ncleo e no entreferro, respectivamente.
l
c
o comprimento do circuito magntico (no ncleo) e g o comprimento do entreferro.
H
N i B g
m
c c
=
l l
0
(7.4)
Nota-se em (7.4) que a introduo do entreferro permite que H
m
seja atingido para
valores maiores de corrente. O efeito sobre a curva B x Ni mostrado na figura 7.5. A
indutncia incremental se reduz, mas linearizada. O valor de B
r
tambm se reduz. B
max
no se
altera por ser uma caracterstica do material.
O aumento do entreferro leva a uma diminuio da indutncia, mas aumenta o valor da
corrente na qual ocorre a saturao.
-10
-5 0 5 10

H(A.esp/m)
5.0K
-5.0K
B (G)
+Br
Figura 7.5 Curva de histerese em indutor com entreferro
7.2.2 Modelo para um transformador
Um modelo de parmetros concentrados pode ser usado para anlise de um
transformador, incluindo seus elementos parasitas e no-idealidades, associados a um
transformador ideal. A figura 7.6 mostra um circuito de parmetros concentrados para
modelamento de transformadores.
Rp e Rs so as resistncias dos enrolamentos de primrio e secundrio,
respectivamente. Lp e Ls representam as indutncias de disperso. Lm a indutncia de
magnetizao do primrio, enquanto Rfe representa as perdas no ncleo por causa da histerese
e das corrente de Foucault. Cp e Cs so as capacitncias existentes entre espiras de cada
enrolamento, enquanto Cps indica a capacitncia entre os enrolamentos. Na verdade estas
capacitncias so elementos distribudos e o modelo vlido apenas dentro de certos limites de
freqncia, acima do qual deixa de representar adequadamente o dispositivo. Este modelo no
inclui os efeitos da saturao (o que daria uma caracterstica no-linear s indutncias), uma
vez que o projeto do transformador deve evitar a operao nos limites da saturao.
IDEAL
Rp
Lp
Rfe
Cp
Lm
Cps
Rs Ls
Cs
1 : N
Figura 7.6 Modelo de parmetros concentrados para transformador
Para os transformadores de alta tenso, onde o nmero de espiras do secundrio
elevado, a capacitncia Cs pode assumir valores muito significativos, especialmente quando
refletida ao primrio. J a capacitncia entre enrolamentos produz um caminho de baixa
impedncia entre primrio e secundrio, em altas freqncias, fazendo um acoplamento muito
danoso, especialmente em termos de interferncia eletro-magntica.
A resposta em freqncia de um transformador, obtida por simulao do modelo
estudado (com os parmetros estimados a partir de resultados experimentais de um
transformador de alta tenso) mostrada na figura 7.7.
Em baixas freqncias e efeito dominante o da indutncia de magnetizao. medida
que se eleva a freqncia, a reatncia das capacitncias dos enrolamentos vai se tornando mais
importante, chegando-se a uma ressonncia paralela entre estas capacitncias e Lm, com o fator
de qualidade dado principalmente por R
fe
. Em freqncia ainda mais altas surge o efeito da
indutncia de disperso, que produzir uma ressonncia srie com as capacitncias dos
enrolamentos e se tornar dominante aps tal freqncia.
1.0kHz 10kHz 100kHz 1.0MHz 10MHz 100MHz

10k
10m
90d
-90d
Fase
Mdulo
Rp=.01
Lp=1uH
Rfe=10k
Cp=10pF
Lm=100uH
Cps=10pF
N=40
Cs=100pF
Ls=10uH
Rs=1
Figura 7.7 Impedncia, vista pelo primrio, de transformador
7.2.3 A posio dos enrolamentos
A forma construtiva dos enrolamentos muito significativa para a determinao dos
valores da indutncia de disperso e das capacitncias. Para obter uma pequena disperso de
fluxo deve-se colocar os enrolamentos numa disposio que permita ao fluxo produzido por um
deles enlaar de maneira mais efetiva as espiras do outro. Por exemplo, a disposio mostrada
na figura 7.8, com todo o secundrio colocado sobre o primrio, apresenta um maior fluxo
disperso do que um arranjo no qual o primrio enrolado entre 2 segmentos do secundrio.
Outra possibilidade fazer um enrolamento bifilar, mas isto s possvel quando ambos
condutores tiverem dimetros semelhantes, e quando no for necessria uma maior isolao
entre os enrolamentos.
NCLEO
Primrio
Secundrio Isolamento
NCLEO
Primrio
Secundrio
Figura 7.8 Posies de enrolamentos em transformador
Se, por um lado este arranjo reduz a disperso, por outro aumenta a capacitncia entre
os enrolamentos.
A reduo da capacitncia entre enrolamentos pode ser obtida pela colocao de um
filme ou fita entre cada enrolamento. Uma fita metlica pode ser usada ainda como uma
blindagem eletrosttica, o que pode ser til para efeito de reduo de interferncia eletro-
magntica. Obviamente a fita no pode se constituir numa espira em curto, devendo ser
adequadamente isolada.
7.2.3.1 Regulao Cruzada
Em transformadores com mais de 1 secundrio, a realimentao feita a partir do
secundrio que fornece a sada de maior potncia. esta sada que determinar se o ciclo de
trabalho deve aumentar ou diminuir, a fim de manter estvel a tenso de sada. Caso no tenha
ocorrido variao semelhante na carga das demais sadas, suas tenses sofrero alterao em
virtude da mudana na largura do pulso.
Por exemplo, consideremos uma fonte que fornea sadas de +5V, +12V e -12V, com a
sada de +5V sendo utilizada para efeito de realimentao. A figura 7.9 mostra as
caractersticas de regulao (normalizadas). Um aumento na carga desta sada provoca uma
queda maior nas resistncias dos enrolamentos (primrio e secundrio +5V), produzindo uma
reduo na tenso de 5V, o que leva o circuito de controle a aumentar a largura do pulso a fim
de recuperar a tenso esperada (caso A). Supondo que no tenha havido variao significativa
nas cargas conectadas s sadas de +12V e -12V, suas tenses sero aumentadas indevidamente
(caso B).
De maneira oposta, se ocorrer um aumento na carga de uma das sadas no
realimentadas, o circuito de controle no se dar conta da alterao, no alterando o ciclo de
trabalho e, assim, no corrigindo a tenso (caso C). Tais variaes podem, facilmente
ultrapassar 20%, podendo colocar em risco as cargas alimentadas pela fonte.
B
A
C
Potncia de sada (%)
100 120
Tenso de sada (normalizada)
Sada realimentada
Figura 7.9 Tenses de sada normalizadas para fonte com mltiplas sadas
As medidas relativas aos enrolamentos e que podem minimizar estes fenmenos
referem-se tambm a buscar o mximo acoplamento possvel entre todos os enrolamentos. A
melhor maneira de se obter este acoplamentos se fazer um cabo com todos os fios que
performaro cada sada, enrolando-os juntos no ncleo (desde que a isolao propiciada pelo
verniz dos fios seja suficiente para a aplicao especfica). Isto permite que a variao de carga
em uma das sadas afete a tenso nas demais, de modo a que o circuito de controle perceba a
perturbao. A figura 7.10 mostra diferentes arranjos, e a tabela 7.I d os resultados
experimentais [7.2].
Caso este tipo de enrolamento no seja possvel, deve-se buscar a melhor disposio
relativa dos enrolamentos, como mostrado nas figuras abaixo.
T1 T2 T3 T4
Primrio Secundrio 1 Secundrio 2
Figura 7.10. Diferentes arranjos de enrolamentos em transformador com mltiplas sadas.
TABELA 7.I
Resultados de variao da tenso da sada no realimentada (secundrio 2, 12 V) com a
variao da carga na sada realimentada (V
o1
= 5 V e R
o2
= 7,8 )
T1 (V) T2 (V) T3 (V) T4 (V)
R
01
()
18,20 17,20 16,40 16,30 0,44
17,97 16,97 16,26 16,15 0,50
17,78 16,75 16,15 16,00 0,56
17,59 16,45 15,96 15,85 0,65
17,41 16,19 15,76 15,70 0,77
17,20 15,97 15,61 15,55 0,96
17,13 15,74 15,51 15,45 1,27
16,85 15,55 15,36 15,30 1,83
13,36 12,14 12,27 12,26 3,5
7.2.4 Perdas nos elementos magnticos
7.2.4.1 Perdas no ncleo
Estas perdas so devidas s correntes induzidas no ncleo (correntes de Foucault) e
histerese do material magntico.
As perdas por histerese so o resultado da energia consumida para girar a orientao
dos domnios magnticos dentro do material. Esta energia corresponde rea interna do lao
de histerese. Seu valor por ciclo e por unidade de volume do material :
E H dB =
r r
(7.5)
Os materiais atualmente disponveis no conduzem simultaneamente a boas solues
para ambas perdas. Quando se obtm um curva B-H estreita (como em materiais com
mangans e zinco), a resistividade baixa. Em ferrites base de nquel tem-se elevada
resistividade, mas um lao de histerese consideravelmente maior.
Em materiais de baixa resistividade faz-se a laminao do ncleo a fim de elevar a
resistncia. As lminas devem ser isoladas entre si, o que ocorre, via de regra, pela prpria
oxidao do material ou pelo uso de verniz. Ncleos laminados podem ser utilizados em
freqncias at 20 kHz. Acima deste valor devem-se utilizar cermicas (ferrites) ou ncleos de
p.
As perdas no ncleo podem ser expressas por:
R L a B f c f e f
fe
= + + ( )
2
(7.6)
Rfe: resistncia equivalente para as perdas totais no ncleo
: permeabilidade
L: indutncia
a: coeficiente de perdas por histerese (dado de catlogo)
c: coeficiente de perdas residuais (dado de catlogo)
e: coeficiente de perdas por correntes de Foucault (dado de catlogo)
B: fluxo mximo de trabalho (especificao do projeto)
f: freqncia
Como as perdas por histerese dependem de B, usualmente utiliza-se um valor
relativamente baixo para este parmetro (50% de B
max
para os circuitos MLP e 15% para os
ressonantes). A evoluo das perdas devido s correntes induzidas com o quadrado da
freqncia, leva necessidade determinante do uso de materiais com elevada resistividade
volumtrica, como as ferrites.
7.2.4.2 Perdas nos enrolamentos
As perdas nos enrolamentos no so devidas unicamente resistncia dos fios de cobre
utilizados, mas, principalmente, ao efeito pelicular ("skin effect").
O efeito pelicular devido presena de componentes de corrente em alta freqncia,
que produzem um elevado campo eltrico no interior do condutor, o qual normal superfcie
do fio. Isto "empurra" a corrente do centro para a periferia do condutor, reduzindo a rea por
onde, efetivamente, passa a corrente, elevando a resistncia do caminho, elevando as perdas.
A expresso para o efeito pelicular, para um condutor de cobre, pode ser aproximada
por:
=
4 35 10
3
,
f
(7.7)
: dimenso dentro da qual, para uma dada freqncia, no ocorre reduo significativa na
superfcie condutora (em metros)
Por exemplo, para 20kHz, = 0,47 mm, ou seja, um fio com dimetro de 0,94 mm
pode ser usado para conduzir uma corrente a 20kHz sem ter sua rea condutora
significativamente reduzida pelo efeito pelicular.
Relembre-se aqui que as correntes no so, via de regra, senoidais, de modo que deve
ser considerado um certo fator de folga para acomodar as perdas devidas s componentes
harmnicas.
A figura 7.11 mostra, para cada freqncia, qual condutor (de cobre) pode ser usado de
maneira evitar o aumento das perdas pelo efeito pelicular.
A maneira usual de se contornar este problema o uso de "fio Litz", o qual um cabo
composto por diversos fios (isolados entre si) de dimetro adequado freqncia de operao,
cuja seco transversal total permita uma densidade de corrente suficientemente baixa para no
causar perdas elevadas (em geral inferior a 3 A/mm2). Outra possiblidade o uso de fitas de
cobre com espessura inferior a 2. Como, geralmente, estas fitas no so isoladas, deve-se
tomar cuidados adicionais com este aspecto.
Um outro aspecto que deve ser lembrado refere-se induo de corrente nos
condutores prximos s regies do ncleo nas quais ocorre um estrangulamento do fluxo
magntico com uma consequente disperso local pelo ar. bvio que este problema mais
grave se for utilizado um enrolamento com fita metlica, a qual apresenta uma resistncia
menor do que um cabo Litz de rea equivalente (em virtude da isolao entre cada fio).
0.1
1
10
1000 1 10
4
1 10
5
1 10
6
f(Hz)
Dimetro do fio em mm
Figura 7.11 Dimetro de fio que deve ser usado em funo da freqncia.
Em um transformador, caso se faa uso de condutores slidos, de cabos Litz e fitas, a
colocao de cada um no ncleo, deve seguir seguinte ordem: cabo Litz mais prximo ao
ncleo (e, assim, mais suceptvel ao fluxo disperso), metade do enrolamento do primrio, os
secundrio com fita, e a segunda metade do primrio. Note-se que a posio do secundrio
enrolado com fio Litz no contido pelo primrio, leva a um aumento do fluxo de disperso,
com os inconvenientes j citados. A figura 7.12 mostra o arranjo recomendado.
Ncleo
Fio Litz
1/2 primrio
Secundrios
Fitas de isolao
Figura 7.12. Arranjo de enrolamentos em transformador de alta freqncia
[7.1] Capacitores Eletrolticos de Alumnio. Catlogo Icotron.
[7.2] Nascimento, W.B.M. e Fagundes, J.C., Static Cross Regulation Analysis Using a
Multiple Output Forward Converter 1 Congresso Brasileiro de Eletrnica de
Potncia. Florianpolis, Dezembro de 1991
Fontes Chaveadas - Cap. 8 CONTROLE DE FONTES CHAVEADAS J. A. Pomilio
8. CONTROLE DE FONTES CHAVEADAS
A implementao de uma (ou mais) malhas de controle tem por objetivo garantir a
preciso no ajuste da varivel de sada, bem como a rpida correo de eventuais desvios
provenientes de transitrios na alimentao ou mudanas na carga.
Embora o sistema a ser controlado seja obviamente no-linear, o fato de a freqncia
de chaveamento ser muito maior que a freqncia de corte dos filtros passa-baixas do
sistema, torna razovel fazer o modelo do sistema considerando os valores mdios das
variveis sujeitas ao chaveamento.
A ferramenta bsica de projeto , em geral, o diagrama de Bode (figura 8.1), usando-
se os critrios de margem de fase e margem de ganho para estabelecer o compensador
adequado.
100Hz 1.0kHz 10kHz 100kHz 1.0MHz 10MHz

50
-50
Margem de ganho: -10 dB
0
-400
Margem de fase: 66 graus
0
-180
Figura 8.1 Diagrama de Bode indicando as margens de ganho e de fase.
O uso de realimentao negativa j produz uma defasagem de 180. Assim, o sistema
no deve acrescentar defasagem de mais 180nas freqncias em que o ganho for maior que
1 (0 dB).
A maneira usual de desenvolver-se a anlise buscar uma expresso para a relao
entre a tenso de sada e a tenso de controle. Em termos do compensador a ser utilizado,
existe uma infinidade de alternativas, das quais apresentaremos algumas a ttulo de
ilustrao.
A tenso de controle aquela que determina o ciclo de trabalho da fonte, sendo
fornecida pelo compensador, a partir do erro existente entre a referncia e a tenso de sada.
O compensador deve ter como caracterstica, alm de assegurar a estabilidade do
sistema, um ganho que se reduza com o aumento da freqncia, de modo que o
chaveamento do circuito de potncia no seja sentido na malha de controle. Outra
implementao interessante de um ganho infinito para freqncia zero, o que garante um
erro de regime nulo, ou seja, a tenso de sada igual referncia. Adicionalmente, o
aumento da banda passante interessante uma vez que melhora a resposta dinmica do
sistema, permitindo compensar com maior rapidz os transitrios.
8.1 Conversor tipo "fly-back" no modo tenso (conduo descontnua)
Procura-se a relao Vo/Vc para, conhecendo-a, determinar o compensador que
garanta a estabilidade do sistema. O circuito opera no modo descontnuo. A figura 8.2
mostra a topologia com o sistema de controle. Na figura 8.3 tem-se a forma de onda da
corrente de entrada.
Vi
Vo
+
Rse
C
Ro
Vref
Compensador
N1 : N2
Vs
Vc
+
Ii
i
L
o
. .
Figura 8.2 Conversor fly-back controlado no modo tenso.
Ii
Ip
t
T
0
Figura 8.3 Forma de onda da corrente de entrada.
Ip
Vi t
L
T
=

(8.1)
Ii
Vi t
L
T
=

2
2
(8.2)
Pi Vi Ii
Vi t
L
T
= =

2 2
2
(8.3)
Considerando uma eficincia de 100%:
Po Ro i Pi
o
= =
2
(8.4)
O ciclo de trabalho determinado pela relao entre a tenso de controle e a
amplitude da onda dente de serra.
t Vc
Vs
T
= = (8.5)
Seja D o valor mdio (no perturbado) do ciclo de trabalho .
i
Vi t
L Ro
i
Vi
L Ro f
Vc
Vs
o
T
o
2
2 2
2 2
=

=

(8.6)
Seja:
A
Vi
L Ro f
=
2
(8.7)
Desprezando Rse, o circuito de sada pode ser representado como na figura 8.4:
o
C
Ro Vo
+
i
Figura 8.4 Circuito equivalente da sada, desprezando Rse.
i C
dv
dt
v
Ro
o
o o
= + (8.8)
dv
dt
v
C Ro
A
C
Vc
Vs
o o
+
= (8.9)
Aplicando a transformada de Laplace:
S Vo s
Vo s
Ro C
A
C Vs
Vc s +
( )
( )
( ) (8.10)
A funo de transferncia :
G s
Vo s
Vc s
Vi
L
Ro
Vs s Ro C
( )
( )
( ) ( )
= =

+ 2
1 1
1
(8.11)
Da funo de transferncia tem-se que:
- um sistema de primeira ordem;
- ganho esttico (ou seja, quando s tende a zero) depende da carga.
Considerando Rse, introduz-se um zero em G(s).
G s
Vi
L
Ro
Vs
s Rse C
s Ro C
( )
( )
( )
=

+
+ 2
1 1
1
(8.12)
Nota-se claramente que a presena da resistncia srie do capacitor impede que o
ganho se reduza com o aumento da freqncia, o que implica na presena, no sinal
realimentado, de uma componente de tenso na freqncia do chaveamento.
Os diagramas mostrados na figura 8.5 indicam a resposta do circuito. Sem a
presena da resistncia srie do capacitor a amplitude sempre decrescente com o aumento
da freqncia, enquanto a fase se mantm em -90 graus. Considerando-se a presena de Rse
e, portanto, de um zero na funo de transferncia o ganho deixa de decrescer com a
aumento da freqncia e a defasagem vai a -90 graus mas retorna para zero.
Dada a dependncia da carga, os diagramas devem ser analisados para as condies
extremas de Ro, fazendo-se o projeto em funo do pior caso.
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz

-100
20
-100
20
Ganho (dB)
Fase (graus)
Ganho (dB)
Fase (graus)
Rse>0
Rse=0
0
0
Figura 8.5 Diagramas de Bode do conversor fly-back, no modo descontnuo, para Rse=0 e
Rse>0.
8.1.1 O compensador
Considerando os diagramas de Bode apresentados anteriormente, pode-se afirmar
que deve haver preocupao quanto margem de fase, uma vez que, com realimentao
negativa e com o uso de algum elemento integrador, a mxima defasagem poder atingir
360, podendo levar o sistema instabilidade. Quanto ao ganho, deve-se buscar elevar o
ganho CC a fim de reduzir o erro esttico, alm disso, para freqncias elevadas, deve-se
garantir um ganho decrescente.
A freqncia de cross-over (ganho 0dB), em malha fechada, deve ser ajustada para
cerca de 1/5 da freqncia de chaveamento.
Um possvel compensador mostrado na figura 8.6, o qual tem uma caracterstica de
filtro passa-baixas, tendo o ganho CC ajustado pelas resistncias. Sua freqncia de corte
dada por: pa=1/RfCi.
Para evitar que a margem de fase se estreite muito, a freqncia de corte do
compensador deve ser colocada prxima freqncia determinada pelo zero da funo de
transferncia.
Mostram-se a seguir os diagramas relativos a 2 compensadores diferentes. Na figura
8.7 tem-se a freqncia de corte do filtro alocada em um valor bem abaixo da freqncia
determinada por Rse e pela capacitncia. Note-se a estreita margem de fase (menor que
12). No segundo caso (figura 8.8) a freqncia do filtro foi alocada para a freqncia
relativa ao zero da funo de transferncia. Observa-se claramente a melhoria na margem de
fase (70), a expanso da faixa de passagem para 266Hz (contra 16Hz do caso anterior),
mantendo-se o ganho CC (50dB) e a atenuao para freqncias crescentes.
O deslocamento da freqncia de corte do filtro para valores mais elevados faz com
que a mudana na fase ocorra numa regio em que o zero tambm esteja atuando, o que
provoca a melhoria na margem de fase.
-
+
Ri
Rf
Ci
Ve
Vc
Ganho CC = Rf/Ri
Tenso de erro Ve=Vr-Vo
Figura 8.6 Compensador para fly-back no modo descontnuo.

0
-100
-180
50
Ganho (dB)
Fase (graus)
Figura 8.7 Resposta de fly-back realimentado com freqncia de corte do compensador
muito baixa.
0
-100
-180
50
Ganho (dB)
Fase (graus)
Figura 8.8 Resposta de fly-backrealimentado com freqncia de corte do compensador
igual freqncia do zero (Rse.C).
8.2 Fly-back no modo contnuo
A operao de um conversor tipo abaixador-elevador, operando no modo de
conduo contnuo, apresenta uma importante dificuldade do ponto de vista do controle em
malha fechada, em virtude da existncia de um zero da funo de transferncia no semi-
plano direito (RHP). Os diagramas de Bode da funo de transferncia (8.13) so mostrados
na figura 8.9.
A funo de transferncia para pequenas perturbaes em torno do ponto de
operao :
( )
( ) Vo s
Vc s
Vi
Vs
D
D
D
s L
Ro
s L
Ro D
s L C
D
( )
( )
=

1 1
1
1
1
1
1
1
2
2
2
2
2
(8.13)
10Hz 100Hz 1.0KHz 10KHz 100KHz
-0
-100
-200
ganho (db)
fase (graus)
Valores utilizados:
Vi=100V
Vo=100V
Vs=10V
Ro=100 ohms
L=10mH
C=100uF
Fly-back operando no modo contnuo, sem isolao
Figura 8.9 Diagramas de Bode da funo de transferncia do conversor fly-back no modo
contnuo.
Um zero no RHP provoca, sobre o ganho, uma variao de +20dB/dec (como um
polo no semi-plano esquerdo). No entando, produz um defasagem de -90, como se v na
figura 8.10.
100
50
0
Ganho Fase
freq freq
Figura 8.10 Resposta em frequncia de um zero no semi-plano direito.
Isto o torna muito difcil de compensar, uma vez que se tentamos compensar o
ganho crescente (pelo uso de um filtro passa baixas, por exemplo), a defasagem tende a
360, reduzindo drasticamente a margem de fase. Se se tenta compensar a fase, o ganho se
torna crescente medida que se eleva a freqncia, impedindo a atenuao do sinal
determinado pelo chaveamento do conversor. A nica alternativa simples reduzir o ganho,
o que traz a freqncia de cruzamento (cross-over, 0dB) para valores muito baixos,
tornando extremamente pobre a resposta do sistema s perturbaes.
Alm das dificuldades de compensao j comentadas, outro problema que a
freqncia do zero no RHP varia com o ponto de operao (Ro ou Vo), tornando ainda
mais difcil a determinao de um compensador. Esta freqncia dada pela expresso a
seguir:
( )
z
RHP
Ro D
L D
( ) =

1
2
(8.14)
A manifestao desta caracterstica do conversor fly-back no modo contnuo pode
ser visualizada considerando o comportamento do sistema (supondo malha fechada), como
mostrado na figura 8.11.
i
L
Io
T
T D
D
Figura 8.11 Efeito de variao de carga sobre o ciclo de trabalho em malha fechada.
Na ocorrncia de um aumento em degrau na carga (o que provoca uma reduo na
tenso de sada, devido s perdas do circuito e regulao do transformador), o
amplificador de erro produz um aumento no ciclo de trabalho do conversor, buscando elevar
a tenso de sada. No entanto, um maior ciclo de trabalho implica num menor intervalo de
tempo no qual ocorre a conduo do diodo de sada, intervalo este no qual ocorre a
transferncia de energia para a sada. Ora, se o crescimento da corrente mdia pelo indutor
demora alguns ciclos para se estabilizar, a reduo do intervalo de conduo do diodo
instantnea a partir da a mudana no ciclo de trabalho. Assim, o primeiro efeito que se
observa sobre a carga , na verdade, o de uma reduo ainda maior na tenso, causada pela
diminuio na corrente de sada. Isto continua at que a corrente pelo indutor cresa para o
novo e adequado valor.
8.3 Conversor tipo seguidor de tenso (forward)
Estes conversores so aqueles que possuem um filtro de segunda ordem na sada,
como o abaixador de tenso ou o push-pull. A figura 8.12 mostra uma topologia tpica com
controle de tenso.
O filtro LC produz a mais baixa freqncia de corte do sistema e significa um polo
duplo (-40dB/dec e defasagem de -180). O capacitor e sua resistncia srie representam um
zero (+20dB/dec e defasagem de +90).
f
L C L C
LC
=

=
1
2
1

o
(8.15)
f
C Rse
z
=

1
2
(8.16)
Vs
Vi
Vo +
Vr
-
+
N1 N2
V2
L
Rse
C
Ro
Compensador
Vc
.
. .
N3
+
-
Figura 8.12. Conversor forward com controle de tenso.
A tenso no secundrio dada por:
V Vi
N
N
Vi N Vc
N Vs
2
2
1
2
1
= =

(8.17)
V
Vc
Vi N
Vs N
2 2
1
=

(8.18)
A relao entre a tenso no secundrio e a tenso de sada dada pela resposta do
filtro de segunda ordem da sada. Desconsiderando o efeito da resistncia da carga e de Rse
tem-se um fator de qualidade infinito.
Vo
V s L C
2
2
1
1
=
+
(8.19)
G s
Vo s
Vc s
Vi N
Vs N s
o
( )
( )
( ) ( / )
= =

+
2
1
2 2
1
(8.20)
Quando se considera Rse, adiciona-se um zero funo:
G s
Vo s
Vc s
Vi N s
Vs N s
z
o
( )
( )
( )
( / )
( / )
= =
+
+
2
1
2 2
1
1
(8.21)
z
Rse C
=
1
(8.22)
Os diagramas mostrados na figura 8.13 ilustram a resposta do filtro de segunda
ordem para diferentes resistncias de carga. medida que aumenta a resistncia, o ganho na
freqncia de ressonncia se eleva e a mudana de fase se torna mais abrupta.
Nos diagramas da figura 8.14 tem-se o efeito da presena de Rse associado ao
capacitor, introduzindo o zero na funo, o que faz com que a atenuao passe a ser de
20dB/dec, e a defasagem se reduz para 90 graus em altas freqncias.
Note-se em ambos os casos que a defasagem produzida apenas pelo filtro de sada j
de 180. Adicionando-se a defasagem proveniente da realimentao negativa, chega-se aos
360, o que significa que se deve ter muito cuidado na escolha do compensador, o qual deve
garantir uma melhora na margem de fase.
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
0d
-200d
-200
50
Ganho (dB)
Fase (graus)
Figura 8.13 Resposta de filtro de segunda ordem, para diferentes resistncias de carga.
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
0d
-200d
-200
50
Ganho (dB)
Fase (graus)
Figura 8.14 Resposta de filtro de segunda ordem, considerando Rse, para diferentes
resistncias de carga.
8.3.1 O compensador
O compensador mostrado na figura 8.15 tem como principal caracterstica oferecer
uma defasagem positiva, o que vem a permitir uma melhoria na margem de fase.
Sua funo de transferncia dada por:
Vc s
Ve s
R C s C R s
s C R R s C
R R
R R
iz i f fz
f ip iz i
ip iz
iz ip
( )
( )
( ) ( )
( )
=
+ +
+ +

+
1 1
1
(8.23)
Ve
Rip
Riz
Ci
Rfz
Cf
Vc
-
+
Figura 8.15 Compensador com 2 polos e 2 zeros.
Pela funo de transferncia do circuito indicado, observa-se a presena de 2 plos e
2 zeros, nas seguintes freqncias:
p
p
ip iz
i ip iz
z
i iz
z
f fz
R R
C R R
C R
C R
1
2
1
2
0
1
1
=
=
+

=
(8.24)
Usualmente
z1
=
z2
=o e
p2
=5o<
z
.
O ganho CC , teoricamente, infinito, levando a um erro de regime nulo. O desvio
positivo na fase provoca uma melhoria na margem de fase. Para freqncias elevadas o
compensador apresenta um ganho determinado, mas, a reduo garantida, em malha
fechada, pelo filtro de sada.
O diagrama de Bode deste compensador mostrado na figura 8.16. Note que o
ganho no se reduz com o aumento da freqncia, sendo dado pela relao das resistncia.
Mas o efeito mais importante o de ter-se uma defasagem positiva, o que permitir a
melhoria da margem de fase do sistema.
100
50
0
-50
-100
Ganho (dB)
Fase (graus)
Figura 8.16 Resposta em freqncia do compensador.
Isto pode ser observado nos diagramas da figura 8.17, quando se obtm uma
margem de fase de 31 graus, numa freqncia de cross-over de 97Hz. O ganho decrescente
para altas freqncias atingido pelo efeito do prprio filtro de sada.
100
0
-100
-200
Ganho (dB)
Fase (graus)
Figura 8.17 Resposta em freqncia do circuito completo.
8.4 Conversor Boost
Embora com funo de transferncia distinta, o conversor Bosst apresenta
comportamento semelhante ao do conversor fly-back, ou seja, no modo contnuo possui
um zero no semi-plano direito. A figura 8.18 mostra os diagramas de Bode.
A funo de transferncia entre a tenso de sada e a tenso de controle, no modo
contnuo, dada por:
G s
Vo s
Vc s
Vi
Vs
s L
Ro D
s L C
s L
R D
( )
( )
( )
= =
+

+
1
1
1
1
1
2
2
2
(8.25)
No modo descontnuo no existe o zero no RHP e a funo de transferncia :
G s
Vi
Vs
Ro
L
Vi
Vo Vi
Vo
Vi
Vo
s C Ro
( ) =

2
1
1
2 1
(8.26)
Os diagramas de Bode, para o modo descontnuo, esto mostrados na figura 8.19.
100
-0
-100
-200
-300
Ganho (dB)
Fase (graus)
Valores utilizados
Vi=100V
Vo=200V
Ro=100 ohms
L=100mH
C=100uF
Vs=10V
Figura 8.18 Resposta em freqncia de conversor Boost no modo contnuo.
40
20
0
20
40
10 100 1000 1 10
4
100
50
0
10 100 1000 1 10
4
f(Hz) f(Hz)
Ganho (dB) Fase (graus)
Figura 8.19 Resposta em freqncia de conversor Boost no modo descontnuo.
8.5 Controle feed-forward
Como se pode apreender das expresses das funes de transferncia apresentadas,
se ocorre uma mudana na tenso de entrada, produz-se um erro na sada, o qual,
eventualmente, corrigido pela realimentao. Isto significa uma performance dinmica
lenta, especialmente por causa da elevada constante de tempo dos filtros de sada.
Se o ciclo de trabalho puder ser ajustado diretamente para acomodar a alterao na
tenso de entrada, ento a sada poder nem sentir que ocorreu alguma mudana.
Isto pode ser obtido fornecendo um sinal da tenso de entrada para o circuito que
produz o sinal MLP, mas especificamente, ao gerador de rampa, o qual deve ter sua
amplitude varivel em funo da tenso de entrada, como mostrado na figura 8.20.
Nota-se que a um aumento da tenso de entrada, eleva-se o valor de pico da onda
dente de serra, provocando, para uma mesma referncia, uma reduo no ciclo de trabalho,
o que levar a uma estabilizao da tenso de sada, desde que o ganho que realiza o
aumento da amplitude da rampa esteja corretamente dimensionado.
Vi maior
1
2
Vc
Vs1
Vs2
Figura 8.20 Variao na amplitude da onda dente de serra e no ciclo de trabalho com
controle feed-forward.
O uso desta tcnica em fontes tipo abaixador de tenso e fly-back (modo
descontnuo), tem excelente resultado. J sua aplicao em conversores tipo push-pull, meia-
ponte e ponte completa, necessita de ateno para evitar a saturao do transformador, o
que poderia ocorrer caso a forma de onda deixasse de ser simtrica.
8.6 Controle no modo corrente
O controle MLP convencional est mostrado na figura 8.21. Aqui, a tenso de
controle, obtida a partir do erro de tenso e do compensador, determina a largura do pulso
pela comparao com uma onda dente de serra de freqncia fixa.
Este controle da chave de potncia ajusta a tenso sobre o indutor e, assim, sua
corrente.
Acionador
.
. .
+
-
Vr
Vi
Comparador
Vc
Vo
+
Ro
C
L
Compensador
-
+
Figura 8.21 Esquema bsico de controle no modo tenso.
No controle no modo corrente, uma malha adicional de corrente usada como
mostra a figura 8.22. Neste caso, a tenso de controle determina diretamente a corrente do
indutor e, assim, a tenso de sada.
Idealmente, a tenso de controle atuaria no sentido de ajustar a corrente mdia pelo
indutor de modo a se ter uma rpida resposta, o que, dependendo de como o controle seja
implementado, nem sempre ocorre.
Existem 3 tipos bsico de controle no modo corrente:
a) histerese
b) tempo desligado constante
c) freqncia constante com acionamento sincronizado.
Acionador
.
. .
+
-
Vr
Vi
Comparador
Ir
Vo
+
Ro
C
L
Latch
Clock
Compensador
io +
-
Figura 8.22 Esquema de controle no modo corrente.
Em todas estas alternativas, ou a corrente do indutor, ou a corrente pela chave de
potncia (a qual proporcional corrente do indutor) medida e comparada com a tenso
de controle. A figura 8.23 mostra as diferentes tcnicas.
No controle por histerese (tambm chamado de Modulao por Limites de Corrente
- MLC), a tenso de controle determina o valor mdio da corrente do indutor. A variao da
corrente I um parmetro de projeto. A freqncia de chaveamento varia com diversos
parmetros do circuito, como o prprio I, as tenses de entrada e de sada, a indutncia, a
carga. Note-se que enquanto a corrente for menor do que o limite superior a chave
permanece fechada. Atingido tal limite, a chave se abre e assim permanece at que seja
atingido o limite inferior.
Este controle da corrente mdia bastante interessante, mas funciona bem apenas no
modo contnuo. No modo descontnuo, como a corrente atinge zero, os limites estabelecidos
para I exigiriam uma corrente negativa. Se o compensador no puder atender a tal
exigncia, a chave no voltar a se fechar, uma vez que no se atinge o limite inferior,
fazendo com que a corrente decaia para zero.
No controle com tempo desligado constante, a tenso de controle determina o valor
mximo da corrente. Uma vez atingido este valor, a chave de potncia desligada por um
intervalo fixo. Tambm aqui a freqncia de chaveamento varivel com os parmetros do
circuito.
No controle com freqncia constante com acionamento sincronizado (o mais usado
dos mtodos), a chave fechada no incio de cada perodo. A tenso de controle determina a
corrente mxima e o instante de desligamento. A chave permanece desligada at o incio do
prximo ciclo. O uso de uma freqncia fixa facilita o dimensionamento do filtro de sada.
Imax
Imin
Imdio=K.Vc
I
Imax=K.Vc
toff=cte
Imax=K.Vc
= cte
a) Histerese
b) Tempo desligado constante
c) Freqncia constante com acionamento sincronizado
Figira 8.23 Tcnicas de controle no modo corrente.

O controle no modo corrente apresenta diversas vantagens sobre o controle pela
tenso de sada:
a) Limite do pico de corrente pela chave de potncia. Como se faz uma medida da corrente,
seja no indutor, seja na prpria chave, possvel estabelecer um valor mximo para a tenso
de controle de modo a proteger a chave semicondutora contra sobre-corrente.
b) Reduo da ordem do sistema. O fato de se controlar a corrente pelo elemento indutivo
(o que o torna uma "fonte de corrente") altera significativamente o comportamento dinmico
dos sistemas.
Nos circuitos tipo "forward", com um filtro de segunda ordem na sada, o uso de
controle no modo corrente reduz a ordem do sistema, uma vez que se passa a ter um
capacitor alimentado por uma fonte de corrente, ou seja, um comportamento dinmico como
o do conversor fly-back. A figura 8.24 mostra um diagrama de blocos para o controle de
corrente.
Hv
Gr Kc
Vr
Vo Ir
+
+
I
Ro
1+sCRo
Io
Figura 8.24 Diagrama de blocos de conversor abaixador de tenso com controle de corrente.
Vo s
Ir s
Kc Ro
s C Ro
( )
( )
=

+ 1
(8.27)
c) Modularidade. Sadas de mais de uma fonte podem ser facilmente paraleladas, mantendo
uma distribuio equilibrada de corrente, quando se usa uma mesma tenso de controle para
todos os mdulos.
d) Simetria de fluxo. Em conversores push-pull ou em ponte, o controle de corrente elimina
o problema de desequilbrio de fluxo, dado que se monitora os picos de corrente. Caso o
circuito tenda para a saturao, ocorre um aumento no valor instantneo da corrente,
levando a uma reduo da largura de pulso e, assim, da tenso aplicada, saindo-se da
saturao.
e) Comportamento antecipativo (feed-forward) em relao tenso de entrada. Como a
derivada da corrente depende do valor da tenso de entrada, caso ocorra uma alterao em
tal tenso, a nova inclinao da corrente produz uma variao na largura de pulso que
automaticamente compensa a perturbao, de modo que ela no seja observada na sada,
conforme se v na figura 8.25.
Imdia
I
1
2
Figura 8.25 Efeito da variao da tenso sobre a taxa de crescimento da corrente.
claro que existem problemas com esta estratgia de controle, dentre as quais os
principais so:
a) Tendncia para oscilaes sub-harmnicas. Nos modos de controle de corrente nos
quais se realiza a comutao a partir do valor de pico da corrente, possvel que as
correes para um desvio na tenso de sada ocorram de modo a levar a tenso alm do
valor desejado, implicando numa variao da tenso numa freqncia abaixo da freqncia
de chaveamento.
b) Perda de resposta dinmica. O uso de controle pelo valor de pico da corrente apresenta
um desempenho dinmico inferior ao obtido com controle por histerese (controlando a
corrente mdia, efetivamente).
c) Sensibilidade a rudo. Especialmente para correntes baixas, os rudos presentes na
corrente, provenientes principalmente de ressonncias entre capacitncias parasitas
associadas ao indutor e indutncias parasitas do circuito, podem levar, erroneamente,
mudana de estado da chave. A reduo destes rudos pode ser obtida pelo uso de filtros
passa-baixas, os quais, no entanto, tambm afetaro a corrente real, levando a uma
deteriorao da resposta dinmica do sistema.
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
9-1
9. MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE
ESTADO E SNTESE DE COMPENSADORES
Os mtodos de modelamento tm como objetivo fornecer uma expresso matemtica
que contenha informaes sobre o comportamento esttico e/ou dinmico do sistema, a partir
da qual seja possvel estabelecer-se o compensador desejado e ainda estudar o sistema
utilizando ferramentas de anlise linear.
Desconsiderando efeitos de saturao nos elementos magnticos, a no-linearidade do
sistema encontra-se no estgio de potncia. Fazendo-se, por algum mtodo, a linearizao
deste elemento, o critrio de estabilidade de Nyquist e os diagramas de Bode podem ser
utilizados para determinar o compensador e estudar a estabilidade do sistema.
A referncia [9.1] refere-se a uma tcnica desenvolvida para obter um modelo de
variveis mdias no espao de estado, resultando em um modelo linear para o estgio de
potncia, incluindo o filtro de sada, modelo este vlido para pequenas perturbaes, fazendo-
se a linearizao em torno do ponto de operao.
Desta forma, cada bloco pode ser representado por uma funo de transferncia. Os
pequenos sinais causadores, ou resultados, da perturbao so indicados por uma letra no
formato v, d, i.
A figura 9.1 mostra um diagrama de blocos do sistema, enquanto em 9.2 tem-se uma
representao em termos de funes de transferncia.
Zi
Controlador
PWM
Vi
Zf
Vr
+
Vo
Compensador
Estgio de
Potncia e
filtro
Vc
Vs
Figura 9.1 Diagrama de blocos do conversor
Controlador
PWM
Estgio de
Potncia e
filtro
Compensador
+
-
Ve Vr=0 Vc d Vo
d
Vc
Vo
d
Vo
Vc
Tc(s)
T1(s)=
Tm(s)= Tp(s)=
Figura 9.2 Funes de transferncias do conversor.
9-2
9.1 Linearizao do estgio de potncia, incluindo o filtro de sada, usando valores
mdios das variveis de estado para obter vo(s)/d(s)
O objetivo deste estudo obter uma funo de transferncia para pequenos sinais entre
a tenso de sada (v
o
) e o ciclo de trabalho (), em torno de seus pontos de operao, Vo e D,
respectivamente.
Quando for indicada a varivel em tipo maisculo (Vo, por exemplo), refere-se ao
valor mdio da varivel. Quando for indicado v
o
, indica-se apenas o componente alternado,
relativo perturbao, e quando se expressar a varivel em tipo minsculo (v
o
), refere-se
soma de Vo com v
o
.
A anlise que se segue refere-se operao no modo contnuo, podendo a anlise no
modo descontnuo ser encontrada na referncia [9.2].
a) Passo 1: Descrio no espao de estado para cada estado do circuito
Operando no modo contnuo, existem apenas 2 configuraes topolgicas para o
circuito, uma quando a chave controlada est conduzindo e outra quando est bloqueada.
Durante cada sub-intervalo, o circuito (linear) descrito atravs de seu vetor de
estado, x, o qual composto pela corrente do indutor e pela tenso sobre o capacitor.
possvel incluir no modelo as resistncias do indutor e do capacitor. V
i
a tenso de entrada.
A
1
e A
2
so matrizes de estado e B
1
e B
2
so vetores.
& x A x B
1 1
+ v
i
durante (9.1)
& x A x B +
2 2
v
i
durante (1- ) (9.2)
x

1
]
1
i
v
L
C
A tenso de sada pode ser escrita em termos apenas de suas variveis de estado:
v
o
C x
1
dur ant e (9.3)
v
o
C x
2
dur ante (1- ) (9.4)
onde C
1
e C
2
so vetores transpostos.
b) Passo 2: Mediar a descrio das variveis de estado usando o ciclo de trabalho ()
Para produzir uma descrio mdia do circuito em um perodo de chaveamento, as
equaes correspondentes s duas variaes topolgicas so ponderadas em relao ao
tempo, resultando em:
[ ] [ ]
& ( ) ( ) x A A x B B
1 2 1 2
+ + + 1 1 v
i
(9.5)
v
o
+ C C x
1 2
( ) 1 (9.6)
Passo 3: Introduo de pequena perturbao e separao de componentes CC e CA
9-3
As variveis sero decompostas em:
x X +
+
+
x x
v Vo
D
o
v
d
o
(9.7)
Em geral, v
i
=V
i
+v
i
. Entretanto, como o objetivo aqui obter uma funo entre v
o
e ,
consideraremos a tenso de entrada sem variao, de modo que v
i
=V
i
.
Usando as equaes precedentes e reconhecendo que
&
X=0, tem-se:
[ ] & ( ) ( ) x x= = x x+ + A X B A A A X B B
1 2 1 2
+ + + V V
i i
d (9.8)
H ainda termos contendo produtos de x xe d, os quais sero desprezados, visto serem o
produto de duas variaes as quais, por definio, so pequenas.
A A A
1 2
+ D D ( ) 1 (9.9)
B B B
1 2
+ D D ( ) 1 (9.10)
O comportamento em regime permanente pode ser obtido da equao (9.8), fazendo-
se nulos os termos variveis no tempo e as perturbaes, resultando em:
A X B + V
i
0 (9.11)
A expresso apenas para a componente alternada :
[ ] & ( ) ( ) x x= = x x A A A X B B
1 2 1 2
+ + V
i
d (9.12)
Analogamente,
V
o
+ + + v d
0
C X C C C X
1 2
x x ( ) (9.13)
C C C
1 2
+ D D ( ) 1 (9.14)
Das equaes precedentes, em regime permanente tem-se:
V
o
C X (9.15)
v d
o
+ C C C X
1 2
x x ( ) (9.16)
A relao entrada/sada, em regime dada por:
V
V
o
i

C A B
1
(9.17)
Passo 4: Transformao da equao CA para o domnio da freqncia para obter a funo de
transferncia
9-4
Aplicando a transformada de Laplace equao (9.12) tem-se:
[ ]
s s s V s
i
+ + x x x x ( ) ( ) ( ) ( ) ( ) A A A X B B
1 2 1 2
d (9.18) ou,
[ ] [ ]
x x( ) ( ) ( ) ( ) s s V s
i
+
I A A A X B B
1 2 1 2
1
d (9.19)
onde I uma matriz unitria.
A funo de transferncia buscada expressa por:
[ ] [ ]
T s
s
s
s V
p i
( )
( )
( )
( ) ( ) ( ) + +
v
d
o
C I A A A X B B C C X
1 2 1 2 1 2
1
(9.20)
9.2 Exemplo 1
Obter a funo de transferncia v
o
(s)/d(s) em um conversor abaixador de tenso,
operando no modo contnuo. As duas variantes da topologia esto indicadas na figura 9.3.
L
C
Rse
Ro
+
Vo
Vi
R
L
x
1
x
2
L
C
Rse
Ro
+
Vo
R
L
x
1
x
2
(a) (b)
Figura 9.3 Alternativas topolgicas (modo contnuo) de conversor abaixador de tenso:
conduo do transistor (a) e conduo do diodo (b).
A resistncia srie do capacitor indicada como R
se
, enquanto a resistncia do indutor
R
L
. x
1
a corrente pelo indutor e x
2
a tenso sobre o capacitor.
Considerando a malha externa no circuito mostrado na figura 9.3.a tem-se:
+ + + V L x R x Ro x C x
i L
& ( & )
1 1 1 2
0 (9.21)
Escrevendo a equao de tenses para a malha de sada:
+ x C R x Ro x C x
se 2 2 1 2
0 & ( & ) (9.22)
Numa forma matricial, as equaes anteriores, que so vlidas durante o intervalo
normalizado , podem ser escritas como:
&
&
( )
( ) ( )
( ) ( )
x
x
Ro R R R R
L R Ro
Ro
L Ro R
Ro
C Ro R C Ro R
x
x
L
V
se L se L
se se
se se
i
1
2
1
2
1
1
0
1
]
1

+ +
+

+
+

+
1
]
1
1
1
1
1
]
1
+
_
,
1
]
1
1
(9.23)
9-5
As equaes de estado para o circuito na situao em que o transistor est desligado,
por inspeo, podem ser obtidas facilmente, apenas observando que a tenso V
i
vale zero.
Assim A2 = A1 e B2 = 0.
A tenso de sada, em ambos os casos dada por:
v Ro x C x
Ro R x Ro x
Ro R
o
se
se

+
+
( & )
1 2
1 2
(9.24)
Ento:
C C
1 2

+ +
1
]
1
Ro R
Ro R
Ro
Ro R
se
se se
(9.25)
Assim, a matriz e vetor mdios so:
A = A1
B = B
1
.D
C = C1
As seguintes simplificaes podem ser feitas: usualmente, Ro >> R
se
, e tanto R
L
quanto R
se
so pequenos, o que simplifica as matrizes e vetores para:
A A A
1 2

1
]
1
1
1
R R
L L
C C Ro
se L
1
1 1
(9.26)
C C C
1 2
R
se
1 (9.27)
B B
1

1
]
1
1
D
L
D
1
0
(9.28)
A inversa da matriz A :
A

+ +
1
]
1
1
1
1
1 1
1
L C Ro
Ro R R
C Ro L
C
R R
L
se L
se L
(9.29)
Usando estes ltimos resultados, a funo de transferncia esttica :
V
V
D
Ro R
Ro R R
D
o
i
se
se L

+
+ +
(9.30)
A funo de transferncia vo(s)/d(s) :
9-6
T s
s
s
V
s R C
L C s s
Ro C
R R
L L C
p i
se
se L
( )
( )
( )

+
+
+
+
_
,
1
]
1
v
d
o
1
1 1
2
(9.31)
Os diagramas de Bode so mostrados na figura 9.4.
50
0
50
10 100 1000 1 10
4
1 10
5
1 10
6
200
100
0
10 100 1000 1 10
4
1 10
5
1 10
6
Ganho (dB)
Fase (graus)
(rd/s)
Figura 9.4 Diagramas de Bode do conversor abaixador de tenso para pequenas perturbaes.
9.3 Funo de transferncia (S)/v
c
(S) de um modulador MLP a partir de onda dente de
serra
A tenso de controle, vc(t), que a tenso de erro modificada pelo compensador,
comparada com uma onda peridica, vs(t), a qual determina a freqncia do sinal MLP. Esta
onda tem um valor mximo Vs.
A tenso de controle, que varia entre 0 e Vs, formada por um nvel CC e uma
componente alternada (por hiptese, senoidal):
v t V t
c c
( ) ( ) + v
c
(9.32)
v
c
( ) sin( ) t a t + (9.33)
A figura 9.5 mostra as ondas estudadas:
O sinal (t) pode ser expresso como:
( ) ( ) ( )
( ) ( ) ( )
t t v t
t t v t
s
s

<
1
0
se v
se v
c
c
(9.34)

( )
sin( )
t
V
Vs
a t
Vs
c
+
+
+ componentes de freqncia maior (9.35)
9-7
(t)
D
Vc
Componente fundamental
t
t
v (t)
s v (t)
c
Vs
a
1
0
Figura 9.5 Tenso de controle e sinal MLP.
Os termos em freqncia elevada presentes em (t) no se refletem significativamente
na tenso sada em funo do filtro passa baixas na sada do conversor, podendo ser
ignorados. Assim:
( ) ( ) t D t + d (9.36)
D
V
Vs
c
(9.37)
d( )
sin( )
t
a t
Vs
+
(9.38)
A relao buscada bastante simples, no possuindo qualquer elemento dinmico:
T s
s
s Vs
m
( )
( )
( )

d
v
c
1
(9.39)
9.4 Projeto de compensador usando o fator K [9.3]
Os circuitos mostrados utilizam amplificadores operacionais para realizar as funes de
compensao. Na entrada positiva aplicada a tenso de referncia, enquando na entrada no
inversora ser conectado um sinal proporcional tenso instantnea de sada.
Como a montagem do tipo inversora de tenso, isto significa que a tenso de sada
est sendo subtrada da referncia, caracterizando uma realimentao negativa. A anlise feita
no considera esta inverso de fase entre o sinal de sada do compensador (v
c
) e o erro da
sada, uma vez que o critrio de estabilidada j o considera ao limitar a defasagem a 180
o
para
ganhos maiores que 0dB.
9.4.1 Definio dos tipos de compensadores
Definiremos 3 tipos bsicos de compensadores, em funo do nmero de plos e zeros
de sua respectiva funo de transferncia e, principalmente, em funo de sua caracterstica de
defasagem.
9-8
a) Tipo 1
Ri
+
-
c
Cf
v
e
v
0.1
1
10
1000 1 10
4
1 10
5
( ) v
c
Tenso de erro
ve=Vref-vo
Figura 9.6 Compensador Tipo 1 e respectivo diagrama de ganho
Este circuito apresenta um plo na origem, apresentando uma defasagem constante de
-90e uma atenuao de 20dB/dec. A funo de transferncia e a freqncia de corte so,
respectivamente:
v s
v s R C s
c
e i f
( )
( )

1
(9.40)
onde v s v s v s
e ref o
( ) ( ) ( )
f
R C
c
i f

1
2
(9.41)
b) Tipo 2
R1
+
-
Vc
C2
R2
C1
Tenso de erro
ve=Vref-vo
ve
Figura 9.7 Compensador Tipo 2.
Aqui temos 1 zero e 1 plo, e a defasagem sofre um crescimento entre -90e 0. O
circuito apresenta um ganho AV que pode melhorar a faixa de resposta, tendo os seguintes
valores caractersticos:
( )
v s
v s
s C R
s R C C s R C C
c
e
( )
( )

+
+ +
1 1 2
1 1 2 2 1 2
(9.42)
O ganho AV dado por: AV
R
R
2
1
9-9
1.0mHz 100mHz 10Hz 1.0KHz 100KHz 1.0MHz
0d
-100d
AV
Fase (graus)
Ganho (dB)
-20 dB/dec
Figura 9.8 Diagramas de Bode do compensador Tipo 2.
As freqncias do zero e do segundo polo so:
f
R C
z

1
2
2 1
(9.43)
f
C C
R C C R C
C
p2
1 2
2 1 2 2 2
2
2
1
2
+

>>

se C
1
(9.44)
c) Tipo 3
Este circuito, mostrado na figura 9.9, apresenta 2 zeros e 3 plos (sendo um deles na
origem). Isto cria uma regio em que o ganho aumenta (o que pode melhorar a resposta
dinmica) , havendo ainda um avano de fase.
AV
R
R
1
2
1
(9.45)
AV
R R R
R R
R
R
R
2
2 1 3
1 3
2
3
3
>>
( )
se R
1
(9.46)
R1
+
-
Vc
C2
R2
C1
C3 R3
ve
Tenso de erro
ve=Vref-vo
Figura 9.9 Compensador Tipo 3.
9-10
f
R C
1
2 1
1
2

(9.47)
f
C R R C R
2
3 1 3 3 1
1
2
1
2
+

( )
(9.48)
f
C R
3
3 3
1
2

(9.49)
f
C C
C C R C R
C
4
1 2
1 2 2 2 2
2
2
1
2
+

>>

se C
1
(9.50)
Para um melhor desempenho deste controlador, em malha fechada, a freqncia de
corte deve ocorrer entre f
2
e f
3
.
1.0mHz 100mHz 10Hz 1.0kHz 100kHz 1.0MHz
100
-100
Fase (graus)
Ganho (dB)
-20 dB/dec
-20 dB/dec
+20 dB/dec
AV1
AV2
f1 f2 f3 f4
Figura 9.10 Diagramas de Bode do compensador Tipo 3.
d) O fator k
O fator k uma ferramenta matemtica para definir a forma e a caracterstica da
funo de transferncia. Independente do tipo de controlador escolhido, o fator k uma
medida da reduo do ganho em baixas freqncias e do aumento de ganho em altas
freqncias, o que se faz controlando a alocao dos plos e zeros do controlador, em relao
freqncia de cruzamento do sistema (f
c
).
Para um circuito do tipo 1, k vale sempre 1. Para o tipo 2, o zero colocado um fator
k abaixo de f
c
, enquanto o plo fica um fator k acima de f
c
. No tipo 3, um zero duplo est
alocado um fator k abaixo de f
c
, e o plo (duplo), k acima de f
c
.
Sendo f
c
a mdia geomtrica entre as alocaes dos zeros e plos, o pico do avano de
fase ocorrer na freqncia de corte, o que melhora a margem de fase.
Seja o avano de fase desejado. Para um circuito do tipo 2, o fator k dado por:
k tg +
1
]
1

2 4
(9.51)
9-11
Para um circuito tipo 3, tem-se:
k tg +
1
]
1
'

4 4
2
(9.52)
A figura 9.11 mostra o avano de fase em funo do fator k.
0
50
100
150
200
1 10 100 1000 1 10
4
Fator k
Avano
de fase
(graus)
Tipo 3
Tipo 2
Figura 9.11 Avano de fase para diferentes compensadores.
9.4.2 Sntese de controlador
Passo 1: Diagrama de Bode do conversor: v
o
(s)/v
c
(s)
Passo 2: Escolha da freqncia de corte (em malha fechada) desejada.
Quanto maior esta freqncia, melhor a resposta dinmica do sistema. No entanto,
para evitar os efeitos do chaveamento sobre o sinal de controle, tal freqncia deve ser inferior
a 1/5 da freqncia de operao da fonte.
Passo 3: Escolha da margem de fase desejada.
Entre 30e 90. 60 um bom compromisso
Passo 4: Determinao do ganho do controlador.
Conhecida a freqncia de corte e o ganho do sistema (em malha aberta), o ganho do
controlador deve ser tal que leve, nesta freqncia, a um ganho unitrio em malha fechada.
Passo 5: Clculo do avano de fase requerido.
= M - P - 90
M: margem de fase desejada, P: defasagem provocada pelo sistema
Passo 6: Escolha do tipo de compensador.
Passo 7: Clculo do fator k.
O fator k pode ser obtido das equaes j indicadas ou das curvas decorrentes. A
alocao dos zeros e plos determinaro os componentes, de acordo com as equaes
mostradas a seguir.
9-12
O plo na origem causa uma variao inicial no ganho de -20dB/dec. A freqncia na
qual esta linha cruza (ou deveria cruzar) o ganho unitrio definida como a "freqncia de
ganho unitrio" - UGF. G o ganho necessrio dar ao compensador para que se obtenha a
freqncia de corte desejada.
Tipo 1:
UGF
C R G
f i

1
2
(9.53)
Tipo 2:
UGF
R C C
+
1
2
1 1 2
( )
(9.54)
C
f G k R
2
1
1
2

(9.55)
C C k
1 2
2
1 ( ) (9.56)
R
k
f C
2
1
2

(9.57)
Tipo 3:
UGF
R C C
+
1
2
1 1 2
( )
(9.58)
C
f G R
2
1
1
2

(9.59)
C C k
1 2
1 ( ) (9.60)
R
k
f C
2
1
2

(9.61)
R
R
k
3
1
1
(9.62)
C
f R k
3
3
1
2

(9.63)
9.4.3 Exemplo 1
Considere um conversor em meia ponte, operando a 20kHz, cuja funo de
transferncia apresenta os diagramas de Bode (v
o
(s)/v
c
(s)) mostrados na figura 9.12.
Determinar um compensador para que se tenha uma margem de fase de 60.
9-13
Ganho
Fase
Ganho(dB)
Freq. (kHz)
Fase (graus)
0
+20
+ 40
-20
-40
+12
-12
0.1 1 4 10 100
0
+90
-90
-180
-155
-40dB/dec
Figura 9.12 Diagramas de Bode de conversor meia-ponte.
Soluo:
A freqncia de corte em malha fechada ser de 4kHz.
Nesta freqncia, o sistema apresenta uma atenuao de 12dB. Assim, o controlador
deve ter um ganho de 12dB (4 vezes).
Ainda em 4kHz, a defasagem provocada pelo sistema de 155. O avano de fase
necessrio :
Avano = 60- (-155) - 90= 125
Isto significa que devemos usar um controlador do tipo 3.
Usando as curvas mostradas anteriormente, determinamos um fator k = 16.
Os componentes so agora calculados, arbitrando um valor para R1 de 10k.
C2 = 1nF
C1 = 15nF
R2 = 10,6k
R3 = 667
C3 = 15nF
O zero duplo estar alocado em 1kHz, enquanto o plo duplo estar em 16kHz.
O diagrama de Bode do controlador est mostrado na figura 9.13.
50d
0d
-50d
-100d

40
30
20
10
0
Ganho (dB)
Fase (graus)
Figura 9.13 Diagrama de Bode do compensador tipo 3.
9-14
9.4.4 Exemplo 2
Consideremos um conversor elevador de tenso, operando no modo contnuo. Como
j foi visto no captulo anterior, neste caso tem-se um sistema que apresenta um zero no semi-
plano direito, sendo de difcil controle.
Utilizando um compensador do Tipo 3, projetado de acordo com o roteiro visto, foi
simulado um sistema apresentando margem de fase de 10 graus e margem de ganho de 1,5 dB.
Tais valores estreitos indicam que a resposta do sistema a uma variao rpida na referncia
(ou na carga) deve ter um comportamento pouco amortecido, mas deve ser estvel.
A figura 9.14 mostra a resposta do sistema, em malha aberta (sem o compensador) e
em malha fechada, obtida a partir do circuito cujos parmetros esto mostrados na figura 9.15.
Na figura 9.16 tem-se a resposta no tempo a uma mudana de 5% na referncia, podendo-se
notar a variao da sada inicialmente no sentido oposto ao desejado (sistema de fase no
mnima) e o comportamento estvel mas subamortecido.
10Hz 100Hz 1.0KHz 10KHz 100KH
-360
100
-360
100
Conversor boost, em malha aberta, no modo contnuo Ganho (dB)
Fase (graus)
Fase (graus)
Ganho (dB)
Conversor boost em malha fechada com compensador Tipo 3
-180
o
-180
o
0
0
Figura 9.14 Resposta em freqncia de conversor boost operando no modo contnuo,
incluindo compensador do Tipo 3.
Figura 9.15 Diagrama do conversor boost simulado, incluindo o compensador.
9-15
0s 10ms 20ms 30ms 40ms 50ms
400V
300V
200V
100V
Tenso de sada
Tenso de referncia
Figura 9.16 Resposta no tempo a uma variao em degrau na referncia para um conversor
boost operando no modo contnuo, com compensador Tipo 3.
[9.1] Middlebrook, R.D. and Cuk, S.: "A General Unified Approach to Modelling Switching
Converter Power Stage". 1976 IEEE Power Electronics Specialists Conference
Record, pp. 18-34
[9.2] Cuk, S. and Middlebrook, R.D. : "A General Unified Approach to Modelling
Switching DC-to-DC Converter in Discontinuous Conduction Mode". 1977 IEEE
Power Electronics Specialists Conference Record, pp 36-57
[9.3] Venable, H.D.: "The k-factor: A New Mathematical Tool for Stability Analysis and
Synthesis" Proc. of Powercon 10, March 22-24, 1983, San Diego, USA
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
10. MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA
CHAVE PWM
As topologias bsicas de conversores cc-cc possuem uma chave controlada e outra
no-controlada associadas a elementos lineares invariantes no tempo. O conjunto destas
duas chaves recebe o nome de chave PWM [10.1].
O objetivo neste captulo desenvolver um modelo linear para estas chaves, vlido
em torno do ponto de operao. O projeto adequado do compensador necessita um
conhecimento do modelo matemtico do comportamento do conversor frente a pequenas
perturbaes.
10.1 Propriedades invariantes das chaves PWM
A figura 10.1 mostra os conversores bsicos, indicando terminais chamados a, p e c,
denominados ativo, passivo e comum.
Vi
a
c
p
L
C
i i
a c
Vi
L
C
i
c
a
p
c
ia
Vi
L1
a
i
c
C
L2
C1
c
p
ia
Vi
a
i
a
p c
i
c
L
C
Figura 10.1 Conversores bsicos indicando terminais ativo (a), passivo (p) e comum (c).
A chave pode ser modelada da seguinte forma:
a
c
p
*
i i a c
Figura 10.2 Modelo da chave PWM.
onde o ciclo de trabalho e *=(1-), o seu complemento.
No modo contnuo, ic ser sempre diferente de zero. No intervalo (.) (chave
controlada fechada), independentemente da topologia, tem-se:
i t i t
a c
( ) ( ) (10.1)
v t v t
ap cp
( ) ( ) (10.2)
No intervalo complementar:
i t
a
( ) 0 (10.3)
v t
cp
( ) 0 (10.4)
Novamente, tambm neste tipo de anlise, interessam os valores mdios das variveis
(uma vez que se pretende utilizar ferramentas de anlise linear de sistemas). No estudo do
comportamento dinmico, as perturbaes estudadas sero, por hiptese, em frequncia
muito menor do que a frequncia de chaveamento e de pequena amplitude.
As grandezas mdias sero expressas por tipos maisculos, enquanto os termos
relativos s perturbaes sero indicados com uma letra em estilo script: d, v, etc.
Pode-se demonstrar que a seguinte relao verdadeira:
I I
a c
(10.5)
Considerando as formas de corrente ia(t) e ic(t) mostradas na figura 10.3, e ainda a
presena da resistncia srie do capacitor do filtro de sada, tem-se as ondas de vap(t) e
vcp(t) indicadas na figura 10.4, considerando e desprezando a ondulao na corrente.
i (t)
i (t)
a
c
t
t
t
T
Ia=Ic.
Ic
Figura 10.3 Corrente nos terminais ativo e comum.
A forma retangular de vap(t) (exceto no conversor abaixador, quando vap(t)
sempre igual tenso de entrada), decorre, assim, da presena de resistncia no caminho da
corrente ic(t). Desprezando a ondulao desta corrente, a ondulao na tenso vap(t) pode
ser dada por:
V I R
r c e
(10.6)
onde Re funo da resistncia srie equivalente do capacitor e da carga, Ro.
v (t)
v (t)
t
T
t
t
ap
cp
V
ap
Vr
v (t)
v (t)
t
T
t
t
ap
cp

V
cp
(a) (b)
Figura 10.4 Tenses nos terminais da chave PWM sem (a) e com (b) a ondulao na
corrente considerada.
Nos conversores elevador e abaixador-elevador, o capacitor de sada est em
paralelo com a carga, de modo que o valor de Re a associao em paralelo de R
se
e R. No
conversor Cuk Re = R
se
.
Da figura anterior, pode-se obter:
V V I R
cp ap c e
( * ) (10.7)
10.2 Modelo CC da chave PWM
Seja o ciclo de trabalho composto por uma componente de valor constante e uma
perturbao:
+ D d (10.8)
Para um ciclo de trabalho constante (=D), e supondo que as variveis sofram
alguma perturbao devido a mudana na tenso de entrada ou na carga, tem-se:
( ) ( ) I D I
a a c c
+ + i i (10.9)
i i
a c
D (10.10)
v v i
cp ap e c
D D D R * (10.11)
Das equaes anteriores, obtm-se o circuito equivalente dado na figura 10.5, no
qual o "transformador" um elemento fictcio e que permite a transformao de tenses ca
ou cc.
a
p
c
v
v
1: D
. . i i
D.D*.Re
a
ap
cp
c
Figura 10.5 Circuito equivalente (fictcio) para chave PWM com transformador CC.
10.3 Modelo CA da chave PWM
Para uma pequena perturbao no ciclo de trabalho, tem-se:
i i d
a c c
D I + (10.12)
v v d i d
cp ap c e c e ap c e
D I R R D V I R D + + ( * ) ( * ) (10.13)
[ ]
v
v
i
d
ap
cp
c e ap c e
D
R D V I D D R
D
+ + * ( * ) (10.14)
V V I R D D
D ap c e
+ ( * ) (10.15)
Destas equaes pode-se representar a chave como mostrado na figura 10.6:
Na verdade, este modelo geral, podendo ser usado para a anlise CC fazendo-se
d=0 e i
c
= Ic.
a
p
c
v
1: D
. . i
*.Re i
a
cp
c
Ic
+
-
d
d.
V
D
D
D.D
Figura 10.6 Modelo da chave CA
10.4 Efeito das perdas em conduo e do tempo de armazenamento sobre o modelo da
chave PWM
Especialmente para os transistores bipolares, a atraso decorrente do tempo de
armazenamento provoca uma alterao no ciclo de trabalho efetivo do conversor, de modo
que a perturbao no ciclo de trabalho pode ser representada por:

ef
=
i
c
me
I
(10.16)
onde I
me
um parmetro que depende do tipo de circuito de acionamento de base do
transistor.
Substituindo (16) em (12) e (14) chega-se a:
i i d
a
c
me
c c
D
I
I
I
1
]
1
+ (10.17)
v
v
i d
c
ap
p
c e
m D
D
R D
r
D
V
D
+ +
_
,
* (10.18)
r
V
I
m
D
me
(resistncia modulada)
Como geralmente D >> Ic/Ime, pode-se reescrever (10.17):
i i d
a c c
D I + (10.19)
Isto significa que, no modelo, a incluso do tempo de armazenamento no afeta o
comportamento da corrente, mas apenas o da tenso, como se pode observar na figura 10.7,
na qual so includas as resistncias de conduo do diodo (r
d
) e do transistor (r
t
).
p
a
i a
c
i c
r
r
t
d
r
m
D.D*.Re
Figura 10.7 Modelo da chave incluindo resistncias do diodo, do transistor e modulada.
V D V I D R I r D I r
cp ap c e c t c d
( * ) * (10.20)
Admitindo uma perturbao no ciclo de trabalho, = D + d, de (10.20) chega-se a:
v
v
i d
ap
cp
c c
D
D
r
V
D
+ (10.21)
r r D r D r D D R
c m t d e
+ + + * * (10.22)
V V D D I R I r r
D ap c e c d t
+ + ( * ) ( ) (10.23)
O que leva ao modelo mostrado na figura 10.8:
a
p
1: D
. .
D.D*.Re
i
a
c
i
c
Ic
+
-
d
d.
V
D
D
r
m
r D
t
+D*r
d
Figura 10.8 Modelo completo da chave PWM.
10.5 Anlise do conversor abaixador de tenso
As seguintes relaes sero obtidas:
vo(s)/vi(s) : variao da sada frente a perturbao na entrada
M = Vo/Vi : taxa de converso
Zin : impedncia de entrada
Zout : impedncia de sada
vo(s)/(s) : variao da sada frente a perturbao no ciclo de trabalho
O circuito (figura 10.9) e o modelo (figura 10.10) esto indicados a seguir.
Vi
a
c
p
L
C
i i
a c
Figura 10.9 Conversor abaixador de tenso.
p
1: D
. .
D.D*'.Re
i
a
c
i
c
+
-
Ic d.
d
V
D
D
r
m
r D
t
+D*r
d
a1 a c1
L R
L
Rse
C
Ro
v
v
v
v
v
cp
c1p
o
v
i
a1p
ap
i
o
i
1
+
Figura 10.10 Modelo para o conversor abaixador de tenso.
10.5.1 Anlise CC
Analisando o modelo, e considerando que: o ciclo de trabalho constante (d = 0); os
indutores so representados apenas por suas resistncias; os capacitores esto abertos; a
tenso de entrada; V
i
constante; R
e
= 0, obtm-se:
V V
ap i
(10.24)
V D V
c p ap 1
(10.25)
V Vo R r D r D r I
c p L m t d c 1
+ + + ( * ) (10.26)
Io
Vo
Ro
(10.27)
de cujas equaes se obtm:
M
Vo
V
D Ro
Ro R r r D r D
i L m t d

+ + + + *
(10.28)
Desprezando rm, RL, rt e rd, ento:
M
Vo
V
D
i
(10.29)
10.5.2 Determinao de vo(s)/vi(s)
Admitindo ciclo de trabalho constante (d = 0) e que a tenso se entrada sofra
pequenas perturbaes (v
i
= V
i
+ v
i
), da inspeo do modelo tem-se:
( ) D r D r D r R L
d
dt
i o m t d L c
c
+ + + + v v i
i
* (10.30)
v i
o o
Ro (10.31)
R r D r D r R
m t d L 1
+ + + * (10.32)
v i i
o se
R
C
dt +
1 1
1
(10.33)
i i i
c o
+
1
(10.34)
Aplicando a transformada de Laplace s equaes anteriores e resolvendo-se, chega-
se ao diagrama de blocos mostrado na figura 10.11:
Pelo diagrama, obtm-se:
v
v
o
i
se
se
se se
se se
s
s
D Ro s C R
Ro C L R C L
s s
C Ro R Ro R R R L
L C Ro R
Ro R
L C Ro R
( )
( )
( )
( )
( )
( ) ( )
+
+
+
+ + +
+
1
]
1
+
+
+
1
2 1 1 1
(10.35)
sL+R
1
1
1
Ro
+
-
+
-
Rse+
1
sC
i o
v
v
i
i
i
c
o
1
Figura 10.11 Diagrama de blocos do sistema.
Desprezando os elementos parasitas do modelo, recai-se na expresso clssica para o
conversor:
v
v
o
i
s
s
D
L C
s s
Ro C L C
( )
( )

+
1
1 1
2
(10.36)
Nota-se de (10.35) e (10.36) que o comportamento depende do ponto de operao,
ou seja, do ciclo de trabalho.
10.5.3 Clculo de v v
o
(s)/d d(s)
Sabendo que V
ap
= V
i
, e admitindo v
i
constante (v
i
= 0) e que o ciclo de trabalho
sofra pequena perturbao, da anlise do modelo tem-se:
v v
d
ap a p D
V
D

1
0 (10.37)
v v
c p a p
D
1 1
(10.38)
o que resulta em:
v d
c p D
V
1
(10.39)
Como no existe ondulao de tenso em v
ap
(j que para este conversor Re = 0),
pode-se escrever, de (10.23):
V V I r r
D i c d t
+ ( ) (10.40)
Definindo R
2
= r
d
- r
t
+R
L
(10.41)
chega-se ao seguinte sistema de equaes, o qual leva ao diagrama de blocos mostrado na
figura 10.12:
V R L
d
dt
D o c
c
+ d v i
i
2
(10.42)
v i
o o
Ro (10.43)
v i i
o se
R
C
dt +
1 1
1
(10.44)
i i i
c o
+
1
(10.45)
sL+R
2
1
1
Ro
+
-
+
-
Rse+
1
sC
o
v d
V
D
i
c
i
o
i
1
Figura 10.12 Diagrama de blocos do sistema.
Do circuito equivalente (figura 10.10) obtm-se:
v
d
o
D
s
s
V F s
( )
( )
( ) (10.46)
F s
Ro s C R
L C Ro R
s s
C Ro R Ro R R R L
L C Ro R
Ro R
L C Ro R
se
se
se se
se se
( )
( )
( )
( )
( ) ( )
+
+
+
+ + +
+
1
]
1
+
+
+
1
2 2 2 2
(10.47)
V V I r r
D i c d t
+ ( ) (10.48)
Nota-se que a resposta independe do valor mdio do ciclo de trabalho, ou seja, do
ponto de operao.
A figura 10.13 mostra os diagramas de Bode da funo de transferncia entre a
tenso de sada e o ciclo de trabalho, considerando e desprezando as resistncias parasitas
do modelo.
50
0
50
1 10 100 1000
200
100
0
1 10 100 1000
110
4
110
5
Ganho (db)
Fase (graus)
f (Hz)
Sem Rse e R2
Com Rse e R2
Valores usados:
110
5
110
4
Vi=100
Ro=10
Rse=0,3 C=100uF
L=10mH
Po=250W
rd=0,3 rt=0,1
0,5
rm=1
Figura 10.13 Diagramas de Bode relativos figura 10.12.
10.5.4 Clculo de Zin (impedncia dinmica de entrada)
Por definio:
Z
in
= V
in
(s)/I
in
(s) (10.49)
Do modelo, V
in
(s) = v
i
(s) e I
in
(s) = i
a
(s). Admitindo um ciclo de trabalho constante (d = 0),
tem-se:
i i
a c
D (10.50)
Do diagrama de blocos tem-se:
( )
( )
i
v
c
i
se
se
se se
se se
s
D s
s C Ro
L C Ro R
R
Ro s C Ro
s s
L C Ro R R R R
L C Ro R
R Ro
L C Ro R
( )
( ) ( )
( ) ( )

+
+

+
1
]
1
+
+ + +
+
1
]
1
+
+
+
1
1
2 1 1 1
(10.51)
( )
E s s
L C Ro R R R R
L C Ro R
R Ro
L C Ro R
se se
se se
+
+ + +
+
1
]
1
+
+
+
2 1 1 1
( )
( ) ( )
(10.52)
Z
s
s D
E C L Ro R
s C Ro R
in
i
a
se
se

+
+ +
v
i
( )
( )
( )
( )
1
1
2
(10.53)
10.5.5 Clculo de Z
out
(impedncia dinmica de sada)
Por definio, curto-circuitando as fontes de tenso, e abrindo as fontes de corrente,
tem-se:
Z
S
S
Ro R
S C
out
o
c
se
1
]
1
+
1
]
1
v
i
( )
( )
/ / / /
1
(10.54)
4
6
8
10 100 1000 1 10
4
0
50
100
10 100 1000 1 10
4
1 10
5
Mdulo
[]
Fase
(graus)
f (Hz)
1 10
5
Figura 10.14 Comportamento da impedncia de entrada.
Do diagrama de blocos,
v
i
o
c
s
s
s L R
( )
( )
+
1
(10.55)
Trabalhando as equaes precedentes, tem-se:
[ ]
Z
Ro R
L C Ro R
S L
R
s C R
E
out
se
se
+
+

1
]
1
+
1
1
1 1
( )
(10.56)
0
0.5
1
1.5
10 100 1000 1 10
4
1 10
5
40
20
0
10 100 1000 1 10
4
1 10
5
Mdulo
[]
Fase
(graus)
f (Hz)
Figura 10.15 Comportamento da impedncia de sada.
[10.1] Vorprian, V.: Simplify PWM Converter Analysis Using a PWM Switch Model.
PCIM, March 1990, pp. 10-15.
Fontes Chaveadas - Cap. 11 CIRCUITOS INTEGRADOS DEDICADOS J. A. Pomilio
11. CIRCUITOS INTEGRADOS DEDICADOS AO ACIONAMENTO
E CONTROLE DE FONTES CHAVEADAS
Nos ltimos 15 anos, uma variedade de circuitos integrados dedicados ao controle
de fontes chaveadas foi desenvolvida. Os controladores que operam no modo tenso
(controlando o valor mdio da tenso de sada) ainda dominam o mercado, embora
diversos permitam operao no modo corrente (controlando a corrente sobre o elemento
indutivo do circuito). O mtodo de controle mais utilizado o de Modulao por Largura
de Pulso, embora existam circuitos que operam com Modulao em Freqncia.
Alguns CIs possuem apenas 1 sada, enquanto outros fornecem 2 sadas deslocadas
de 180eltricos entre si. Alm disso, a maioria possui um amplificador de erro e uma
referncia interna, permitindo a implementao da malha de controle.
A tabela 11.I indica algumas caractersticas de diferentes circuitos.
TABELA 11.I Classificao e exemplos de circuitos integrados para fontes chaveadas
Modo Tenso Modo Tenso com
Latch
Modo Corrente
Tcnica de controle
(esquemtico)
Osc.
Ref.
MLP
Osc.
S
R
Q
Ref.
MLP
Osc. S
R
Ref.
I
Sada nica MC34060 MPC1600 UC1842
Sada dupla TL494/594 SG3525/26/27 UC1846
Caracterstica
Baixo custo Limite digital de
corrente.
Boa imunidade a rudo
Especial para Fly-back.
Inerente compensao
da tenso de entrada
Formas de onda
As caractersticas especficas de cada CI variam em funo da aplicao, do grau de
desempenho esperado, das protees implementadas, etc. Em linhas gerais pode-se dizer
que os atuais CIs possuem as seguintes caractersticas:
. oscilador programvel (freqncia fixa at 500kHz)
. sinal MLP linear, com ciclo de trabalho de 0 a 100%
. amplificador de erro integrado
. referncia de tenso integrada
. tempo morto ajustvel
. inibio por sub-tenso
. elevada corrente de sada no acionador (100 a 200mA)
. opo por sada simples ou dupla
. "soft start"
. limitao digital de corrente
. capacidade de sincronizao com outros osciladores
11.1 Tcnicas de isolao de sistemas com reguladores chaveados
A implementao de uma fonte de tenso desacoplada da rede deve prever a
capacidade de oferecer na sada uma tenso com boa regulao e, em geral de valor
reduzido (em comparao com a tenso da rede). Uma outra caracterstica deve ser a
isolao entre entrada e sada, de modo a proteger o usurio de choques devido fuga de
corrente e ao elevado potencial da entrada.
A figura 11.1 indica 2 possibilidades de implementao de fontes de alimentao
isoladas, podendo-se notar os diferentes "terras".
Retificador de
entrada e filtros
Elementos de
Chaveamento
Amplif. de erro e
Controlador MLP
Filtro de
Retificador e
Sada
Vo
Vi (ac)
T2
T1
Retificador de
entrada e filtros
Elementos de
Chaveamento
Filtro de
Retificador e
Sada
Vo
T1
Vi (ac)
Controlador
MLP
Ref
Ampl.
erro
Isolador tico
Figura 11.1 Algumas alternativas para isolao do circuito de controle e acionamento
Na 1 figura, o circuito de controle est no mesmo potencial da sada, ficando a
isolao por conta dos transformadores T1 (de potncia) e T2 (de acionamento). J na
figura (b) o circuito de controle est no potencial da entrada e a isolao feita pelo
transformador T1 (potncia) e por um isolador tico, o qual realimenta o sinal de erro da
sada.
11.2 TL494
A figura 11.2 mostra o diagrama interno do CI TL494.
Referncia
Vref
Vcc
Oscilador
R
C
-
+
-
+
+
-
+
-
GND
.
.
.
.
.
.
.
1 2 3 15 16
7
14
5V
12
13
6
5
4
0,12V
0,7V
0,7mA
1 2
Amplif. de erro
FF
CK
Q
Q
Q1
Q2
Comparador
com tempo morto
Modo de controle da sada
.
.
Vcc
.
MLP
Figura 11.2 Diagrama interno do CI TL494
O TL494 possui 2 sadas, com deslocamento de 180 eltricos, de modo a ser
possvel o acionamento de uma topologia tipo push-pull. Caso ambas sadas sejam
conectadas em paralelo, tem-se um acionamento para um conversor de uma nica chave.
A onda dente de serra utilizada para gerar o sinal MLP vem de um oscilador
interno cuja freqncia determinada por um par RC conectado externamente.
O sinal MLP obtido pela comparao da tenso sobre o capacitor (dente de serra)
com o sinal proveniente de um dos sinais de controle. A cada subida do sinal MLP altera-
se o estado do flip-flop, de modo a selecionar uma das sadas a cada perodo do oscilador.
Uma operao lgica entre o sinal MLP e as sadas do FF, enviada s sadas. Alm disso,
um sinal de controle de modo de sada (pino 13) faz com que, quando em nvel alto, as
sadas sejam adequadas a um conversor push-pull. Quando em nvel baixo, ambas as sadas
variam simultaneamente, uma vez que os sinais do FF ficam inibidos.
O sinal MLP depende ainda de um comparador que determina o tempo morto, ou
seja, uma largura de pulso mxima em cada perodo, o que garante um intervalo de tempo
em que ambas as sadas esto desligadas. Em uma topologia push-pull ou em ponte isto
impede a conduo simultnea de ambas as chaves, o que colocaria em curto-circuito a
fonte. Uma tenso interna de 120mV associada entrada de tempo morto garante um valor
mnimo de cerca de 4%, limitando assim o ciclo de trabalho mximo a 96%. Um potencial
mais elevado conectado a este pino (4), aumenta o tempo morto, numa faixa de variao
de 0 a 3,3V (tempo morto de 100%).
A regulao da tenso de sada usualmente feita por meio dos amplificadores de
erro, com o sinal de realimentao disponvel no pino 3. Os 2 amplificadores de erro
podem ser usados para fazer a realimentao de tenso e limitar a corrente pelo circuito.
As sadas dos amplificadores esto conectadas de modo a que o sinal na entrada do
comparador MLP (pino 3) seja determinado pelo amplificador que apresentar a tenso
mais elevada, o que leva menor largura de pulso nas sadas. A tenso neste pino
encontra-se entre 0,5 e 3,5V.
O CI dispe de uma fonte de referncia interna de 5V
11.3 UC1840
A famlia dos circuitos integrados UC1840 (Unitrode) foi desenvolvida
especialmente para uso no lado da entrada em conversores fly-back ou forward. A figura
11.3 mostra o diagrama de blocos do circuito.
Osc.
Ger.
Rampa
Comp.
MLP
Latch
MLP
Amp
Comp.
Comp.
Comp.
Comp.
Reset
Latch
Start
latch
Erro
Latch
Comp.
Comp.
40V
Fonte
Interna
5V
3V (int.)
3V(int.)
Clock
Drive
Latch
S
R
S
R
S
R
S
R
400mV
200uA
Histerese
11: Vin (sensor)
10: Rampa
15: Vin (fonte)
14: Polarizao
do driver
12: sada MLP
16: Ref. de 5V
13: GND
8: Partida suave ou
limitador de largur
6: Limiar de
limite de corrente
7: sensor de corrente
Rt/Ct : 9
Compensao: 1
Ent. inv: 17
Ent. NI: 18
Start/sub-tenso: 2
Reset: 5
Parada ext.: 4
sobre-tenso: 3 +
+
+
+
+
-
+
+
+
+
+
Figura 11.3 Diagrama de blocos interno do UC1840
O integrado oferece as seguintes caractersticas:
. operao em freqncia fixa, ajustvel por um par RC externo
. gerador de rampa com inclinao varivel de modo a manter um produto (volt x segundo)
constante, possibilitando regulao de tenso mesmo em malha aberta, minimizando ou at
eliminando a necessidade de controle por realimentao
. auto-inicializao de funcionamento
. referncia de tenso interna, com proteo de sobre-tenso
. proteo contra sobre e sub-tenso, incluindo desligamento e religamento programvel
. acionador de sada nico, para alta corrente, otimizado para rpido desligamento da
chave de potncia
Um circuito tpico de aplicao mostrado na figura 8.4.
Stop
Reset
sobre-tenso
R3
R2
R1
R5 Vref
Rf
Cf
Ampl.
Erro
sub-tenso
PWM
Partida
Suave
Remoto
Limite
corrente
R6
R7
Vref
Rb
Rd
Cd
R8
Rs
Cs
Rdc
Rcs
+Vin
Drive
Osc.
Ct
Rt
Vref
Ger.
Rampa
Cr N2
Rr
Rin
Cin
N1
N3
N4
N5
Entrada ca
Entrada cc
+Vin
Vref
R4
2
8
4
5
3
1
17
18
9
15 16
10
11
12
14
6
7
13
UC1804
Figura 11.4 UC1840 acionando conversor forward.
No incio da operao, e antes que a tenso no pino 2 atinja 3V, o comparador de
partida/sub-tenso (UV) puxa uma corrente de 200uA, causando uma queda de tenso
adicional em R1. Ao mesmo tempo o transistor de sada est inibido, fazendo com que a
nica corrente por Rin seja devido ao "start-up". O transistor de partida lenta est
conduzindo, mantendo o capacitor Cs descarregado.
Enquanto a tenso de controle permanecer abaixo do limite de partida
(determinado pelos resistores R4 e R5), o latch de partida no monitora sub-tenso.
Atingido o limite, o comparador de partida/UV elimina os 200uA, setando o FF de partida
para monitorar a sub-tenso. Alm disso, ativa o transistor de sada para alimentar a chave
de potncia, desliga o transistor de partida lenta, permitindo a carga de Cs (via Rs) e o
aumento gradativo da largura de pulso.
O pino 8 pode ser usado tanto para partida lenta quanto para limitar o mximo
ciclo de trabalho, bem como uma entrada de inibio do sinal MLP. A largura de pulso
pode variar de 0 a 90%, podendo o valor mximo ser limitado por um divisor de tenso
colocado no pino 8 (Rdc).
Quando se deseja uma rampa constante, Rr deve ser conectado referncia interna
de 5V. Quando se quiser uma operao com o produto (volt x segundo) fixo, Rr deve ser
ligado linha de alimentao CC.
A inclinao da rampa ser dada por:
dv
dt
V linha
R C
R R
=
( )
(8.1)
Seu valor mximo de 4,2V e o mnimo de 0,7V. A freqncia determinada por
RT (entre 1k e 100k) e CT (entre 300pF e 100nF).
A parte MLP do integrado formada pelo oscilador, pelo gerador de rampa, pelo
amplificador de erro, pelo comparador MLP, pelo FF de latch e pelo transistor de sada.
O amplificador de erro um operacional convencional, com uma tenso de modo
comum entre 1 e (Vin-2)V. Assim, qualquer das entradas pode ser conectada referncia
de 5V. A outra entrada deve monitorar a tenso de sada (ou a de entrada).
O comparador MLP possui entradas para o gerador de rampa, o amplificador de
erro, o circuito de partida lenta e o limitador de corrente. sada deste comparador tem-se
um pulso que se inicia ao final do pulso de clock do oscilador e termina quando a rampa
cruza o menor dos trs sinais de entrada citados. A durao do sinal do oscilador
determina a mxima durao possvel para o pulso MLP. O FF assegura a existncia de
apenas 1 pulso por perodo.
O transistor de sada capaz de fornecer 200mA, podendo acionar diretamente
transistores MOSFET ou bipolares.
Circuitos auxiliares para permitir deteco de sobre-tenso, parada e acionamento
comandados externamente tambm esto presentes.
Limitao de corrente e desligamento em caso de sobre-corrente so
implementados com comparadores de diferentes limiares. Na ocorrncia de uma
sobrecarga, estes comparadores estreitam o sinal MLP, ao mesmo tempo em que ligam o
transistor de partida lenta, descarregando Cs, assegurando um reincio de operao
adequado, quando cessar a falha.
11.4 UC1524A
O circuito integrado UC1524A uma verso melhorada dos primeiros
controladores MLP, o SG1524. O diagrama de blocos est mostrado na figura 11.5.
Um gerador de onda dente de serra tem sua freqncia determinada por um par RC
conectado externamente. O limite usual de 500kHz. A rampa gerada tem uma excurso
de aproximadamente 2,5V. O comparador MLP tem uma entrada (positiva) proveniente
deste gerador de rampa e a outra pode ser fornecida pelo amplificador de erro da tenso de
sada ou pelo limitador de corrente da sada..
O integrado possui um fonte interna de referncia de 5V, +1%. Desta forma, tal
tenso pode ser usada no amplificador de erro como referncia direta para sadas de 5V.
Caso a sada seja de maior valor, usa-se um divisor de tenso. O amplificador de erro do
tipo transcondutncia, ou seja, apresenta uma elevada impedncia de sada, comportando-
se como uma fonte de corrente. O compensador pode ser utilizado tanto entre a sada
(pino 9) e a entrada inversora ou entre a sada e o terra. O amplificador limitador de
corrente pode ser usado no modo linear ou com limitao pulso a pulso. Sua tenso de
limiar de 200mV.
Um sensor de subtenso inibe o funcionamento dos circuitos internos, exceto a
referncia, at que a tenso de entrada (Vin, pino 15) seja superior a 8V.
O sinal do oscilador aciona um flip-flop de modo a selecionar a qual das sadas ser
enviado o sinal MLP. Este sinal passa por um latch, de modo a garantir um nico pulso por
ciclo, podendo ainda ser inibido pela entrada de shutdown (pino 10), o qual atua em 200ns.
A sada dupla permite o acionamento de uma topologia push-pull. Os transistores podem
fornecer 200mA, suportando 60V, podendo ser paralelados.
A figura 11.6 mostra um conversor implementado com este CI.
+ 5V
Referncia
Sub-
tenso
Para circuitos internos
Osc.
Clock
+
-
+
-
+
-
1k
10k
Flip-
Flop
Limite de corrente
Ampl. Erro
200mV
15
3
6
7
9
1
2
4
5
8
10
14
13
11
12
16
Ca
Ea
Cb
Eb
GND
Shutdown
Vref Vin
Osc.
Rt
Ct
Compensao
Inv.
N. Inv.
PWM
Latch
S
R
.
.
.
.
.
.
.
.
. .
.
.
Figura 11.5 Diagrama de blocos interno do UC1524A
Figura 11.6 Conversor forward usando UC1524A.
Quando a alimentao ligada, a partida possibilitada pelo capacitor C2, o qual
se carrega via R1. O enrolamento N2 assume a alimentao quando se atinge a operao
em regime. A realimentao da tenso de sada fornecida por um circuito composto pelo
transistor Q3 e transformador T2, o qual permite amostrar a sada de 5V a uma freqncia
de 40kHz.
A cada ciclo, a tenso de sada transferida de N1 para N2 (em T2), onde o
retificador D1 carrega o capacitor de 20nF, fornecendo um sinal mdio proporcional
sada. O diodo D2 (conectado referncia interna de 5V) usado para compensar em
termos de temperatura o efeito de D1. D3 realiza uma limitao do ciclo de trabalho.
Um sensor resistivo usado para limitar, a cada ciclo, a corrente pelo enrolamento
N1 de T1. O compensador utilizado, basicamente do tipo PI, conectado ao pino 9.
11.5 UC1846
Este CI, mostrado na figura 11.7, adequado ao controle no modo corrente [11.1].
Possui uma fonte interna de referncia de 5,1V +1%, usada tambm para alimentar
circuitos de baixo consumo. Um gerador de rampa, com freqncia fixa, determinada por
um par RC conectado externamente (pinos 9 e 8), pode produzir um sinal de 1MHz. Um
sinal de sincronismo fornecido no pino 10. O sinal de sada do oscilador tem um tempo
baixo mnimo, o qual inibe ambas as sadas durante um intervalo, garantindo um tempo
morto mnimo. A durao deste intervalo depende tambm do resistor e do capacitor do
oscilador, sendo coincidente com o intervalo de diminuio da tenso da onda dente de
serra.
+ 5,1 V
Referncia
Sub-
tenso
Osc.
Clock
+
-
+
-
+
-
Ampl. Erro
15
10
9
8
3
4
6
5
16
2
GND
Shutdown
Vref Vin
Sinc.
Rt
Ct
.
.
.
Sensor de corrente
0,5 mA
6k 350mV
-
+
1 Limite de
Corrente
7 Compensao
0,5V
S
S
R
Q
FF
Q
Q
T
13
Vc
11
Sada
A
Sada
B
14
12
Comp.
PWM
X3
.
.
.
.
.
.
.
.
.
.
.
Comp.
Figura 11.7 Diagrama de blocos do UC1846
O amplificador de erro admite tenses na entrada entre 0 e (Vin-2)V. Sua sada,
comparada com a corrente (caracterstica de operao no modo corrente), definindo a
largura do pulso.
Diferentes mtodos de se observar a corrente podem ser usados. O mtodo
resistivo o mais simples, embora em geral, para reduzir a dissipao de potncia, tenha-se
uma tenso reduzida. Um filtro RC recomendado para eliminar rudos esprios, os quais
poderiam alterar o comportamento da largura do pulso de maneira errada. Um
acoplamento via transformador permite isolao e aumento de eficincia, embora aumente
a complexidade e o custo do sistema. A figura 11.8 mostra algumas possibilidades de
medida da corrente.
X3
+
-
Rs
3
4
X3
+
-
Rs
3
4
Cf
Spike
Sada
4
3
-
+
X3
Rs
(a)
(c)
(b)
I
Trafo de corrente
+
-
X3
4
3
(d)
Figura 11.8 Mtodos para medio da corrente pelo transistor
O CI permite ainda um limitador de corrente, atravs de uma limitao do mximo
valor do erro de tenso, cujo valor pode ser estabelecido pelo usurio, atravs do pino 1.
Este mesmo pino, pela colocao de um par RC pode ser usado para partida suave.
Uma funo de inibio do funcionamento do CI (impedindo a sadas dos pulsos)
pode ser feita atravs do pino 16 (shutdown), por meio da aplicao de uma tenso
superior a 350mV.
Sub-tenso detectada, atravs da medida da tenso Vin (pino 15), inibindo a sada
dos pulsos. Os transistores de sada podem fornecer 100mA contnuos ou 400mA de pico.
A figura 11.9 mostra um conversor push-pull utilizando o UC1846. Note-se que
no existe nenhuma implementao visando impedir o desbalanceamento de corrente entre
os enrolamentos, o que levaria saturao do ncleo. Tal funo naturalmente realizada
pela operao no modo corrente, pois, caso o ncleo entrasse em saturao, a corrente
cresceria muito rapidamente, o que implicaria numa reduo na largura do pulso,
diminuindo a tenso aplicada numa das polaridades.
Figura 11.9 Conversor push-pull usando o UC1846
11.6 GP605
O GP605 [11.2] utiliza modulao em freqncia ao invs de MLP. O pulso
mantido com largura constante enquanto a freqncia varia dentro de uma faixa
determinada por um capacitor (freqncia mnima) e por um resistor (freqncia mxima).
A figura 11.10 mostra seu diagrama de blocos.
Sobrecarga
Sobretenso
Subtenso
Remoto
VCO Monoestvel
FF
Soft-start
Shutdown
sncrono
7
Vcc
4
GND
12
Soft-start
5 V
3
Vref
8
6
5
Out A
Out B
GND
10
Seq.
9
Ton
11
C
14
R
13
VCO
1
RSD
16
OL
15
UV/OV
2
OLRD
Figura 11.10 Diagrama de blocos do GP605
A realimentao de tenso controla a freqncia do sinal nas duas sadas
complementares, as quais tem capacidade de acionamento direto de MOSFETs. Estas
sadas podem ser conectadas de modo a atuarem conjuntamente, fornecendo uma sada
com o dobro da freqncia. A freqncia de operao vai at 2MHz.
O CI inclui ainda funes auxiliares como partida suave, desligamento remoto,
fonte interna de 5V, protees contra sub-tenso, sobre-tenso e sobre-carga, . Em caso de
desligamento (comandado ou por sobre-carga) o sistema se reinicializa sozinho quando a
causa da parada deixa de existir.
O atraso na volta ao funcionamento determinado por um par RC conectado ao
pino 2, o qual passa a atuar quando a sobre-carga (monitorada pelo pino 16) deixa de
existir.
A largura do pulso tambm determinada por um par RC conectado em paralelo e
ligados ao pino 9. A durao do pulso deve ser tal que, na mxima freqncia de operao,
seja possvel haver um tempo desligado mnimo de cerca de 300ns, necessrio para a
correta operao do CI.
O capacitor conectado ao pino 11 controla a mnima freqncia do VCO. J o
resistor ligado ao pino 14 determina a mxima freqncia. Seu mnimo valor 10k. A
partida lenta feita atravs de um capacitor conectado ao pino 12.
A entrada do VCO projetada para utilizar diretamente um opto-acoplador cujo
diodo esteja referenciado sada. A faixa de operao linear entre 1,1 e 6,5V.
A proteo contra sub e sobre-tenso feita por um comparador com janela. Na
ocorrncia de falha inibe-se a sada de pulsos, at que a falha cesse.
Uma aplicao tpica em conversor ressonante (meia ponte), com carga em
paralelo, mostrada na figura 11.11.
Figura 11.11 Conversor ressonante (meia-ponte) usando GP605
A partida feita aproveitando-se a prpria alimentao CC, a qual substituda
atravs de um enrolamento auxiliar do transformador principal. R6 deve ser elevado o
suficiente para produzir baixas perdas. O acionamento de um dos transistores feito
diretamente, enquanto para o outro necessria isolao, o que feito por T3.
A sobre-carga detectada por um transformador de corrente, conectado em srie
com o primrio de T1. Do secundrio vai a informao para o pino 16.
A referncia dada por uma fonte estabilizada e ajustvel (U4), sendo que o
compensador implementado no potencial da sada. A informao transferida para o
potencial da entrada pelo opto-acoplador, diretamente para a entrada do VCO.
11.7 MC34262
A maneira mais simples de obter uma tenso CC para alimentar uma fonte
chaveada, a partir da rede, utilizar um retificador e um filtro capacitivo. O capacitor se
carrega apenas quando a tenso da entrada for maior do que a tenso sobre ele, o que
implica em um pico de corrente pela alimentao. Isto resulta em um fator de potncia
muito baixo (entre 0,5 e 0,7), alm de grande contedo harmnico da corrente. A figura
11.12 mostra o circuito e a figura 11.13 mostra as formas de onda da corrente e da tenso
de entrada .
Vac
+
Carga
Conversor
Figura 11.12 Conversor com filtro capacitivo
Figura 11.13 Formas de onda da corrente e da tenso de entrada no conversor.
Um fator de potncia mais elevado pode ser obtido por meio de um filtro passivo
de entrada, mas o qual deve operar em 60Hz, chegando-se, nos melhores casos a um fator
de potncia de 0,9.
Uma soluo mais adequada o uso de um circuito ativo [11.3], o qual possibilita
um fator de potncia praticamente unitrio, alm de, por operar a alta freqncia, permitir
o uso de elementos de filtragem de baixo valor e tamanho.
Estes circuitos ativos podem ser, por exemplo, conversores elevadores de tenso
(de uso mais generalizado) ou ainda conversores abaixadores-elevadores. A figura 11.14
mostra um exemplo.
Vac
+
Carga
Conversor
MC
34262
Cap. para
altas freq.
Pr-regulador
Figura 11.14 Pr-regulador de fator de potncia baseado na topologia elevadora de tenso.
O MC34262 um CI especialmente projetado para operar como um pr-conversor
capaz de garantir um fator de potncia unitrio na entrada de um conversor CC-CC (ou
CC-CA). adequado a um conversor elevador de tenso, operando no modo corrente,
possuindo muitas das implementaes usuais nos CIs descritos anteriormente, mas tambm
algumas especficas para sua aplicao.
O diagrama de blocos do circuito, em uma aplicao tpica, est mostrado na figura
11.15.
Figura 11.15. Diagrama de blocos e circuito de aplicao do MC34262
O amplificador de erro do tipo transcondutncia, ou seja, tem elevada impedncia
de sada, o que permite realizar a funo do controlador conectando-se os componentes
adequados apenas em sua sada (pino 2). A entrada no inversora deste amplificador no
acessvel, dispondo internamente de uma tenso de referncia de 2,5V. O sinal da tenso
de sada, por meio de um divisor de tenso adequado, conectado entrada inversora
(pino 1). Este mesmo sinal usado pelo sensor de sobre-tenso de sada, o qual inibe a
liberao de pulsos para o transistor de potncia.
A sada deste amplificador de erro uma das entradas do bloco multiplicador, o
qual se constitui no responsvel pela caracterstica de corretor de fator de potncia do CI.
A outra entrada do multiplicador vem da tenso de entrada, aps o retificador de onda
completa (pino 3). A sada do multiplicador determina o nvel de tenso utilizado no
comparador de corrente, definindo assim o comportamento da corrente, em sua forma e
amplitude.
A corrente consumida pelo pr-conversor passar a seguir uma forma senoidal,
estando em fase com a tenso, o que garante o fator de potncia unitrio.
O CI opera no modo de conduo crtico, ou seja, permitindo que a corrente atinja
o zero, mas no deixando-a neste nvel, como pode ser visto na figura 11.16.
ON
OFF
Corrente de
entrada
Tenso da rede
IQ1
ID5
corrente mdia
Figura 11.16 Formas de onda no modo de conduo crtico
O transistor de sada permanece em conduo at que o valor instantneo da
corrente atinja o limite estabelecido pela sada do multiplicador. Com seu desligamento, a
corrente circula pelo diodo D5, diminuindo, at atingir zero. A deteco do zero feita por
um comparador com histerese, a partir de um sinal vindo de um enrolamento auxiliar
acoplado ao indutor. Quando se verifica tal situao, o latch RS libera a sada de um novo
e nico pulso para acionamento do transistor de potncia.
O mesmo enrolamento auxiliar possibilita a alimentao do CI, sendo a partida
determinada pela carga do capacitor C4 atravs do resistor R6.
O temporizador permite o incio ou reincio de funcionamento do conversor caso a
sada fique em nvel baixo por 400us aps a corrente do indutor ter atingido zero. Isto
pode ocorrer, por exemplo, se um rudo for detectado pela entrada do pino 4, levando ao
desligamento incorreto da sada.
O detetor de sub-tenso fica monitorando a tenso CC de alimentao do CI, a
qual deve ficar entre 8 e 14V (comparador com histerese). Um diodo zener interno de 36V
protege o integrado contra sobre-tenses.
O "quickstart" carrega o capacitor de compensao, C1, com 1,6V, o que o coloca
no limiar de atuao do multiplicador. Deste modo, assim que o circuito inicia a partida o
controle passa a atuar.
Os transistores de acionamento podem fornecer picos de 500mA, com tempos de
subida e descida de 50ns, com uma carga de 1nF. Um zener de 16V protege a juno
gate/source do MOSFET.
11.8 Referncias bibliogrficas
[11.1] Linear/Switchmode Voltage Regulator Handbook
Motorola Inc.
4 Ed., 1989, USA
[11.2] Product Catalog
Gennum Corporation
Canada, 1989
[11.3] Alberkrack, J.H.; Barrow, S.M.
Power Factor Controller IC Minimizes External Components
PCIM, Feb. 1993
Fontes Chaveadas - Cap. 12 CARACTERIZAO DE FONTES CHAVEADAS J. A. Pomilio
12-1
12. CARACTERIZAO DE FONTES CHAVEADAS
Apresentaremos aqui alguns aspectos que servem caracterizao do desempenho
das fontes chaveadas, bem como outros temas relacionados com o enquadramento do
equipamento dentro de normas internacionais de comportamento.
12.1 Requisitos de qualidade na alimentao de equipamentos sensveis
Especialmente para os equipamentos de computao, so estabelecidos limites em
termos da qualidade da energia a ele suprida. No existem, ainda, padres industriais
reconhecidos, no entanto, graas ao de grandes usurios (especialmente militares), a
CBEMA (Computer Business Equipment Manufacturers Association) adotou as curvas
mostradas na figura 12.1. Estas curvas aparecem na norma IEEE 446 como prtica
recomendada para sistemas de alimentao de emergncia, em aplicaes industriais e
comerciais.
As curvas definem um envelope dentro do qual deve estar o valor eficaz da tenso
suprida ao equipamento. Ou seja, quando os limites forem violados, o sistema de
alimentao ininterrupta deve atuar, no sentido de manter a alimentao dentro de valores
aceitveis.
Em outras palavras, se a tenso de alimentao estiver dentro dos limites no deve
ocorrer mal-funcionamentos do equipamento alimentado. Violaes dos limites podem,
ento, provocar falhas, que devem ser evitadas.
Via de regra, quem suporta a alimentao do equipamento na ocorrncia de falhas
de curta durao so as capacitncias das fontes de alimentao internas, de modo que,
eventualmente, mesmo violaes mais demoradas do que aquelas indicadas podem ser
suportadas.
Nota-se na figura 12.1 que, em regime, a tenso deve estar limitada a uma
sobretenso de 6% e uma subtenso de 13%. Quanto menor a perturbao, maior a
alterao admitida, uma vez que os elementos armazenadores de energia internos ao
equipamento devem ser capazes de absorv-la. Assim, por exemplo, a tenso pode ir a zero
por meio ciclo, ou ainda haver um surto de tenso com 3 vezes o valor nominal (eficaz),
desde que com durao inferior a 100 s.
12.2 Tempo de sustentao da tenso de sada (Hold-up)
Este teste determina o intervalo de tempo no qual a sada capaz de manter a
corrente nominal de sada quando ocorre uma interrupo na alimentao.
Esta interrupo na alimentao do equipamento pode ter origem em manobras de
equipamentos alimentados pela mesma rede, causando uma queda na tenso CA (ou CC)
com durao maior que 1/2 ciclo (8,33 ms).
O desempenho esperado determina a energia a ser acumulada nos capacitores a
serem utilizados na entrada e na sada do equipamento, o que pode levar a valores muito
maiores do que os necessrios para a operao em regime, ou seja, apenas para reduzir a
ondulao de tenso advindado chaveamento.
A figura 12.2 indica o procedimento de teste.
12-2
.001 .01 0.1 1 10 100 1000 ciclos
100u 1m 8.33m .1 .5
2 s
0%
-13%
-30%
-42%
-70%
+200%
+100%
+30%
+6%
100% Regime
Envelope de tolerncia de tenso
para equipamento computacional
Figura 12.1 Envelope de tolerncia de tenso tpico para sistema computacional.
+
-
+
-
Fonte
sob teste Vi
carga
nominal
osciloscpio
Vo
100%
Tenso de entrada
0
Vomin
Tempo de sustentao
Figura 12.2 Teste para verificao do tempo de sustentao da tenso de sada.
12.3 Regulao de linha
O teste relativo chamada regulao de linha mede a alterao na tenso de sada em
resposta a uma mudana na tenso de entrada.
O teste se faz com a fonte operando carga nominal, ou seja, todas as sadas devem
estar fornecendo a corrente nominal. A tenso de sada medida (0,1% de preciso mnima)
em 3 situaes de tenso de entrada: mnima, nominal e mxima. A figura 12.3 mostra o
arranjo para medio. A regulao de linha, dada em porcentagem :
12-3
Regula o de Linha =
Vo
max

Vo
Vo
ideal
min
100 (12.1)
onde Vomax e Vomin so medidas, respectivamente, mxima e mnima tenso de entrada.
V
Vo
Carga
nominal
+
-
+
-
Fonte
sob teste Vi
ajustvel
Figura 12.3 Teste de regulao de linha.
12.4 Regulao de carga
Este teste mede a alterao na tenso de sada em resposta a uma mudana na
corrente mdia de cada sada da fonte.
O teste feito com tenso nominal na entrada. Cada sada medida com 50% e com
100% da corrente nominal.
Regula o de carga =
Vo
max

Vo
Vo
ideal
min
100 (12.2)
onde Vomax e Vomin so medidas, respectivamente, a 50% e 100% da carga nominal.
Vo
+
-
+
-
Fonte
sob teste Vi
nominal
1/2
carga
nominal
1/2
carga
nominal
Figura 12.4 Teste de regulao de carga.
12-4
12.5 Resposta dinmica variao de carga
Embora este parmetro no seja usualmente publicado, ele uma informao
interessante, especialmente para o projetista, uma vez que permite verificar o desempenho
do sistema de controle utilizado.
basicamente um teste para medir o tempo necessrio para que a realimentao
corrija a tenso de sada na ocorrncia de uma variao em degrau na carga.
Este um parmetro que pior nas fontes chaveadas do que nas lineares, dada a
limitao (ao inverso da freqncia de chaveamento) no mnimo tempo de resposta.
Em geral so necessrios alguns ciclos para que ocorra a correo desejada. Isto
ocorre principalmente por que o filtro de sada impede uma resposta rpida mudana na
carga, sendo necessrio algum tempo para que todo o sistema atinja o novo ponto de
operao e possa corrigir a sada.
Tempos muito longos podem indicar um ganho CC muito baixo e ainda uma
freqncia de corte muito reduzida. Quanto mais os parmetros do compensador so
ajustados para uma situao conservativa em termos de estabilidade, pior a resposta
dinmica.
A figura 12.5 mostra o arranjo para a realizao do teste.
+
-
+
-
Fonte
sob teste Vi
nominal
1/2
carga
nominal
1/2
carga
nominal
osciloscpio
tempo de resposta
Vo
carga
100%
50%
Figura 12.5 Teste de resposta dinmica variao de carga.
12.6 Teste de isolao
Este teste verifica se a isolao entre a entrada, chassis e sada(s) excede um valor de
tenso mnima especificado. As tenses de teste so, tipicamente, CA (50 ou 60Hz),
podendo ser substitudas por uma tenso CC com um valor equivalente ao pico da tenso
CA.
12-5
O propsito do teste assegurar que no exista possibilidade de que tenses
potencialmente letais advindas da rede ou do prprio equipamento atinjam o usurio final do
produto.
As reas crticas para este teste so as isolaes do transformador de potncia, o
espaamento entre as trilhas da placa de circuito impresso e a isolao para o chassis.
A falha detectada caso ocorra uma corrente acima da especificada durante a
aplicao da tenso ao equipamento.
Alguns cuidados devem ser tomados durante a verificao da isolao, com o intuito
de no danificar os componentes do equipamento. Por exemplo, os fios de entrada devem
ser curto-circuitados, bem como os de sada. O uso de tenso CC mais conveniente por
no permitir a ocorrncia de fugas pelo transformador (acoplamento capacitivo), o que
poderia danificar algum componente. A figura 12.6 mostra o teste com tenso aplicada entre
entrada e sada, enquanto na figura 12.7 tem-se o teste entre entrada e chassis. Realiza-se
tambm o teste entre chassis e sada.
Os componentes colocados entre os terminais de entrada ou de sada e o chassis
devem suportar uma tenso maior que a tenso de teste. Tais componentes so basicamente
os capacitores do filtro de IEM. Tambm aqui deve ser usada uma tenso CC.
A tenso de teste deve ser rampeada em um tempo sempre superior a 2 segundos, de
modo a evitar a induo de tenses elevadas no circuito.
+
-
+
-
Fonte
sob teste
Alta
Tenso
CC
Todas as
sadas e
retornos
curtocircuitados
conjuntamente
curtocircuitados
Entrada e retorno
Figura 12.6 Teste de alta tenso entre entrada e sada.
+
-
+
-
Fonte
sob teste
Alta
Tenso
CC
Todas as
sadas e
retornos
curtocircuitados
conjuntamente
curtocircuitados
Entrada e retorno
Chassis/terra
Figura 12.7 Teste de alta tenso entre entrada e carcaa.
12.7 Interferncia Eletromagntica (IEM)
Dois tipos de interferncia devem ser consideradas: a conduzida pela rede de
alimentao e a irradiada.
12-6
Diferentes normas, nacionais (VDE - Alemanha, FCC - EUA) e internacionais
(CISPR - IEC), determinam os valores limites admissveis para o rudo eletromagntico
produzido pelo equipamento. No Brasil, a adoo de normas especficas sobre este assunto
est em discusso, seguindo-se, em princpio, as normas IEC-CISPR [12-1] a [12-4].
Estas normas, alm dos limites de sinal irradiado ou conduzido, determinam os
mtodos de medida, os equipamento de teste e classificam os produtos a serem testados em
funo de suas caractersticas prprias e do local onde devem ser utilizados (CISPR 16). Via
de regra, as fontes chaveadas so elementos internos aos equipamentos, devendo-se utilizar
os limites e procedimentos explicitados para tal equipamento.
Os limites mais severos referem-se a produtos utilizados em ambientes "domstico"
(classe B), o que significa, que so alimentados por uma rede na qual existem usurios que
no so indstrias ou estabelecimentos comerciais. Ambientes industriais e comerciais tem
seus equipamentos includos na chamada classe A.
No que se refere IEM conduzida, equipamentos de informtica possuem suas
normas (CISPR 22), enquanto os aparelhos de uso industrial, cientfico e mdico (ISM), so
regulados pela CISPR 11. Aparelhos eletrodomsticos so controlados pela CISPR14.
De modo simplificado, os testes de IEM irradiada devem ser feitos em ambientes
anecicos, quer seja um campo aberto ou uma cmara especial. J as medidas de IEM
conduzida fazem uso de uma impedncia artificial de linha, sobre a qual se realiza a medida
dos sinais de alta freqncia injetados pelo equipamento.
12.7.1 IEM irradiada
As medidas de IEM irradiada so feitas, tipicamente, para freqncias de 30MHz a
1GHz. As normas VDE estabelecem tambm limites para a faixa entre 10kHz e 30MHz. Tal
procedimento, no entanto, no adotado pelas normas CISPR nem pela maioria das normas
nacionais, que definem apenas a faixa de freqncias mais elevadas.
Os equipamentos ISM so divididos em grupos. No grupo 1 tem-se aqueles nos
quais existe energia em rdio-freqncia intencionalmente gerada e/ou condutivamente
acoplada, a qual necessria para o funcionamento interno do equipamento. No grupo 2
tem-se aqueles nos quais existe energia em rdio-freqncia intencionalmente gerada e/ou
usada em forma de radiao eletromagntica para o tratamento de materiais ou eletro-
eroso.
O perfil relativo aos limites da classe A determinado pela diviso do espectro, em
funo da sua ocupao pelo sistema de comunicao. Quando houver uma faixa de uso
comercial, a o limite deve ser mais baixo. Por esta razo, este perfil pode ser diferente em
cada pas, adaptando-se utilizao real do espectro.
A captao dos campos eltrico e magntico emitidos pelo equipamento feita por
meio de antenas localizadas em posies normatizadas.
A figura 12.8 mostra os limites da norma CISPR 11 (equipamento ISM) para classe
B. Os limites entre 150 kHz e 30 MHz esto sob considerao.
A origem do rudo irradiado est na presena de componentes de alta freqncia
presentes nas tenses e correntes da fonte (ou mesmo de outros subsistemas do
equipamento). Tais componentes, associados a elementos parasitas (indutncias e
capacitncias), podem produzir fenmenos de ressonncia que potencializam os efeitos de
tal rudo. Para freqncias elevadas, os condutores nos quais circulam as correntes, ou os
terminais nos quais se tem tenso, atuam como antenas, irradiando para o ambiente.
Do ponto de vista do projeto da fonte, no existe uma sistemtica explcita para
minimizar tais problemas, pode-se, no entanto, tomar algumas precaues que visam evitar o
agravamento da situao.
12-7
Todos os caminhos nos quais circula corrente elevada devem ter o menor
comprimento possvel, o que implica na proximidade fsica entre os componentes de
potncia. Os elevados dv/dt e di/dt advindos do chaveamento devem ser minimizadas por
meio de supressores e amaciadores.
Normalmente as fontes so colocadas dentro de caixas metlicas, as quais confinam
os campos magnticos produzidos (baseando-se na teoria da esfera Gaussiana). A blindagem
deve envolver todo o circuito que produz interferncia, formando um "curto-circuito" em
torno a ele. Qualquer juno na blindagem deve ter uma resistncia de contato muito baixa,
sob o risco de se perder sua eficcia.
10 30 100 300 1000
Frequncia (MHz)
50
40
30
Limite
dB(uV)
37dB
Medidas distncia de 10 m
Figura 12.8 Limites de IEM irradiada para equipamento ISM, grupo 1, classe B
12.7.2 IEM conduzida pela rede
A principal motivao para que se exija um limitante para a IEM que um
equipamento injeta na rede evitar que tal interferncia afete o funcionamento de outros
aparelhos que estejam sendo alimentados pela mesma rede. Esta susceptibilidade dos
aparelhos aos rudos presentes na alimentao no est sujeita a normatizao, embora cada
fabricante procure atingir nveis de baixa susceptibilidade.
A medio deste tipo de interferncia feita atravs de uma impedncia (LISN - Line
Impedance Stabilization Network) colocada entre a rede e o equipamento sob teste, cujo
esquema est mostrado na figura 12.9. A indutncia em srie evita que os rudos produzidos
pelo equipamento fluam para a rede, sendo direcionados para a resistncia de 1k, sobre a
qual feita a medio (com um analisador de espectro com impedncia de entrada de 50).
Os eventuais rudos presentes na linha so desviados pelo capacitor de 1F, no afetando a
medio.
Esta impedncia de linha pode ser utilizada na faixa entre 150kHz e 30MHz, que a
banda normatizada pela CISPR. A faixa entre 10kHz e 150kHz definida apenas pela VDE,
estando em estudo por outras agncias. Nesta faixa inferior, a LISN implementada com
outros componentes, como mostrado na mesma figura 12.9.
Tambm so feitas as distines quanto aplicao e ao local de instalao do
equipamento. A figura 12.10 mostra estes limites para a norma CISPR 11 (equipamentos
ISM). O ambiente de medida composto basicamente por um plano terra sobre o qual
colocada a LISN. Acima deste plano, e isolado dele, coloca-se o equipamento a ser testado.
As elevadas taxas de variao de tenso presentes numa fonte chaveada e correntes
pulsadas presentes em estgios de entrada (como nos conversores para correo de fator de
potncia) so os principais responsveis pela existncia de IEM conduzida pela rede.
12-8
No caso das correntes pulsadas, esta razo bvia, uma vez que a corrente presente
na entrada do conversor est sendo chaveada em alta freqncia, tendo suas harmnicas
dentro da faixa de verificao de IEM conduzida.
L1 L2
C1 C2 C3
R1 R2 R3
Fonte
Vo
Rede
CA
Analisador
de Espectro
(50 ohms)
. . . .
. .
.
9 a 150 kHz
L1=250uH
L2=50uH
C1=4uF
C2=8uF
C3=250nF
R1=10
R2=5
R3=1k
150kHz a 30MHz
L1=0
L2=50uH
C2=1uF
C3=100nF
R3=1k
R2=0
C1=0
Figura 12.9 Impedncia de linha normatizada (LISN).
10k 100k 1M 10M 100M
dBuV
f (Hz)
100
90
80
70
60
50
Classe A
Classe B
Figura 12.10 Limites de IEM conduzida pela norma CISPR 11 (equipamentos de uso
Industrial, Cientfico e Mdico - ISM)
A reduo dos nveis de IEM conduzida pode ser obtida com o uso de filtros de linha
[12.6]. Seu objetivo criar um caminho de baixa impedncia de modo que as componentes
de corrente em alta freqncia circulem por tais caminhos, e no pela linha. Devem-se
considerar 2 tipos de corrente: a simtrica e a assimtrica.
No caso de correntes simtricas (ou de modo diferencial), sua existncia na linha de
alimentao se deve ao prprio chaveamento da fonte. A figura 12.11 mostra esta situao.
A reduo da circulao pela linha pode ser obtida pelo uso de um filtro de segunda ordem,
com a capacitncia oferecendo um caminho de baixa impedncia para a componente de
corrente que se deseja atenuar. Os indutores criam uma oposio fuga da corrente para a
rede. Em 60Hz a queda sobre tais indutncias deve ser mnima.
12-9
J para as correntes assimtricas (ou de modo comum), como sua principal origem
est no acoplamento capacitivo do transistor com o terra, a reduo se faz tambm com um
filtro de segunda ordem. No entanto, o elemento indutivo deve ser do tipo acoplado e com
polaridade adequada de enrolamentos, de modo que represente uma impedncia elevada
para correntes assimtricas, mas no implique em nenhuma impedncia para a corrente
simtrica. Os capacitores fornecem o caminho alternativo para a passagem de tal
componente de corrente.
.
.
rede
fonte
Filtro de linha
aterramento
Figura 12.11 Circuito tpico com filtro de linha.
12.8 Referncias Bibliogrficas:
[12.1] CISPR specification for radio interference measuring apparatus and measurement
methods. International Electrotechnical Comission, International Special Committee
on Radio Interference, CISPR 16, second edition, 1987.
[12.2] Limits ans methods of measurement of electromagnetic disturbance characteristics
of industrial, scientific and medical (ISM) radio-freqency equipment. International
Electrotechnical Comission, International Special Committee on Radio Interference,
CISPR 11, second edition, 1990.
[12.3] Limits and methods of measurement of radio disturbance characteristics of electrical
lighting and similar equipment. International Electrotechnical Comission,
International Special Committee on Radio Interference, CISPR 15, fourth edition,
1992.
[12.4] Limits and methods of measurement of radio disturbance characteristics of electrical
motor-operated and thermal appliances for household and similar purposes, electric
tools and electrical apparatus. International Electrotechnical Comission,
International Special Committee on Radio Interference, CISPR 14, third edition,
1993.
[12.5] Barbi, Ivo: Curso de fontes chaveadas, Florianpolis, 1987.
[12.6] Nave, Mark J.: Power Line Filter Design for Switched-Mode Power Supplies. Van
Nostrand Reinhold, New York, 1991.

Apostilafonte Chaveada

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Apostilafonte Chaveada

Uploaded by

Copyright:

Available Formats

FONTES CHAVEADAS

Figura 3.4 Caracterstica de controle do conversor abaixador de tenso nos modos

Figura 3.15. Formas de onda do conversor Cuk em conduo contnua e descontnua

Figira 8.23 Tcnicas de controle no modo corrente.

You might also like