PROYECTO ADICIONAL 1 1.-Efecte las siguientes conversiones.

Secuencia propuesta:

3 4 =
33+4=37 3x11=33

37 / 2 1 18 / 2 0 9/2 1 4/2 0 2/2 0 0 =

2 1 8 4 2 1 1 0 0 1 0 1 2 5

37 / 7 2 5 =

2.-Resuelva las siguientes proposiciones y dibuje el smbolo de la compuerta equivalente si: a) Negramos las cuatro entradas y la salida de una compuerta NOR? b) Negramos las dos entradas y la salida de una compuerta NAND? c) Negramos las dos entradas de una compuerta EXOR?

a)NOR

b)NAND

c)XNOR

3.-Considere en el siguiente diagrama de tiempos las seales A, B y C como entradas y S1, S2, S3 y S4 como salidas, determine la Funcin booleana correspondiente a cada una de las salidas mencionadas:

4.-Con recurso de Manipulacin Algebraica obtenga las ecuaciones mnimas de las siguientes funciones: a) b)

5.-Disee un sistema electrnico digital que depende de cuatro variables de entrada llamadas A, B, C y D, adems una salida S que toma el valor lgico de 1 cuando: a) En la combinacin de entrada el nmero de variables con el mismo valor par. b) Excluyendo los casos cuando todas las entradas valgan uno (1111), y tambin cuando en la combinacin A y B sean cero y C y D sean uno (0011), adems de la combinacin en donde A y C son cero y B y D son uno (0101). c) Tambin ser uno cuando en la combinacin de entrada exista un solo uno en la variable A o un solo uno en la variable B o un solo uno en la variable C. La salida ser cero cuando no cumpla lo anterior. Para el diseo obtenga: a) La tabla de verdad b) Las ecuaciones mnimas SOP y POS utilizando Mapas de karnaugh c) El diagrama esquemtico de los dos resultados. d) Obtenga la ecuacin mnima y su diagrama en la forma And/Nor a) Diagrama de Bloques A B ATF22V10C S

C
D

b) Tabla de verdad A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 c) Ecuaciones mnimas 00 00 01 11 10
0 1 3 2

01
4 5 7 6

11
12 13 15 14

10 1 0 0 1
8 9 11 10

0 0 0 1

1 0 0 1

1 0 0 1

d) Diagrama esquemtico

SOP

POS

e) Ecuacin mnima y diagrama

a) Cdigo ABEL MODULE exmn "Entradas A,B,C,D pin 1..4; "Salidas S pin 18 istype 'com'; truth_table ([A,B,C,D]->[S]); [0,0,0,0]->[0]; [0,0,0,1]->[0]; [0,0,1,0]->[1]; [0,0,1,1]->[0]; [0,0,0,0]->[1]; [0,0,0,1]->[0]; [0,0,1,0]->[1]; [0,0,1,1]->[0]; [0,1,0,0]->[1]; [0,1,0,1]->[0]; [0,1,1,0]->[1]; [0,1,1,1]->[0]; [0,1,0,0]->[1]; [0,1,0,1]->[0]; [0,1,1,0]->[1]; [0,1,1,1]->[0]; test_vectors ([A,B,C,D]->[S]); [0,0,0,0]->[0]; [0,0,0,1]->[0]; [0,0,1,0]->[1]; [0,0,1,1]->[0]; [0,0,0,0]->[1]; [0,0,0,1]->[0]; [0,0,1,0]->[1]; [0,0,1,1]->[0]; [0,1,0,0]->[1]; [0,1,0,1]->[0]; [0,1,1,0]->[1]; [0,1,1,1]->[0]; [0,1,0,0]->[1]; [0,1,0,1]->[0]; [0,1,1,0]->[1]; [0,1,1,1]->[0]; END

b) Imagen de la simulacin

c) Archivo RPT Ecuaciones mnimas

Pin Out

d) Archivo JEDEC ispLEVER 5.0.00.47.19.05_Starter Lattice Semiconductor Corp. JEDEC file for: P22V10G V9.0 Created on: Fri Apr 12 21:24:38 2013 * QP24* QF5892* QV16* F0* X0* NOTE DEVICE NAME: GAL22V10C-10LP* NOTE Table of pin names and numbers* NOTE PINS A:1 B:2 C:3 D:4 S:19* L2156 11111111111111111111111111111111111111111111* L2200 11111111111101111111111111111111111111111111* L2244 10111011101111111111111111111111111111111111* L5808 00000000010000000000* V0001 0000XXXXXXXNXXXXXXLXXXXN* V0002 0001XXXXXXXNXXXXXXLXXXXN* V0003 0010XXXXXXXNXXXXXXHXXXXN* V0004 0011XXXXXXXNXXXXXXLXXXXN* V0005 0100XXXXXXXNXXXXXXHXXXXN* V0006 0101XXXXXXXNXXXXXXLXXXXN* V0007 0110XXXXXXXNXXXXXXHXXXXN* V0008 0111XXXXXXXNXXXXXXLXXXXN* V0009 1000XXXXXXXNXXXXXXHXXXXN* V0010 1001XXXXXXXNXXXXXXLXXXXN* V0011 1010XXXXXXXNXXXXXXHXXXXN* V0012 1011XXXXXXXNXXXXXXLXXXXN* V0013 1100XXXXXXXNXXXXXXHXXXXN* V0014 1101XXXXXXXNXXXXXXLXXXXN* V0015 1110XXXXXXXNXXXXXXHXXXXN* V0016 1111XXXXXXXNXXXXXXLXXXXN* C1090* FB10 e) Foto del circuito implementado

f)

Conclusiones y recomendaciones Pues Aprend que hay que prepararnos mejor para los exmenes, ya que si me fue mal Si estudie, hasta muy de madrugada, y a la maana del examen andaba todo con sueo y distrado, como recomendacin, dira que repasar desde antes, y no la noche anterior, tambin que no hay que dejar las tareas al final, ya que este trabajo lo hize en 1 dia y medio y si me tarde un buen.

UNIVERSIDAD AUTONOMA DE NUEVO LEON

FACULTAD DE INGENIERIA MECANICA Y ELECTRICA

ELECTRONICA DIGITAL PARA MECATRONICA I

Nombre: Marcos Eduardo Ortiz Cuevas Matricula: 1570045 Maestro: Juan ngel Garza Fecha: 12/abril/2013 N.L. 11