Laboratorio de Digitales I EE 635 M

1 INFORME PREVIO CIRCUITOS DIGITALES I 1. Del manual de C.I. defina los siguiente: a) Niveles lgicos TTL. En el estudio de los circuitos diferentes: VIL, VIH, VOL y VOH. lgicos, existen cuatro especificaciones lgicos

En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V que representa un nivel lgico 0 (BAJO). El rango de tensin VIH representa las tensiones vlidas de un1 lgico entre 2 y 5 V. El rango de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto estos valores no son permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura 9.1.4.

Figura 9.1.4. Nivel lgico de entrada de un circuito TTL

b) Niveles lgicos CMOS. En la figura 9.1.5. se muestran las tensiones VIL, VIH, VOL, VOH vlidas para los dispositivos CMOS de nivel +5 VDC.

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

Figura 9.1.5. Nivel Lgico de Entrada de un circuito CMOS +5 V c) Inmunidad al ruido. La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como comentamos, uno de los principales motivos del empleo de la lgica CMOS es su "muy bajo consumo de potencia". Cuando un circuito lgico CMOS se encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutacin. Esto lo podemos observar examinando cada uno de los circuitos de las Figuras anteriormente explicadas independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipacin de potencia dc tpica del CMOS de slo 2.5 nW por compuerta cuando VDD = 5 V; an en VDD = 10 aumentara slo 10 nW. Con estos valores de PD es fcil observar por qu la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de inters primordial.

d) Margen de ruido. Como definicin de ruido, se puede decir que es una seal esprea o no deseada, producida por la accin de campos elctricos y magnticos. Entre las causas valgan como ejemplos, una lnea cercana de la red elctrica, la accin de conmutadores elctricos, motores cercanos, etc. Estos efectos elctricos no deseados, inducen voltajes en los cables de conexin entre los circuitos lgicos o en los terminales de entrada de estos, que pueden ocasionar que el voltaje de entrada a un circuito caiga por debajo del valor mnimo que entiende como 1 (VIH, min) o exceda del valor mximo que entiende como 0 (VIL, max). Si se tiene en cuenta, que los circuitos lgicos trabajan en niveles de tensin continuos y que las seales de ruido son seales variantes en el tiempo. Podemos afirmar, que todas las seales de ruido no son captadas por las entradas de un circuito lgico. Suponiendo una seal con un pulso de ruido

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M de frecuencia f muy elevada, el tiempo de duracin de este pulsos ser muy pequeo (T=1/f). Si la duracin de este pulso es menor del orden de los nanosegundos (tiempo de repuesta de un circuito lgico), el circuito no se entera. Se llega por tanto a la conclusin de que para que afecte un pulso de ruido a un circuito lgico, la duracin del pulso deber ser mucho mayor que el tiempo de respuesta del circuito lgico, para que este ltimo lo considere como un nivel de tensin continuo. Para evitar este problema, el fabricante da unos mrgenes de tensin para nivel alto y otros para nivel bajo. Existiendo una franja entre ambos niveles llamada zona indeterminada, que hay que evitar para que el circuito lgico funcione correctamente.

e) Disipacin de potencia. En la siguiente grfica, podemos observar como la disipacin de potencia en funcin de la frecuencia de una compuerta TTL es constante dentro del rango de operacin. En cambio, en la compuerta CMOS depende de la frecuencia.

La disipacin de potencia de un CI CMOS ser muy baja mientras est en una condicin dc. Desafortunadamente, PD siempre crecer en proporcin a la frecuencia en la cual los circuitos cambian de estado. Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con oscilacin momentnea a la capacitancia de carga. Esta capacitancia consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la capacitancia de salida propia del dispositivo. Estas breves espigas de corriente son suministradas por VDD y pueden tener una amplitud regular de 5 mA y una duracin de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutacin aumente, habr ms de estas espigas de corriente por segundo y el consumo de corriente promedio de VDD aumentar. De este modo, en frecuencias ms altas, CMOS comienza a perder algunas de sus ventajas sobre otras familias lgicas. Como regla general, una compuerta CMOS tendr el mismo PD en promedio que una compuerta 74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situacin es ms compleja que la que se expresa aqu y un diseador lgico debe realizar un anlisis detallado para determinar si el CMOS tiene o no una ventaja en cuanto a la disipacin de potencia en cierta frecuencia de operacin.

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M f) Retardo de propagacin. Cuando se presenta un cambio de estado en la entrada de un dispositivo digital, debido a su circuitera interna, este se demora un cierto tiempo antes de dar una respuesta a la salida. A este tiempo se le denomina retardo de propagacin. Este retardo puede ser distinto en la transicin de alto a bajo (H-L) y de bajo a alto (L-H).

g) Producto velocidad potencia. Las familias de circuitos integrados digitales histricamente se han caracterizado tanto por su velocidad como por su potencia. En general es mas deseable tener menores retardos de propagacin en la compuerta (mayor velocidad) y menores valores de disipacin de potencia.

Un medio comn para medir y comparar el desempeo global de una familia de circuitos integrados es el producto velocidad-potencia, que se obtiene multiplicando el retardo de propagacin de la compuerta por la disipacin de potencia de esta.

Producto velocidad-potencia = retardo de propagacin x disipacin de potencia.

Ejemplo: Suponga que una familia de circuitos integrados tiene como promedio un retardo de propagacin de 10 ns y una disipacin de potencia de 5 mW en promedio tendr un producto velocidad-potencia de:

10 ns x 5 mW = 50x 10-12 watt-segundo = 50 picojoules h) Fan in y Fan out.

Fan in: Nmero que nos especifica la carga que tiene una entrada en un circuito. Fan out: Nmero que nos especifica la capacidad que tiene una salida concreta de un circuito para manejar otras puertas.

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

2. Obtener la curva de transferencia de la puerta NAND a partir del C.I. 74LS00.

V1 5V

R1 5k 50% Key=A U1A 74LS00D

V1

V2

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

3. Utilizando el manual de C.I. TTL, verificar en el laboratorio la lgica del funcionamiento de los siguientes C.I. verificando su tabla de funcionamiento.

74LS00 NAND de dos entradas

X5 J2 V2 12 V U6A 74LS00D 2.5 V R3 220 LED3

01 02 03 04

A 0 0 1 1

B 0 1 0 1

X 1 1 1 0

74LS02 NOR de dos entradas

X5 J2 V2 12 V U6A 74LS02D 2.5 V R3 220 LED3

01 02 03 04

A 0 0 1 1

B 0 1 0 1

X 1 0 0 0

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

74LS04 NOT
X5 J2 V2 12 V U6A 74LS04D 2.5 V R3 220 LED3

01 02

B 0 1

X 1 0

74LS08 AND de dos entradas

X5 J2 V2 12 V U6A 74LS08D 2.5 V R3 220 LED3

01 02 03 04

A 0 0 1 1

B 0 1 0 1

X 0 0 0 1

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

74LS32 OR de dos entradas

X5 J2 V2 12 V U6A 74LS32D 2.5 V R3 220 LED3

01 02 03 04

A 0 0 1 1

B 0 1 0 1

X 0 1 1 1

74LS86 OR-EXCLUSIVO
X5 J2 V2 12 V U6A 74LS86D 2.5 V R3 220 LED3

01 02 03 04

A 0 0 1 1

B 0 1 0 1

X 0 1 1 0

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

4) Implemente en el laboratorio el circuito lgico mostrado y hacienda uso de una tabla de combinaciones hallar el valor de f (w, x, y, z). Verifique los valores tericos con los obtenidos en el laboratorio. Considere la entrada w la ms significativa.
XLC1
AB

U1A 6 U2A 74LS00D 3 74LS02D U3A

12 U5B 8 74LS86N U1C 74LS00D

10 U1B

Z 74LS08D

7 11 74LS00D

U4A 74LS32N 9 74LS86N

U5A W

TABLA DE VERDAD W 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Z 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 X 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f(w,x,y,z) 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

5) Obtenga la curva de transferencia de la puerta mostrada en el osciloscopio.

XSC1 U1A
A B _ + _ Ext T rig + _

1 V1 5 Vpk 100 Hz 0 0

D1 1N4148 2 R1 1k

74LS00D

CURVA DE TRANSFERENCIA

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

6) Implemente en el laboratorio el circuito lgico mostrado en la figura, llene una tabla de combinaciones, y determine S y C. Contraste los valores tericos y prcticos.
XLC1
AB

U1B S1 74LS86D U1A 6 74LS86D U2A 2 74LS00D 3 U2B 74LS00D U2C 74LS00D S2 1

TABLA DE VERDAD A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S1 0 1 1 0 1 0 0 1 S2 0 0 0 1 0 1 1 1

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

7. Para los circuitos que se muestran en las figuras 1 y 2, encuentre su tabla de combinaciones, determine qu tipo de compuerta son y a qu familia lgica pertenecen. Circuito 1:
U2
0

D1 1N914 R1 5.6k

Tecla = Espacio

U1
0

D2 1N914 V1 5V

Tecla = Espacio

Desarrollo: Haciendo la tabla de combinaciones, logramos obtener lo siguiente:

A 0 0 1 1

B 0 1 0 1

S 0 0 0 1

Por tanto podemos llegar a la conclusin de decir que el circuito asimila el comportamiento de la compuerta lgica AND y la familia lgica es TTL. S=

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

Circuito 2: De la misma manera, procedemos a realizar la tabla de combinaciones.

U2
0

D1 1N914

Tecla = Espacio

R1 5.6k U1
0

D2 1N914

Tecla = Espacio

De donde obtenemos:

A 0 0 1 1

B 0 1 0 1

S 0 1 1 1

Entonces es fcil deducir que la compuerta lgica que simula este circuito es el OR y la familia lgica es CMOS. S=A+B

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M 8. Usando el circuito de la figura, ajuste P1 para que Vil sea 0.8V. Ajuste P2 para que Ioh sea 400uA. Medir Voh. Ponga el miliampermetro en el pin de entrada de la compuerta y mida Iil. Conecte las dos entradas de cada una de las cuatro compuertas que tiene este circuito integrado a cero volts (tierra) y mida Icch.

V1 5V U2 NAND2 I1 R2 R1 V2 0.8 V 400uA 1k 50 % Key=A

10k 50 % Key=A

Podemos simular el circuito y veremos que:

Entonces: Voh = 5V. Luego procedemos a conectar el ampermetro:

Y encontramos que: Iil= 111 nA.

1 Laboratorio

Ciclo 2013 -2

Laboratorio de Digitales I EE 635 M

9. Usando el circuito de la figura, ajuste P1 para que Vin=2V. Ajuste P2 para que . Mida bajo estas circunstancias miliampermetro al pin de entrada de la compuerta y mida . Cambie el . Conecte las

dos entradas de cada una de las cuatro compuertas que tiene este circuito integrado a cinco volts (VCC) y mida .

1 Laboratorio

Ciclo 2013 -2