Digital System Design Course

Conceptos sobre Circuitos Secunciales

Circuitos Secuenciales
Circuito secuencial es un circuito digital donde las salidas dependen de los valores de las variables de estado presente, o de los valores de sus entradas y los valores de las variables de estado presente.
Salidas Entradas

Clk

CTO. COMB SALIDA CTO. COMB ENTRADA

MEMORIA

Circuitos Secuenciales
Modelo para el circuito combinatorio

Representacin grfica: X1 Xn
Lgica Combinatoria

Z1 Zm

Representacin matemtica:
Z i = Fi ( X 1 , X 2 ,... X n ) :

i = (1,2,...n )

X i = 0,1

Circuitos Secuenciales
Modelo para el circuito secuencial Representacin grfica:

X1 Xn

Z1

M M

Lgica Combinatoria

M M

Zm Y 1... Y r
Prximo Estado

y1... yr
Estado Presente

Memoria

Circuitos Secuenciales
Representacin Matemtica:

Z i = g i ( X 1 ,... X n , y1 ,... yr ) :

i = (1,...m )

Yi = hi ( X 1 ,... X n , y1 ,... yr ) :
Donde:

i = (1,...r )

X 1 ,... X n : Variables de Entrada

Z1 ,...Z m : Variables de Salida

y1 ,... yr : Estado Presente

Y1 ,...Yr : Prximo Estado

Z = g(x, y)
Y = h(x, y)

Circuito Secuencial Sncrono

X0 X1
M

LOGICA

Z0 Z1

X n 1

M M

E-E2PROM PLDs Gates

M M

Z m +1

Estado Presente

Prximo Estado
L
MEMORIA

y1... yr
Reloj

Y 1... Y r

Flip-Flops Latches

Circuito Secuencial Asncrono

X Z

Lgica Combinatoria
Estado Presente Memoria Unidad de retardo Prximo Estado

X0

LGICA

Z0 Z1 Circuito Secuencial Sncrono: Mealy

Estado Presente

MEMORIA
Q1 Q1 D1
CLK

Prximo Estado

Q1 Q1

D1
CLK

CLK

Entrada X0

Lgica para el Prximo Estado

Memoria de Estado

Lgica para la Salida

Z0
D0
D Q

Q0

Salida Mquina de Estado tipo Mealy

CK

D1

Q1

CK

CLK

Estado Presente
Seal de Reloj

Proximo Estado

Diagrama de Tiempos para Mquinas de Estado

Reloj Estado Entrada Salida sncrona de Moore Salida sncrona de Mealy Salida asncrona de Moore Salida asncrona de Mealy
Estado n

Sn
In

Sn + 1

Sn + 2

On

On + 1 On

On + 2
On + 1

On
On

On + 1
On + 1

On + 2
On + 2

Estado n+1 Estado n+2

 Sincronismo: seal de reloj (clock)

Clasificacin: circuitos secuenciales

Sncronos
las salidas varan bajo una seal de control. seal de sincronismo o control: seal de reloj todos los elementos de memoria tienen el mismo clock

Asncronos
no necesitan una seal de sincronismo. las salidas varan, si varan las entradas. los elementos de memoria no tienen el mismo clock

Clasificacion de Circuitos Secunciales

 Funcin o propsito:
Latches Flop-flops Registros

Clasificacin: circuitos secuenciales

Propsito general: no se disean: ICs

Registros de desplazamiento Contadores

Propsito especifico: se disean: FSM-AFSM

Controladores Secuenciadores Unidades de control

 Maquinas de estado finito: FSM

Clasificacin: circuitos secuenciales

Moore: las salidas son funcin de:

variables del estado presente

Mealy: las salidas son funcin de:

las seales de entrada variables del estado presente

Circuitos Secuenciales: Latch SR

smbolo lgico
S R Q Q

tabla de verdad

Inputs S 0 0 1 1 R 0 1 0 1

Outputs Q
Q

Q0 0
1 X

Q0 1
0 X

no cambio Reset Set no permitido

 Tabla de estados: Estado Presente y Prximo Estado

Inputs S(t) 0 0 0 0 1 1 1 1 R(t) 0 0 1 1 0 0 1 1 Estado Prximo Presente Estado Q(t) 0 1 0 1 0 1 0 1
Q (t + 1)

Circuitos Secuenciales: Latch SR

0 1 0 0 1 1 d d

no cambio Reset Set no permitido

Circuitos Secuenciales: Latch SR

Mapas de Karnaugh
Inputs Estado Presente

00

01

S8 67 11 10

0 Q0 1

0 1

0 0

d d

1 1
t

142 4 3 R

Prximo Estado

Q = S + RQ 0 Q = S + RQ 0

: :

t +1

= S + R Qt
t t

Q t +1 = S t + R Q t

 Diagrama lgico

Circuitos Secuenciales: Latch SR

1. Q = S + RQ 0 RQ 0 = R + Q
0

Q = S + R + Q 2. Q = R + Q

Q = S + RQ 0 Q = S + RQ 0

Circuitos Secuenciales: Latch D

smbolo lgico
D C Q Q

tabla de verdad

Inputs C 0 1 1 D X 0 1

Outputs Q
Q

Q0
0 1

Q0
1 0

Tabla de estados: Estado Presente y Prximo Estado

Inputs D(t) 0 0 0 0 1 1 1 1 C(t) 0 0 1 1 0 0 1 1 Estado Prximo Presente Estado Q(t) 0 1 0 1 0 1 0 1
Q (t + 1)

Circuitos Secuenciales: Latch D

0 1 0 0 0 1 1 1

no cambio dato in no cambio dato in

Circuitos Secuenciales: Latch D

Mapas de Karnaugh
Estado Presente Input

D4 6 47 8
0 0 1 1 0 1
Prximo Estado

Q0

0 1

1 4 24 3 C
t +1 t +1

Q = D.C + CQ0 : Q Q = D.C + CQ0 : Q

= D C + C Qt
t t

= D C + C Qt
t t

Circuitos Secuenciales: Latch D

Diagrama lgico
1. Q = DC + C Q 0 CQ0 = C + Q
0

Q = DC + C + Q 2. Q = C + Q

Q = DC + C Q 0 Q = DC + C Q 0