UNIVERSIDADE FEDERAL DO ESPRITO SANTO CENTRO TECNOLGICO DEPARTAMENTO DE ENGENHARIA ELTRICA PROJETO DE GRADUAO

DESENVOLVIMENTO DE UMA PLACA PARA AQUISIO DE SINAIS BIOMDICOS COM INTERFACE USB

THIAGO RUBENS DA SILVA

VITRIA ES SETEMBRO/2006

THIAGO RUBENS DA SILVA

DESENVOLVIMENTO DE UMA PLACA PARA AQUISIO DE SINAIS BIOMDICOS COM INTERFACE USB

Parte manuscrita do Projeto de Graduao do aluno Thiago Rubens da Silva, apresentado ao Departamento de Engenharia Eltrica do Centro Tecnolgico da Universidade Federal do Esprito Santo, para obteno do grau de Engenheiro Eletricista.

VITRIA ES SETEMBRO/2006

THIAGO RUBENS DA SILVA

DESENVOLVIMENTO DE UMA PLACA PARA AQUISIO DE SINAIS BIOMDICOS COM INTERFACE USB

COMISSO EXAMINADORA:

___________________________________ Prof. Dr. Teodiano Freire Bastos Filho Orientador

___________________________________ Prof. MsC. Klaus Fabian Cco Co-orientador

___________________________________ Prof. Dr. Raquel Frizera Vassallo Examinador

___________________________________ Eng. Vincius Ruiz Martins Examinador

Vitria - ES, 04, Setembro, 2006

DEDICATRIA

Aos meus pais, familiares e amigos.

AGRADECIMENTOS Agradeo ao meu professor orientador Teodiano Freire Bastos Filho, e ao professor co-orientador Klaus Fabian Cco por toda assistncia prestada e tambm aos amigos mestrandos e colegas, especialmente o engenheiro Pedro Federici Coelho, e a todos que contriburam para a elaborao deste projeto.

ii

LISTA DE FIGURAS Figura 1 - Complexo PQRST e suas caractersticas. ...................................................10 Figura 2 - Tringulo de Einthoven...............................................................................11 Figura 3 - Formas de onda EEG. .................................................................................13 Figura 4 - Diagrama de blocos da aquisio de sinais.................................................15 Figura 5 - INA 114 - Conexes bsicas.......................................................................16 Figura 6 - Esquemtico de ligao utilizado jumpers..................................................17 Figura 7 - Diagrama de blocos funcional do AD7716.................................................18 Figura 8 - Etapa englobadas pelo AD7716..................................................................19 Figura 9 - Circuito de ligao do AD780. ...................................................................20 Figura 10 - Diagrama de tempo do controlador de registros.......................................22 Figura 11 Diagrama de tempo Modo Escravo. ..................................................24 Figura 12 - MAX660 - Circuito inversor de tenso.....................................................25 Figura 13 - FT232BM - Esquemtico de ligao. .......................................................27 Figura 14 - DLP-USB232M Esquemtico................................................................28 Figura 15 - Kit USB: Ligao Bus-powered ...............................................................29 Figura 16 - Circuito montado no protoboard.. ............................................................30 Figura 17 - Placa confeccionada..................................................................................31 Figura 18 - Esquemtico de ligao do DLP-USB232M e PIC 16F877. ....................31 Figura 19 - Rotas de ligao. .......................................................................................32 Figura 20 - Esquemtico de ligao: INA114 e AD7716............................................33 Figura 21 - Placa confeccionada..................................................................................34 Figura 22 - Diagrama de blocos da placa confeccionada. ...........................................35 Figura 23 - Teste de amplificao. ..............................................................................36 Figura 24 - Placa confeccionada com todos os componetes acoplados. .....................37 Figura 25 - Bytes enviados pela UART.......................................................................40 Figura 26 - Porta Virtual de comunicao...................................................................41 Figura 27 - Configurao da porta virtual. ..................................................................42

iii

LISTA DE TABELA Tabela 1 Bandas de Freqncia de EEG Freqncia e Amplitude........................13 Tabela 2 - Formato de sada dos dados........................................................................20 Tabela 3 Modelo de programao do controlador de registros. ...............................22 Tabela 4 Tabela verdade: Freqncia de corte. ........................................................22 Tabela 5 - Freqncia de corte bits de sinalizao. ..................................................23 Tabela 6 - Bytes utilizados...........................................................................................23

iv

GLOSSRIO ECG. Eletrocardiograma EEG. Eletroencefalograma EMG. Eletromiograma VCP. Virtual Com Port (Porta de Comunicao Virtual) USB. Universal Serial Bus

SUMRIO DEDICATRIA........................................................................................................... I AGRADECIMENTOS ...............................................................................................II LISTA DE FIGURAS............................................................................................... III LISTA DE TABELA ................................................................................................ IV GLOSSRIO...............................................................................................................V SUMRIO ................................................................................................................. VI RESUMO..................................................................................................................VII 1 INTRODUO ................................................................................................8 1.1 Reviso bibliogrfica ..........................................................................................8 1.2 Fundamentos .......................................................................................................9 1.2.1 Sinais Bioeltricos.....................................................................................9 1.2.1.1 Eletrocardiograma ........................................................................9 1.2.1.2 Eletromiograma..........................................................................11 1.2.1.3 Eletroencefalograma...................................................................12 1.3 Objetivos do projeto..........................................................................................13 2 METODOLOGIA APLICADA ....................................................................14 2.1 Introduo .........................................................................................................14 2.2 Placa de Aquisio de Biosinais .......................................................................14 2.3 Etapa de amplificao .......................................................................................15 2.4 Circuito Integrado AD7716 ..............................................................................18 2.4.1 Configurao do AD7716 .......................................................................21 2.5 Conexo USB....................................................................................................24 2.5.1 Interface Serial USB : FT232BM.........................................................25 2.5.2 DLP-USB232M: Mdulo de interface USB Serial UART ..................27 2.6 Montagem .........................................................................................................30 2.7 Testes ................................................................................................................35 3 CONCLUSES ..............................................................................................38 APNDICE A.............................................................................................................44 REFERNCIAS BIBLIOGRFICAS.....................................................................53 vi

RESUMO O monitoramento em tempo real, a captao de dados com maior definio, a fcil mobilidade e o baixo consumo so algumas das principais caractersticas da placa de aquisio de dados biomdicos proposta neste trabalho. O objetivo principal do projeto proporcionar uma boa leitura e transmisso dos sinais biomdicos, como EEG, EMG e ECG. Desta forma, este trabalho pode ser usado com a finalidade de proporcionar uma melhor qualidade de vida para pessoas com deficincia, quando associados com outros equipamentos, como, por exemplo, uma cadeira de rodas motorizada.

vii

1 INTRODUO
1.1 Reviso bibliogrfica A anlise de sinais biomdicos um ramo de profundo interesse nas pesquisas de apoio capacitao fsica de pessoas com deficincia, sobretudo nas reas de reabilitao e readaptao de movimentos, e no sensoriamento de estmulos. H hoje uma grande tendncia de desenvolvimento de tecnologias que, a cada dia, geram uma maior resoluo destes sinais. As empresas fabricantes de dispositivos eletrnicos esto apostando, e lanando no mercado, muitos dispositivos para uso biomdico, dentre eles a captao de sinais. A utilizao de dispositivos eletrnicos na leitura e anlise desses sinais vem sendo cada vez mais aprimorada com a implementao de novos dispositivos integrados, como o AD7716 da Analog Devices [11], bem como novas interfaces de comunicao, como a USB, que vem substituindo substancialmente as tradicionais interfaces seriais de padro DB 9 ou DB 25. Esses avanos na utilizao destes dispositivos tm como um principal alvo as pessoas que possuem algum tipo de deficincia, sendo ela de qualquer origem. No que se refere a estes indivduos, o monitoramento de sinais, como EEG, ECG e EMG, podem ser utilizados para uma melhora significativa na qualidade de vida. As placas para aquisio de sinais so utilizadas em diferentes aplicaes na engenharia de reabilitao, tais como apoio ao diagnstico de doenas cardacas [5] e suporte ao deslocamento de pacientes paralticos [13]. Porm, estas placas ainda possuem limitaes que devem ser analisadas e estudadas para que haja um maior aproveitamento dessas tecnologias. Algumas limitaes j foram superadas, como o caso de placas de captao com resoluo que j atingiram o nvel de 22 bits [12]. Porm. ainda no se dispe de uma taxa de transmisso de dados entre placa e receptor, que esteja de acordo com essa resoluo e com a confiana de que no haver perdas de informaes. A proposta deste trabalho que haja um aprimoramento desta tecnologia, proporcionando melhorias, tais como baixo consumo, fcil mobilidade, tamanho

9 compacto e associada com um mecanismo eficiente de interface com um computador (PC ou handheld). O fato de desenvolver uma placa que utilize comunicao USB, utilizando assim o mesmo meio para a comunicao e alimentao da placa, faz a mesma, alm de prtica, mais econmica, pois dispensa o uso de baterias ou fontes. Neste caso, esta placa atenderia no s as pessoas com algum tipo de deficincia, mas tambm qualquer indivduo que necessite de uma anlise de sinais biomdicos. 1.2 Fundamentos Como este projeto tem como objetivo o tratamento de sinais biomdicos, importante uma citao sobre os sinais biomdicos e seus tipos de captao. 1.2.1 Sinais Bioeltricos Todos os seres vivos geram sinais eltricos. Estes sinais eltricos gerados so denominados sinais bioeltricos. Os sinais bioeltricos retratam diferentes acontecimentos nas clulas geradoras. Estas podem ser de vrios tipos, dentre elas as clulas nervosas e musculares. Os efeitos acumulados de todas as clulas ativadas em uma vizinhana produzem um campo eltrico que se propaga pelos vrios tecidos condutores do corpo. A atividade de uma rede neural ou de um msculo, pode, portanto, ser medida atravs de eletrodos posicionados, por exemplo, sobre a pele [9]. Dentre os sinais que so mais utilizados temos o eletrocardiograma (ECG), o eletromiograma (EMG) e o eletroencefalograma (EEG). 1.2.1.1 Eletrocardiograma O registro do sinal bioeltrico gerado devido ao do msculo cardaco resulta no que conhecido como eletrocardiograma. O corao executa dois movimentos caractersticos, contrao (sstole) e o relaxamento (distole).

10 Ao executar estes movimentos, o msculo cardaco produz estmulos eltricos que podem ser captados atravs de eletrodos, que depois so amplificados e enviados ao eletrocardigrafo, que utiliza a diferena de potencial entre os eletrodos para a anlise. O ECG o sistema mais utilizado para a deteco de doenas cardacas, devido a sua simplicidade de utilizao, e pelo fato de no ser um exame invasivo. A Figura 1 apresenta um sinal tpico do ECG.

Figura 1 - Complexo PQRST e suas caractersticas.

O ECG normal formado por uma onda P, um complexo QRS e uma onda T. Atravs da anlise destas ondas possvel detectar diversas anormalidades, e detectar doenas ou predisposies a estas. A amplitude de um sinal eltrico registrado no ECG varia de 0,2 a 4 mV, e a freqncia varia de 0,01 a 200 Hz [3, 6, 7, 10]. Essa amplitude depende da corrente gerada no interior do corao em cada momento, como tambm das condies de transmisso da corrente eltrica at a superfcie corporal. A Figura 2 mostra o tringulo de Einthoven, que indica onde devem ser colocados os eletrodos para a captao de ECG. Este mtodo consiste em posicionar o

11 corao no interior de um tringulo eqiltero, cujos ngulos esto nos ombros direito, esquerdo e na regio pbica [3].

Figura 2 - Tringulo de Einthoven

1.2.1.2 Eletromiograma O registro da atividade eltrica do msculo em repouso e da variao da fora pelo movimento muscular voluntrio conhecido como eletromiograma. Esses estmulos podem ser captados atravs da superfcie da pele, que deve estar limpa e, se possvel, para uma maior qualidade da aquisio, ser utilizado um gel condutor entre as placas metlicas (sensores) e a superfcie da pele. Diversos fatores podem influenciar alteraes nestes tipos de sinais, como o tamanho da fibra muscular, as propriedades anatmicas e fisiolgicas dos msculos e at mesmo a caracterstica da instrumentao utilizada. Devido esses fatores e outros afetarem as caractersticas do sinal do EMG, a forma deste se torna bem complexa. Apesar de complexa, a captao do sinal EMG muito mais fcil se comparada com o EEG. A amplitude de um sinal de EMG varia de

12 100 V a 90 mV, dependendo do sinal estudado e do tipo de eletrodo, e possui componentes de freqncia desde nvel CC at 10 kHz. Devido a essa menor complexidade, o sinal EMG tem um grande potencial para ser utilizado para fins de controle de dispositivos atravs de sinais bioeltricos, pois um sistema EMG bem mais barato que um EEG, se levar em considerao a diferena de complexidade da aquisio dos sinais. Esse recurso se torna bem amplo pois, pode atender diversos objetivos, de uma simples captao numa perna, at uma captao de uma pessoa que possui apenas o controle dos movimentos dos msculos faciais. 1.2.1.3 Eletroencefalograma Assim como existem pessoas que possuem apenas controle dos movimentos da face, tambm existem doenas que atacam o sistema nervoso, e afetam gravemente os movimentos musculares, chegando at o ponto em que a pessoa s tenha atividade cerebral. A Esclerose Lateral Amiotrfica (ELA) uma doena em que a pessoa vai perdendo os movimentos musculares, at perder todos os movimentos. Pessoas portadoras de doenas como essa podem chegar a um estado em que possua somente atividade cerebral e, neste caso, os nicos sinais bioeltricos que podem ser analisados so os cerebrais. O crtex cerebral dos homens e dos animais produz ritmicamente potenciais eltricos. Estes potenciais eltricos so observados em repouso e durante o sono, desaparecendo apenas aps a morte do individuo [2]. O encefalograma o registro das atividades eltricas geradas pelas atividades das clulas cerebrais. Na Tabela 1 temos os valores referentes s amplitudes e freqncias das bandas.

13
Banda Freqncia (Hz) Amplitude (V) Delta () 0,1 a 3 < 100 Teta () 4a7 < 100 Alfa () 8 a 13 20 a 60 Mi () 9 a 11 < 50 Beta () > 13 20 a 30 Tabela 1 Bandas de Freqncia de EEG Freqncia e Amplitude

De acordo com as freqncias, as ondas cerebrais podem ser classificadas como ondas Alfa, Beta, Delta, Teta e Mi (se encontra dentro da banda Alfa). As representaes dessas ondas esto na Figura 3.

Figura 3 - Formas de onda EEG.

1.3 Objetivos do projeto O desenvolvimento de uma placa de aquisio de sinais biomdicos tem como objetivo ser til para uma gama de aplicaes. Uma alta resoluo, proveniente do conversor adotado, e uma conexo USB (Universal Serial Bus), cuja velocidade de transmisso de dados rpida, so umas das principais caractersticas da placa

14 desenvolvida. Alm de utilizar uma mesma conexo como fonte de alimentao para a placa, o fato de utilizar uma conexo USB reduz o tamanho da placa e aumenta a mobilidade do indivduo, pois no necessita de baterias ou alimentao da rede.

2 METODOLOGIA APLICADA
2.1 Introduo Este projeto tem como finalidade a elaborao de uma placa de sinais biomdicos mais aprimorada. Neste caso, foram utilizados estudos e recursos de projetos anteriores a este. O incio do projeto foi ocupado com um estudo sobre placas e circuitos com propriedades de converso A/D. Por se tratar de sinais bioeltricos, cujas amplitudes so bastantes reduzidas, fizemos uma ampla pesquisa sobre quais amplificadores poderamos utilizar, e chegamos ao amplificador de instrumentao INA114AP da Burr-Brown. Relacionado comunicao dos dados atravs de conexo USB, utilizamos um circuito baseado no chip FT232BM da FTDI Ltda. Todos os dispositivos utilizados neste projeto foram cuidadosamente escolhidos para atender as especificaes necessrias ao circuito e, ao mesmo tempo, obedecer certas limitaes que foram impostas, como um tamanho reduzido, e o baixo consumo, que no pode ultrapassar a potncia disponvel pela USB (500 mAh e 5 V). 2.2 Placa de Aquisio de Biosinais As etapas bsicas de um sistema de aquisio de sinais bioeltricos esto ilustradas na Figura 4. A partir do diagrama de blocos mostrado na Figura 4, iremos fazer um breve comentrio sobre as etapas que fazem parte da aquisio de sinais bioeltricos, e suas principais funcionalidades e objetivos.

15

Figura 4 - Diagrama de blocos da aquisio de sinais.

Inicialmente temos um conjunto de amplificadores isoladores, cujos objetivos principais so a amplificao e a proteo. Geralmente os equipamentos de medio esto de alguma forma conectados a rede eltrica ou a outros equipamentos que esto ligados na rede. Um possvel defeito em um equipamento destes pode fazer com que haja perigo de choques ao paciente, j que este est conectado diretamente ao equipamento atravs de eletrodos. Esses componentes de proteo tambm servem para a proteo do equipamento, pois este pode ser danificado parcialmente ou totalmente, a partir de uma injeo de corrente acima dos nveis normais de funcionamento como, por exemplo, numa situao em que o paciente submetido a uma desfibrilao. Aps essa etapa, temos um conjunto de filtros passa-baixas que limitam a freqncia em certo nvel, preparando assim o sistema para a amostragem do sinal. Em sistemas que h uma captao simultnea de vrios canais, no vivel a utilizao de diversos conversores A/D. Neste caso, utilizado um multiplexador para que vrios canais possam ser convertidos utilizando apenas um conversor A/D. Devido diferena de grandeza de sinais bioeltricos, necessrio um amplificador de ganho programvel, pois a partir deste possvel, atravs de uma mesma placa a aquisio de sinais de diferentes nveis de tenso. Aps essa etapa, vem a etapa de finalizao, que consiste na converso dos dados analgicos para digitais, que sero transmitidos para o computador. 2.3 Etapa de amplificao

16 Devido aos diferentes nveis de sinais bioeltricos a serem analisados, adotamos um banco de amplificadores que podem variar o ganho com a alterao de uma resistncia externa. Foi utilizado os amplificadores de preciso INA114AP da Burr Brown. Esses amplificadores so indicados para a rea de tratamento de sinais de baixa amplitude, como sinais biomdicos e ssmicos. A grande facilidade que disponibilizada por este amplificador, o fato que seu ganho depende apenas de uma resistncia externa. A equao descrita abaixo informa o ganho do amplificador em funo de sua resistncia de ganho (Rg).
G =1+ 50k Rg

Na Figura 5, temos a estrutura do amplificador, e uma tabela com os ganhos referentes variao do resistor de ganho Rg.

Figura 5 - INA 114 - Conexes bsicas.

17

Ao analisarmos a Figura 5, podemos ver que na entrada do amplificador existe uma proteo contra sobretenso. Este foi outro motivo para a sua escolha. Outras caractersticas que foram consideradas para a escolha foram: - Baixa tenso de offset (50V max) - Alta taxa de Rejeio de Modo Comum (CMRR = 115 dB mnimo) - Proteo contra sobretenso ( 40 V) - Ganho varivel : 1 a 10000
- Slew-rate (aproximadamente 0,6 V/s)

Para uma maior aplicabilidade da placa, relacionado aos nveis de sinais biomdicos, foi adotado a utilizao de jumpers para a variao do ganho. O esquema utilizado pode ser observado na Figura 6.

Figura 6 - Esquemtico de ligao utilizado jumpers.

Na figura 6 observamos que ao variarmos o posicionamento do jumper JP1, fazemos com que a resistncia de ganho mude, pois na ligao 3-4 temos os dois resistores em paralelo, que daria um ganho prximo de 1000 e, na ligao 2-4, restaria apenas RG1_1 que nos d um ganho prximo a 100. Alm desse jumper, temos o SELEC1, que tem por finalidade aterrar, ou no, uma entrada do amplificador. Deste modo, possvel a captao diferencial do sinal ou a utilizao de dois amplificadores para a captao. Aps a amplificao do sinal, foi adicionado um filtro passa-altas. A freqncia de corte do filtro RC de 0,1 Hz, o que no interfere em nenhuma das

18 medies propostas neste projeto. Esse baixo valor de freqncia de corte disponibiliza uma ampla banda de freqncia em que pode ser usado o sistema desenvolvido. Porm, foi colocado jumpers que permite que o sinal amplificado no passe pelo filtro. Isso foi utilizado para, se necessrio, serem feitos estudos em freqncias mais baixas. Para calcular os componentes desse filtro, foi utilizada a equao de clculo de filtros passa-altas

fc=

1 2. .R.C

Os valores encontrados para R e C foram respectivamente 2,2 M e 680 nF. 2.4 Circuito Integrado AD7716 Este dispositivo da Analog Devices tem uma utilizao bem voltada para essa rea de tratamento de sinais com baixa amplitude, como o caso de sinais biomdicos. Dotado de muitas funcionalidades e facilidades, este CI foi o dispositivo adotado para a elaborao deste projeto.

Figura 7 - Diagrama de blocos funcional do AD7716.

19 Considerando as etapas de uma placa de aquisio de sinais demonstradas na Figura 4, o AD7716 no se enquadra simplesmente na funo de um conversor A/D. Este possui funcionalidades intra-chip que permitem que englobe as etapas dos filtros, multiplexador e o conversor A/D. Na Figura 7 podemos ver a estrutura do chip escolhido.

Figura 8 - Etapa englobadas pelo AD7716.

Este dispositivo um bloco para processar sinais procedentes de sistemas de aquisio de dados. capaz de processar quatro canais com larguras de faixa de at 584 Hz. O dispositivo consiste de quatro canais A/D indepedentes que so implementados usando a tecnologia do sigma-delta de 22 bits de resoluo, e fazem a aquisio de sinais simultneos. Alm de ser usado sozinho, o chip (AD7716) pode ser programado para ser usado com outros sete CIs, resultando num sistema com um total de 32 canais de aquisio. Pelo fato de ter a disponibilidade da utilizao em conjunto com outros chips, o AD7716 possui trs pinos (A0, A1 e A2) que so utilizados para indicar endereos para diferentes chips. Com o objetivo de ser utilizado em possveis estudos futuros, foram adotados jumpers que alteram os valores destas entradas, porm, para este projeto, os valores adotados aos pinos so todos zeros. Alm destes, o pino MODE (seleciona o modo de operao do chip, alternando entre escravo ou mestre) tambm modificado atravs de jumpers, ao ser conectado a Vcc, o chip opera em modo escravo que, foi o mtodo adotado neste projeto.

20 Existem dois modos de interface deste dispositivo. Um o modo Mestre (master) e o outro o Escravo (Slaver). No modo Mestre, o dispositivo com o qual ser realizada a comunicao comandado pelo conversor. J no modo Escravo (Slave), o conversor controlado pelo dispositivo de comunicao, que o caso deste projeto. Em ambos os modos, os dados de sada so constitudos por 4 palavras de 32 bits. O formato dos dados mostrado na Tabela 2.

Tabela 2 - Formato de sada dos dados.

Fato de suma importncia deste chip o seu baixo consumo, cerca de 50 mW. Pelo fato de atuar no s como um conversor, pois engloba todas etapas mostradas na Figura 8, esse baixo consumo se torna melhor ainda, se comparado com dispositivos separados.. Esse chip necessita de um valor de referncia que utilizado para a converso do sinal. Para essa funo, fizemos a escolha do regulador de tenso AD780 da Analog Devices que fornece + 2,5 V. O dispositivo foi escolhido pelo fato de ser um regulador de alta preciso ( 1 mV) e baixo nvel de rudo (2.5 V). O esquemtico de ligao utilizado para este dispositivo est na Figura 9. Associado ao AD7716, alm do regulador, existe um cristal de 8 MHz.

Figura 9 - Circuito de ligao do AD780.

21 2.4.1 Configurao do AD7716 Esse CI consiste de quatro conversores A/D separados para cada canal de entrada. Cada conversor A/D inclui um filtro digital passa-baixas, com resposta de fase linear. Trs bits do Registrador de Controle fazem a seleo da freqncia de corte do filtro digital, a qual pode ter cinco valores diferentes: 36,5 Hz, 73 Hz, 146 Hz, 292 Hz, 584 Hz. A configurao do AD7716 feita a partir de um microcontrolador PIC16F876A. Antes da placa ser energizada, a freqncia escolhida atravs de jumpers, dentre as duas adotadas neste projeto (292 Hz e 584 Hz). Os 16 bits utilizados para a programao do chip AD7716 so feitos a partir de duas palavras compostas por 8 bits cada. O byte menos significativo (LSB) carregado primeiro, e depois o byte mais significativo (MSB). Trs pinos so utilizados para a configurao destes bytes, TFS , SCLK e SDATA. A estrutura dos 16 bits est mostrada na Tabela 3. Em uma aplicao inicial o AD7716 se encontra em um estado indeterminado. Assim, sempre que a placa ligada necessria a configurao do chip. Quando TFS colocado em nvel lgico baixo, os bits que esto disponibilizados em SDATA so carregados no chip. A cada transio negativa de borda de SCLK um novo bit carregado no chip. Aps a transferncia dos 8 bits a transmisso pra automaticamente. Apenas em uma nova transio para nvel lgico baixo de TFS que uma nova informao ser inserida no registrador.

22

Figura 10 - Diagrama de tempo do controlador de registros.

Os bits DB8 e DB0 so de suma importncia para o registrador, pois a partir deles que o chip detecta qual o LSB ou MSB. Apenas quando o registrador reconhece o DB0 e DB8 como 0 e 1, respectivamente, que o controlador reconhece que uma palavra vlida foi programada. Todo este procedimento est demonstrado na Figura 10, onde tambm se indicam os tempos de durao que podem ser encontrados no datasheet.

Byte mais significativo (MSB)

DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7

Byte menos Significativo (LSB)

DB6 DB5 DB4 DB3 DB2 DB1 DB0

A3

A2

A1

A0

M0

FC2

FC1

FC0

Dout2

Dout1

Tabela 3 Modelo de programao do controlador de registros.

O bit DB15(A3) atua como um endereo extra, o qual deve ser sempre colocado em 1 para habilitar a programao do AD7716. Ao receber uma palavra vlida, o dispositivo verifica o bit M0. Caso seja 0, a freqncia de corte ser programada para o valor apropriado se o endereo do dispositivo corresponder aos bits A2, A1 e A0. Caso o endereo no corresponda, os bits FC2, FC1 e FC0 sero ignorados.
FC2 0 0 0 0 1 FC1 0 0 1 1 0 FC0 0 1 0 1 0 Freqncia de Corte (Hz) 584 292 146 73 36.6

Tabela 4 Tabela verdade: Freqncia de corte.

23

Caso o valor de M0 seja 1, ento a freqncia de corte ser configurada de acordo com os bits FC2, FC1 e FC0, independente do endereo do dispositivo. Os bits FC2, FC1, FC0 programam a freqncia de corte do filtro, de acordo com tabela 4. Os bits DB6 e DB5 so referentes s sada digitais nos pinos D2 e D1, respectivamente. Neste projeto, funcionam como sinalizadores de quais freqncias esto ativas. Atravs de leds e resistores ligados s suas sadas digitais, possvel identificar a freqncia. Foram adotadas duas freqncias de trabalho, 584 Hz e 292 Hz. A tabela 5 faz a associao da freqncia com os bits DB6 e DB5.
Freqncia de Corte (Hz) 584 292

DB6 1 0

DB5 0 1

Tabela 5 - Freqncia de corte bits de sinalizao.

Byte mais significativo (MSB) Freq. Selecionada (Hz) 292 584 DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 A3 1 1 A2 0 0 A1 0 0 A0 0 0 M0 1 1 FC2 0 0 FC1 0 0 1 1 1

Byte menos Significativo (LSB) DB6 DB5 DB4 DB3 DB2 DB1 DB0 X 0 0 X 0 0 X 0 0 X 0 0 0 0 0

FC0 Dout2 Dout1 1 0 0 1 1 0

Tabela 6 - Bytes utilizados.

As duas diferentes palavras utilizadas para a configurao esto na tabela 6. Conforme citado anteriormente, o modo de operao selecionado foi o Escravo e, neste caso, tambm necessrio que haja o controle dos dados de sada atravs do microcontrolador. Todo o procedimento necessrio para a transferncia de dados est demonstrado na Figura 11. O cdigo gerado para a execuo, tanto da programao do chip, quanto do controle do envio dos dados encontra-se no Apndice A. A linguagem adotada foi C.

24

Figura 11 Diagrama de tempo Modo Escravo.

Na etapa de recebimentos dos sinais convertidos, necessria algumas etapas para o recebimento pelo microcontrolador. necessrio uma transio positiva e negativa de CASCIN, e trs ciclos de clock do sinal SCLK.Aps isso, deve-se levar RFS para nvel lgico baixo, aps isso os bits so recebidos a cada ciclo de clock. Com o objetivo de aumentar a disponibilidade da placa gerada para futuras aplicaes e estudos, foi adotado que todos os pinos do chip que no seriam de utilidade para este projeto seriam ligados tambm ao microcontrolador. Deste modo, podero ser realizados diversos testes sem que haja a necessidade de confeccionar uma nova placa. 2.5 Conexo USB O USB (Universal Serial Bus) surgiu em 1995 com uma parceria entre vrias companhias de alta tecnologia (Compaq, Hewlett-Packard, Intel, Lucent, Microsoft, NEC e Philips). Uma das primeiras verses foi a 1.0 com velocidade de 1,5 Mbs (Low-speed), logo em seguida foi concebida a 1.1 com velocidades que vai de 1,5 Mbps a 12 Mbps. Essa verso conhecida com Full-speed. No final de 2000 foi lanada a verso 2.0 (high-speed), compatvel com as verses anteriores, mas com alguns aperfeioamentos que vo desde a topologia velocidade de trfego de dados, chegando ao extremo de 480 Mbps, equivalente a cerca de 60 MBps (60 milhes de Bytes por segundos).

25 O barramento USB permite a conexo mxima de at 127 dispositivos em uma nica porta. Para isso ser possvel utiliza-se HUBs conectados em cascata. Normalmente cada HUB USB dispe de 4 a 8 portas onde podem ser plugados mais HUBs ou dispositivos. Essa parte do projeto tem importncia fundamental, pois a partir dela que sero transmitidos todos os dados captados, alm da alimentao tambm ser fornecida pela conexo. A alimentao de toda a placa ser a da USB. Porm, alguns dispositivos necessitam de alimentao simtrica, mas a USB fornece apenas Vcc positivo. Devido a essa exigncia, foi necessrio a utilizao de um circuito inversor de tenso. Foi utilizado o circuito integrado MAX660 da Maxim, que est descrito na Figura 12.

Figura 12 - MAX660 - Circuito inversor de tenso.

2.5.1 Interface Serial USB : FT232BM O FT232BM uma segunda gerao de circuitos integrados USB - UART da FTDI Chip. Alm da funcionalidade do predecessor FT8U23AM, este dispositivo reduz a quantidade de componentes externos, mas mantm tambm um grau elevado de compatibilidade, aumentando o uso potencial do dispositivo em novas reas de aplicao.

26 Suas principais caractersticas so:

A UART suporta 7 e 8 bits de dados; 1/2 stop bits e paridade par/mpar/marca/espao e nenhuma. Taxa de transferncia entre 300 a 3 M Baud (TTL). Taxa de transferncia entre 300 a 1 M Baud (RS232). Taxa de transferncia entre 300 a 3 M Baud (RS422/RS485). Timeout ajustvel para o buffer RX. Compatvel com bus USB 1.1 e 2.0. Tenso de alimentao entre 4,35 V a 5,25 V. Regulador integrado de 3.3 V para Entrada/Sada USB. Suporte a uma memria EEPROM externa, para personalizar o produto, onde podem ser armazenados os descritores do mesmo, como por exemplo nmero de srie. EEPROM pode ser programada na prpria placa via USB. Suporte para alimentar dispositivos diretamente no Bus USB atravs do pino PWREN#.

Em conjunto como o chip, associado uma memria MicroChip 93LC46B (128 x 16 bit). A memria usada para um maior desempenho na transferncia dos dados. O esquemtico de ligao do circuito do chip FT232BM est na Figura 13. Devido s dimenses do dispositivo (encapsulamento LQFP 32), a possibilidade de um problema durante a confeco da placa fez com que optssemos por adquirir um kit disponibilizado pela DLP Desing, cuja estrutura a mesma que desejamos.

27

Figura 13 - FT232BM - Esquemtico de ligao.

2.5.2 DLP-USB232M: Mdulo de interface USB Serial UART O mdulo de interface DLP-USB232M utiliza a segunda gerao de circuitos integrados USB - UART da FTDI Chip. Sua estrutura est descrita na Figura 14, na qual podemos ver que o circuito tem a mesma funcionalidade que desejamos. Sua grande vantagem a baixa quantidade de componentes e sua ampla conectividade, alm de ser possvel a configurao para que utilize a alimentao da prpria USB. Alm do chip, temos um cristal de 6 MHz, memria 93C46, alm do conector preparado para a conexo USB.

28

Figura 14 - DLP-USB232M Esquemtico.

Outro importante fato relacionado a este kit, a disponibilidade de diferentes tipos de drivers que podem ser bastante teis para o desenvolvimento futuro de sofwares para a comunicao desta placa com diversos dispositivos que possuem uma conexo USB. Dentre estes drivers, existe um que ao ser instalado no computador gera uma porta de comunicao serial virtual (VCP), que pode ser, por exemplo, trabalhada com o programa Matlab que possui uma funo que l dados da porta. Todos estes drives encontram-se disponveis no site do fabricante FTDI. H dois tipos de interfaceamento em que este dispositivo USB pode trabalhar: Bus-powered e Self-powered. No Bus-powered o dispositivo alimentado pela prpria USB, podendo fornecer no mximo 500 mA. Se um Hub USB, com cinco portas, no tiver uma fonte de alimentao, os dispositivos conectados a ele s podero consumir cada um, no mximo 100 mA do Bus USB. J o tipo self-powered no consome energia do Bus USB, mas deve ser alimentado com uma fonte externa para que o circuito possa funcionar.

29 Para que um dispositivo USB trabalhe no modo Bus-powered ou Selfpowered, necessrio que o desenvolvedor configure o circuito eletricamente para que possa trabalhar da maneira desejada, mostrada na Figura 15.

Figura 15 - Kit USB: Ligao Bus-powered

Dispositivos configurados para trabalhar no modo Bus-powered devem consumir no mximo 100 mA, podendo retirar essa corrente diretamente da porta do Root Hub, ou de qualquer tipo de Hub. Dispositivos Bus-powered que consomem 500 mA devem ser conectados somente no Root Hub ou na porta de um Hub que disponha de sua prpria fonte de alimentao. Dispositivos Bus-powered so resetados/desligados involuntariamente quando o computador ligado ou desligado. J dispositivos eletricamente configurados como Self-powered mantm o circuito ligado mesmo que o computador seja resetado / desligado, isso porque so alimentados atravs de uma fonte externa. Esses tipos de interfaceamento devem ser levados em considerao quando criarem circuitos crticos, como alarmes, controles de abrir e fechar portas, portes e quaisquer outros dispositivos que, em hipteses nenhuma, devam ser acionados involuntariamente. Neste projeto, o objetivo desenvolver uma placa Bus-powered, que limitada a 500 mA, considerando que na porta USB ser ligada apenas a placa.

30 2.6 Montagem A primeira etapa prtica de projeto foi o inicio da montagem dos circuitos em protoboards. A Figura 16 mostra o circuito montado para alguns testes. Aps os testes, comeou a etapa da confeco da placa, com auxlio do software Eagle, utilizado para a confeco de placas de circuito impresso.

Figura 16 - Circuito montado no protoboard..

31

Figura 17 - Placa confeccionada.

As Figuras 18, 19 e 20 representam os esquemticos e rotas utilizadas.

Figura 18 - Esquemtico de ligao do DLP-USB232M e PIC 16F877.

32

Figura 19 - Rotas de ligao.

33

Figura 20 - Esquemtico de ligao: INA114 e AD7716.

34 O mtodo utilizado para a confeco da placa foi o de transferncia atravs de calor, utilizando como matriz um filme de polister para impressora laser, que pode ser encontrado em qualquer loja de material para serigrafia. A Figura 17 mostra a placa aps o trmino. A placa utilizada foi de dupla face de fibra. Com o objetivo de ter maior proteo aos componentes durante o processo de soldagem, foi adotada a utilizao de sockets para a fixao na placa. A Figura 21 mostra a placa aps a soldagem dos componentes e sockets.

Figura 21 - Placa confeccionada.

O diagrama de blocos da placa confeccionada est na Figura 22.

35

Figura 22 - Diagrama de blocos da placa confeccionada.

2.7 Testes Aps a etapa de confeco da placa, comeamos com as etapas de teste. A primeira parte que foi testada foi a etapa de amplificao. Para isso, foi utilizado em laboratrio um gerador de sinal, o qual utilizamos de modo que consegussemos uma menor amplitude do sinal, j que nosso objetivo era de certificar que o processo de amplificao estava sendo realizada de maneira eficaz. Para a captao desses dados, foi utilizado um osciloscpio digital. A Figura 23 mostra as formas de ondas captadas com o osciloscpio. Podemos observar que no canal 1 do osciloscpio temos a entrada que um sinal senoidal, com freqncia prxima a 8 Hz, e valor pico a pico prximo de 15 mV. No canal 2 temos a forma de onda captada na sada dos amplificadores, que possui amplitude pico a pico prxima de 1,5 V. Os valores de tenso do sinal podem ser verificados olhando a escala que se encontra na Figura 23.

36

Figura 23 - Teste de amplificao.

Para esse teste, a resistncia de ganho que foi ajustada ao circuito foi prxima de 470 . De acordo com equao de ganho dos amplificadores, com esse valor de resistncia o ganho seria um pouco maior que 100 e, se observarmos o valor que obtivemos est dentro da escala prevista. Como o valor de 15 mV foi o menor valor de tenso de entrada que conseguimos obter com o gerador de sinal, no foi possvel visualizar a amplificao quando a resistncia equivalente prxima de 47 , pois neste caso o ganho ser prximo de 1000 vezes, e com isso esse sinal de 15 mV amplificado para um valor acima da alimentao do amplificador, resultando assim numa onda que tem como valor mximo, esse valor de alimentao. Todos os outros dispositivos, como por exemplo AD780, foram testados e todos tiveram seu funcionamento avaliado. A Figura 24 mostra a placa com todos os componentes acoplados.

37

Figura 24 - Placa confeccionada com todos os componetes acoplados.

38

3 CONCLUSES
Os melhoramentos que foram propostos nesta placa de aquisio,tais como menor tamanho, maior velocidade de comunicao, ampla conectividade, de sinais tm vrias vantagens, que abrem portas para a adequao de novas tecnologias e melhorias nas tecnologias de apoio a pessoas com deficincia. O simples fato de ter um tamanho mais compacto e no depender de baterias ou fontes para alimentar, j uma grande evoluo, visto que hoje em dia a grande maioria dos computadores j possui conexo USB. Conexo essa que alm de fornecer energia para todo o circuito ainda possui uma taxa de transmisso de dados bem superior interface Serial/Paralela, alm de ampla conectividade com outros aparelhos, tais como computadores portteis, PDAs e at mesmo celulares. Porm, trabalhar com sinais biomdicos bem complicado, pois cada sinal tem sua particularidade. O fato de que os sinais possuem amplitudes muito baixas dificultam muito o tratamento destes, pois necessitam de uma amplificao suficientemente boa, e que injete o mnimo possvel de rudos, pois qualquer rudo da ordem de milivolts pode distorcer, ou at mesmo mascarar um sinal biomdico. Durante o desenvolvimento deste projeto houve alguns problemas que contriburam para que o objetivo final desejado no fosse alcanado dentro do tempo esperado. Um grande problema encontrado foi a obteno de componentes para a utilizao neste projeto. Os componentes utilizados neste projeto teriam que ter caractersticas especficas, como por exemplo, o baixo consumo. A maioria dos componentes foram importados, e neste caso, o prazo de entrega foi de 30 dias e at de 3 meses. Durante o decorrer do projeto, tambm houve mudanas nos esquemticos. A idia inicial seria a utilizao de um circuito chamado de Right-Leg-Driver que geralmente utilizado em sistemas de captao de sinais, com o objetivo de conectar o paciente terra do circuito, mas aps alguns testes e pesquisas optou-se pela no utilizao deste circuito, pois alm do consumo de corrente aumentar, o benefcio no justificaria. Toda a proposta inicial deste projeto foi divulgada em artigo no IV

39 CONGRESSO IBERO-AMERICANO SOBRE TECNOLOGIAS DE APOIO A PORTADORES DE DEFICINCIA, 2006, realizado em Vitria/ES. Outra mudana de estratgia, mas essa acabou facilitando, foi a aquisio do kit pronto para a conexo USB. Inicialmente, a proposta seria montar essa placa tambm, mas devido diferena de preo entre os componentes separados e a placa pronta no justificava arriscar a confeco da placa. A etapa de amplificao dos sinais foi realizada dentro dos nveis desejados. A utilizao do amplificador INA 114 AP da Burr-Brown facilitou bastante, j que o ganho regulvel a partir da variao da resistncia de ganho. Mas o objetivo era fazer uma placa que conseguisse captar diferentes tipos de sinais biomdicos, e estes possuem amplitudes diferentes. A soluo foi a utilizao de jumpers, que ao mudarem de posio mudam a resistncia de ganho. Um outro problema encontrado nessa etapa, porm fcil de resolver, foi o rudo introduzido pela alimentao, mas isso foi resolvido com a colocao de capacitores prximos aos pinos de alimentao. Com relao alimentao, esse circuito necessitava de alimentao simtrica, e essa tambm deveria ser de preciso. Para isso, foi utilizado o MAX660 da Maxim. Esse foi o componente que mais atrasou o projeto, pois, para testes, j com a alimentao pela USB, era necessrio o uso deste, porm o prazo de entrega dele foi de 3 meses. A partir dessa etapa tnhamos a parte de alimentao, amplificao e o circuito do AD7716 prontos, porm no existia ainda o circuito para a comunicao dos dados, tanto para a configurao do conversor quanto para captar o resultado da captura. Existe uma placa da Analog Devices que utiliza esse conversor AD, a qual tem um software que faz toda a configurao das freqncias de corte e faz a captao deste sinal, porm, a comunicao utilizada por porta paralela. Porm, para este projeto, no existe um software que faa esta interface, e devido aos atrasos ocorridos e a falta de informaes sobre esse software, no foi possvel estudos necessrios para o desenvolvimento de algo parecido. A soluo foi a implementao atravs de microcontrolador. A idia inicial partiu de um circuito encontrado no site da MAXIM que utiliza o seu dispositivo, o

40 MAX3100CPD, para a transmisso de uma frase, e de um microcontrolador PIC 16F84 para comunicao com o circuito do FT232BM. O PIC enviava a frase em modo sncrono e o MAX3100CPD, que uma interface UART, enviava essa mesma frase em modo assncrono. Tnhamos a necessidade de algo parecido com aquele circuito, porm tnhamos que pensar no consumo, e na facilidade para a comunicao com os componentes. Aps algumas pesquisas, optamos pela utilizao do PIC16F876A, pois a grande facilidade do mesmo que possui UART integrada, de modo que no existiria a necessidade de utilizar o MAX3100. Esse microcontrolador foi utilizado tambm para fazer toda a configurao do AD7716. Utilizamos um jumper para, atravs dele, podermos selecionar duas linhas de comandos diferentes para o conversor. Aps essa configurao, o PIC recebe os dados convertidos e envia imediatamente atravs da UART para o kit USB. Logo aps que o AD7716 tem sua freqncia de corte configurada, este inicia imediatamente a transmisso dos dados. Conforme mostrado na Tabela 2, os 22 primeiros bits transmitidos so os resultados da converso. Para facilitar o tratamento dos dados recebidos pela USB, optamos por selecionar apenas esses bits para o envio pela UART. Este dados so enviados atravs de trs bytes. O primeiro byte recebe apenas os seis primeiros bits transmitidos. Deste modo, uma palavra formada pelos trs bytes, tem seu valor igual a palavra de 22 bits pois, o dois bits mais significativos do primeiro byte, so nulos. O processo est ilustrado na Figura 25.

Figura 25 - Bytes enviados pela UART.

41 Para que essa comunicao seja realizada com sucesso necessrio que o transmissor e receptor tenham a mesma Baud Rate. Os valores utilizados pela UART do microcontrolador so declarados no incio do cdigo fonte.

Figura 26 - Porta Virtual de comunicao.

. O grande facilitador nessa etapa, foi o driver disponibilizado pelo fabricante do FT232BM que, aps instalado ao computador, sempre que a USB conectada, criado uma porta virtual de comunicao serial, conforme mostrado na Figura 26. Atravs das configuraes da porta, que podem ser acessadas atravs do Gerenciador de dispositivos do Windows, podemos configurar a velocidade de comunicao, conforme mostrada na Figura 27.

42 Foram realizados testes de comunicao do microcontrolador com o computador. Iniciou-se a elaborao de um programa em Matlab, que recebia esses dados enviados de modo assncrono. Porm, para uma comunicao eficaz com o Matlab, seria necessrio a introduo de sinalizadores na transmisso dos dados. Para isso seria necessrio mais tempo para a elaborao deste programa. Como nosso objetivo principal a elaborao da placa, optou-se por utilizar programas j disponveis, para a leitura dos dados enviados atravs da porta USB. Esse recurso foi possvel devido ao driver que cria uma porta serial virtual. Atravs de programas de comunicao, tais como RogerCOM e Hyperlink, possvel ler esses dados, e at escreve-los em arquivo texto.

Figura 27 - Configurao da porta virtual.

Atravs da utilizao destes programas de comunicao, foi possvel at fazer uma interface usurio-placa, em que a freqncia de corte seria selecionada atravs da comunicao RS232.

43 Porm, apesar da maioria dos dispositivos funcionarem corretamente, a elaborao desta placa no teve sucesso. O maior problema encontrado est relacionado configurao do AD7716. A linha de comando enviada pelo microcontrolador no foi capaz de realizar a configurao. Deve-se realizar um estudo mais concentrado, analisando bem o mtodo necessrio para a configurao do dispositivo. Um estudo detalhado em cima dos programas j existentes, desvendaria maiores detalhes que no so disponibilizados nos datas sheets. Importante ressaltar que, as placas que utilizam este chip, programam este atravs de softwares desenvolvidos com essa finalidade. J neste projeto, no houve a elaborao de algo parecido, de modo que, houve uma tentativa de que a configurao fosse realizada atravs de hardware. Foram analisadas todas as pinagens, e verificado que o microcontrolador est funcionando corretamente, porm ao ser ligado ao chip, este no consegue realizar a configurao.

44

APNDICE A Cdigo fonte para a programao do microcontrolador.

//-- Programao do Controlador PIC 16f876A -- Projeto de Graduao--------// //-- Desenvolvimento de uma placa para aquisio de sinais biomdicos-------// //----------------------------- Thiago Rubens da Silva----------------------------------// //--------------------------------------------------------------------------------------------// #include <16F876a.h> #fuses XT, NOWDT, PUT, NOPROTECT #use delay(clock=4000000) #use rs232(baud=9600, parity=N, bits=8, xmit=PIN_C6, rcv=PIN_C7) //jumps(inputs) #define JUMP 0 // PIN_B0 #define PORTB *6 //outputs #define SCLK pin_b1 #define TFS pin_b2 #define SDATA pin_b3 #define CASCIN pin_b4 #define CASCOUT pin_b5 #define RFS pin_b6 #define DRDY pin_b7 #define TX pin_c6 #define test_jump() bit_test(PORTB,0) #define test_sclk() bit_test(PORTB,1) #define test_tfs() bit_test(PORTB,2) #define test_sdata() bit_test(PORTB,3) #define test_cascin() bit_test(PORTB,4) #define test_cascout() bit_test(PORTB,5) #define test_rfs() bit_test(PORTB,6) #define test_drdy() bit_test(PORTB,7) int8 i,b; int8 buffer11;int8 buffer12;int8 buffer13; int8 buffer21;int8 buffer22;int8 buffer23; int8 buffer31;int8 buffer32;int8 buffer33; int8 buffer41;int8 buffer42;int8 buffer43; //----------------------------------------------------------------------------// CONFIGURAO DE FREQUENCIA DE CORTE = 584 Hz -- JUMPER ABERTO void frequencia1()

45
{ //Configurao do primeiro byte (LBS) output_high(TFS); // TFS = '1' output_high(SCLK);delay_ms(1); // SCLK = 1 output_low(SDATA); // Colocar DB0 = 0 output_low(TFS); // TFS = 0 output_low(SCLK);delay_ms(1); // SCLK = 0 output_high(SCLK);delay_ms(1); output_low(SDATA); // coloca DB1 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB3 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB4 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB5 = Dout1 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB6 = Dout2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB7 = FC0 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' // Transio output_high(TFS); output_high(SCLK);delay_ms(1); output_low(SCLK);delay_ms(1); // Transfencia do MSB output_high(SCLK);delay_ms(1); output_low(TFS); output_high(SDATA); // coloca DB8 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); output_low(SDATA); // coloca DB9 = FC1 = 0

46
output_low(SCLK);delay_ms(1); output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB10 = FC2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB11 = M0 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB12 = A0 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB13 = A1 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB14 = A2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB15 = A3 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' // Padrao de finalizao output_high(TFS); //TFS = '1' output_high(SCLK);delay_ms(1); //SCLK = '1' } //---------------------------------------------------------------------------// CONFIGURAO DE FREQUENCIA DE CORTE = 292 Hz -- JUMPER FECHADO void frequencia2() { //Configurao do primeiro byte (LBS) output_high(TFS); // TFS = '1' output_high(SCLK);delay_ms(1); // SCLK = 1 output_low(SDATA); // Colocar DB0 = 0 output_low(TFS); // TFS = 0 output_low(SCLK);delay_ms(1); // SCLK = 0 output_high(SCLK);delay_ms(1); output_low(SDATA); // coloca DB1 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0'

47
output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB3 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB4 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB5 = Dout1 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB6 = Dout2 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB7 = FC0 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' // Transio output_high(TFS); output_high(SCLK);delay_ms(1); output_low(SCLK);delay_ms(1); // Transfencia do MSB output_high(SCLK);delay_ms(1); output_low(TFS); output_high(SDATA); // coloca DB8 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); output_low(SDATA); // coloca DB9 = FC1 = 0 output_low(SCLK);delay_ms(1); output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB10 = FC2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB11 = M0 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB12 = A0 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB13 = A1 = 0

48
output_low(SCLK);delay_ms(1); //SCLK = '0'

output_high(SCLK);delay_ms(1); //SCLK = '1' output_low(SDATA); // coloca DB14 = A2 = 0 output_low(SCLK);delay_ms(1); //SCLK = '0' output_high(SCLK);delay_ms(1); //SCLK = '1' output_high(SDATA); // coloca DB15 = A3 = 1 output_low(SCLK);delay_ms(1); //SCLK = '0' //Padrao de finalizao output_high(TFS); //TFS = '1' output_high(SCLK);delay_ms(1); //SCLK = '1' } //----------------------------------------------------------------------------// ROTINA PARA ENVIO DE DADOS PARA PORTA RS232 void comunicar() { set_tris_b(0b10101001); // 0(outputs), 1(input) output_low(SCLK);delay_us(10); output_high(RFS); output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); output_low(RFS); //CANAL 1 buffer11 = 0; for(i = 5 ; i > 0 ; i--) // 0 0 DB31 DB30 DB29 DB28 DB27 DB26 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer11,i); else bit_clear(buffer11,i); } printf("%d\n\r",buffer11); for(i = 7 ; i > 0 ; i--) //DB25 DB24 DB23 DB22 DB21 DB20 DB19 DB18 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer12,i); else bit_clear(buffer12,i); } printf("%d\n\r",buffer12);

49
for(i = 7 ; i > 0 ; i--) //DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer13,i); else bit_clear(buffer13,i); } printf("%d\n\r",buffer13); for(i = 0 ; i < 8 ; i++) { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); }

// 8 bits sem importancia

//CANAL 2 buffer21 = 0; for(i = 5 ; i > 0 ; i--) // 0 0 DB31 DB30 DB29 DB28 DB27 DB26 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer21,i); else bit_clear(buffer21,i); } printf("%d\n\r",buffer21); for(i = 7 ; i > 0 ; i--) //DB25 DB24 DB23 DB22 DB21 DB20 DB19 DB18 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer22,i); else bit_clear(buffer22,i); } printf("%d\n\r",buffer22); for(i = 7 ; i > 0 ; i--) //DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer23,i); else bit_clear(buffer23,i); } printf("%d\n\r",buffer23);

50
for(i = 0 ; i < 8 ; i++) { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); }

// 8 bits sem importancia

//CANAL 3 buffer31 = 0; for(i = 5 ; i > 0 ; i--) // 0 0 DB31 DB30 DB29 DB28 DB27 DB26 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer31,i); else bit_clear(buffer31,i); } printf("%d\n\r",buffer31); for(i = 7 ; i > 0 ; i--) //DB25 DB24 DB23 DB22 DB21 DB20 DB19 DB18 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer32,i); else bit_clear(buffer32,i); } printf("%d\n\r",buffer32); for(i = 7 ; i > 0 ; i--) //DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer33,i); else bit_clear(buffer33,i); } printf("%d\n\r",buffer33); for(i = 0 ; i < 8 ; i++) { output_high(SCLK);delay_us(10); // 8 bits sem importancia output_low(SCLK);delay_us(10); } //CANAL 4 buffer41 = 0; for(i = 5 ; i > 0 ; i--) // 0 0 DB31 DB30 DB29 DB28 DB27 DB26 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10);

51
b = test_sdata(); if(b==1) bit_set(buffer41,i); else bit_clear(buffer41,i); } printf("%d\n\r",buffer41); for(i = 7 ; i > 0 ; i--) //DB25 DB24 DB23 DB22 DB21 DB20 DB19 DB18 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer42,i); else bit_clear(buffer42,i); } printf("%d\n\r",buffer42); for(i = 7 ; i > 0 ; i--) //DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); b = test_sdata(); if(b==1) bit_set(buffer43,i); else bit_clear(buffer43,i); } printf("%d\n\r",buffer43); for(i = 0 ; i < 8 ; i++) { output_high(SCLK);delay_us(10); output_low(SCLK);delay_us(10); }

// 8 bits sem importancia

output_high(RFS); set_tris_b(0b11001011); // 0(outputs), 1(input) } //---------------------------------------------------------------------------// Seleo de frequencia de corte atravs dos jumpers void test_jumps() { if (bit_test(PORTB,JUMP)) // se RB0 = Vcc Jumper Aberto { frequencia1(); } else // Se RB0 = 0 Jumper Fechado { frequencia2(); } } //---------------------------------------------------------------------------

52
void main(void) { set_tris_b(0b11001011); // 0(outputs), 1(input) delay_ms(2000); test_jumps(); while(1) { comunicar(); } }

53 REFERNCIAS BIBLIOGRFICAS [1] Born, Ricardo Siqueira, Filtros Adaptativos Aplicados a Sinais Biomdicos, 2000. [2] Bykov, K. M. et. al. Text-Book of Physiology, Foreign Languages Publishing House, Moscow, 1960. [3] Chaves, P. C., Electrocardiografia, Aula Terico-Prtica, Texto de Apoio, Faculdade de Medicina da Universidade do Porto, Servio de Fisiologia, Porto, 2001. [4] CMOS Monolithic Voltage Converter MAX660, Maxim [5] Coco, Klaus F.; Almeida, Ailson R.; Salles, Evandro O. T.. Neural ECG Classification based on the Energy of the Wavelet Coefficients. ISIE - IEEE International Symposium on Industrial Electronics, Rio de Janeiro, 2003. [6] EGC Learning Center , http://medlib.med.utah.edu/kw/ecg/index.html acessado em 22 de Julho de 2006. [7] Firth, J., Errico, P., Low-Power, Low-Voltage IC Choices for ECG System Requirements, Analog Devices. [8] FT232BM USB UART ( USB - Serial) I.C. FTDI - Future Technology Devices Intl. Ltd. 2002 [9] Guyton, A. C. Tratado de Fisiologia Mdica. Guanabara Koogan, Rio de Janeiro, 1997. [10] Jurez, J., Frau, D., Pena, L., Aboy, M., A Microcontroller-Based Portable Electrocardiograph Recorder, IEEE Transactions in Biomedical Engineering, vol. 51, no. 9, setembro 2004. [11] LCMOS 22-Bit Data Acquisition System AD7716, Analog Devices, REV. A [12] Martins, Vinicius Ruiz, Desenvolvimento de uma Placa de Captura de Sinais Biolgicos com interface com computador, Projeto de Graduao (Graduao em Engenharia Eltrica) - Universidade Federal do Esprito Santo, 2005.

54 [13] Neto, Anselmo Frizzera, Desenvolvimento de um Sistema de Baixo Custo para Aquisies de Sinais Eletrobiolgicos, VII SBAI / II IEEE LARS. So Lus, Setembro de 2005. [14] Precision Instrumentation Amplifier INA114 , Burr-Brown [15] SILVA, Thiago Rubens da; CCO, Klaus Fabian; BASTOS FILHO, Teodiano Freire. Desenvolvimento de uma Placa de Aquisio de Sinais Biomdicos. IV CONGRESSO IBERO-AMERICANO SOBRE TECNOLOGIAS DE APOIO A PORTADORES DE DEFICINCIA, 2006, Vitria.