Universidad Autnoma Metropolitana Azcapotzalco

Divisin de C.B.I. Departamento de Electrnica

Laboratorio de Diseo Lgico Nmero de la prctica: 3 Nombre de la prctica: Diseo de Circuitos Combinatorios Equipo No. 9 Nombre y matricula de los integrantes del equipo Lpez zquez !aron Lo'era (arrasco Luis )ernando -rnelas .ernndez !lan 0ro1esor: 2nc3ez 4angel )rancisco 5a'ier 6rupo: (EL %# 7rimestre: &+8)ec3a de entrega: #+9septiembre9#$&+ "atricula: #$%#$#&#9 "atricula: #$*++#+,& "atricula: #&##$$$+/*

b!etivos.

&. Disear e implementar circuitos combinatorios empleando compuertas lgicas. #. Disear e implementar circuitos combinatorios empleando .DL.

Introduccin "erica.
:n circuito combinatorio es cuando los 'alores binarios ;&<s o $<s= de las salidas 1orman entre si una nue'a combinacin para que tenga entradas binarias> esto es equi'alente a decir que es un arreglo de compuertas lgicas ;!ND> -4> N-7> N!ND> N-4> ?-4> etc.= con un con@unto de entradas y salidas Los (ircuitos (ombinatorios son empleados para generar decisiones de control binarias> ya sea con 'erdadero ;&<s= o 1also ;$<s= segn sea el caso ! continuacin se mostraran algunos e@emplos en los que son utilizados los (ircuitos (ombinacionales : MEDI #UMAD $

2e le conoce como medio sumador cuando se lle'a a cabo la suma de dos nmeros binarios. Este circuito necesita de dos entradas binarias y dos salidas binarias para que pueda 1uncionar> la primera lo que tiene que 3acer es simplemente sumar> ya para la segunda a3A tiene que aparecer la suma> pero tambiBn incluyendo el acarreo. ! continuacin se muestra un e@emplo de medio sumador> donde el sumador es ;2= y del acarreo que 3ablbamos es ;(= % $ $ & & & $ & $ & C $ $ $ & # $ & & $

(omo su puede 'er si @untamos ambos nmeros en la ultima 1ila ;&$= ese numero en decimal es el dos.> pero como en binario solo se puede colocar $<s y &<s por eso es que se utiliza el acarreo

#UMAD $ C M'(E"

0ara el sumador completo se necesitan de + 'ariables que'an a ser las entradas y # salidas> la primera seria la ;(= que signi1ica el acarreo y la segunda salida seria la ;2= que es cuando la suma de los nmeros binarios da como resultado un & o $ C $ $ $ $ & & & & D $ $ & & $ $ & & E $ & $ & $ & $ & ;c= $ $ $ & $ & & & ;s= $ & & $ & $ $ &

!quA sucede el 'alor de F(G corresponde al acarreo y F2G es solamente cuando la suma de los + nmeros binarios es &> en llegado caso de que 1uera mas> simplemente el numero decimal lo trans1ormamos a numero binario para que nos de la suma correcta

DEC DI)ICAD $ :n circuito decodi1icador acti'a una y solo una de #n salidas disponibles> de acuerdo al 'alor que tome una entrada de n bits. Normalmente> las salidas de Bstos dispositi'os se encuentran en H&H y se acti'an lle'ando la salida correspondiente a H$H. 0or lo tanto> estos dispositi'os poseen n entradas y #n salidas.

MU("I'(E% $

Los "ultipleCores tambiBn son conocidos como selectores de datos o "uC Bstos circuitos permiten seleccionar el paso de una de n seales de entrada. El equi'alente mecnico que describe muy bien Bste comportamiento: es el suic3e de 'arias posiciones C M'A$AD $ DE MA*+I"UD
:n comparador de magnitud es un (ircuito (ombinacional que compara dos nmeros> ! y I y determina sus magnitudes relati'as. La salida de la comparacin sern tres resultados> se especi1ica por tres 'ariables binarias que indican si !JI> !KI o !LI ! continuacin se muestra un e@emplo

amos a comparar dos nmeros binarios que en este caso sea !K !& D !$ D I K I& D I$ sin signo> para saber si ambos son iguales entonces si ! J I. o bien si ! L I. !quA la estrategia que se puede utilizar seria en comparar primero los bits mas signi1icati'os ;"2I= !& con I&. 2i !& K & y I& K $> o bien si !& K $ D I& K &> ya tendrAamos resuelto el problema. 0ero si ambos son iguales> condicin que denominamos C&> debemos comparar a continuacin !$ con I$. 2i denominamos C$ la condicin !$ K I$> podemos entonces escribir: ;! K I= K C& M C$ ;! J I= K !& M I&< M N C& M !$ M I$< ;! L I=K !&< M I& M N C& M !$< M I$

Desarrollo "erico.
,. Diseo de un comparador de ma-nitud. ,.,. Empleando compuertas l-icas. disear un circuito combinatorio /ue compare dos n0meros binarios de 3 bits c1u. 2nicamente se tendr3 salida cuando ambos n0meros sean i-uales. Indicar el procedimiento de diseo.

,.4. Disear el comparador de ma-nitud del inciso ,., empleando 56D(.

entit7 practicaO& is port ; C& : in bitP y& : in bitP C# : in bitP y# : in bitP C+ : in bitP y+ : in bitP )& : out bit=P end practicaO&P arc8itecture practicaO&Oarc3 o9 practicaO& is be-in ) LK ;C& :nor y&= and ;C# :nor 74= and ;C+ :nor y+=P end practicaO&Oarc3P

4. Diseo de un -enerador de bit de paridad. 4.,. Empleando compuertas l-icas. disear un -enerador de paridad ;IM'A$< para un con!unto de = bits >debe -enerar el /uinto bit?. Indicar el procedimiento de diseo.

4.4. Disear el -enerador de bit de paridad del inciso 4.4 empleando 56D(.
entit7 practicaO# is

port ; C& : in bitP C#: in bitP y&: in bitP y#: in bitP 1&: out bit=P end practicaO#P arc8itecture practicaOarc3 o9 practicaO# is be-in 1& LK ;C& :or y&= :or ;C# :or y#=P end practicaOarc3P

Material 7 E/uipo
MA"E$IA(.

(ircuitos integrados: Los que se necesiten segn el diseo. , interruptores dos polos un tiro. 7ablilla de coneCiones ;0rotoboard=. !lambre tele1nico. (ables de coneCiones de alimentacin. 0inzas de punta> de corte> y de pelar. "anual 77L Data IooQ.
E@UI' A

)uente de 'olta@e de / . 7ar@eta de desarrollo NE?D2 +.

Desarrollo E:perimental
i? Implementar 7 comprobar el 9uncionamiento del comparador ma-nitud de dos n0meros diseado con compuertas l-icas.

En este caso lo que se realizo 1ue acomodar las 'ariables ;C&> C#> C+> y&. y#. y+= de tal 1orma que estu'iesen ordenadas para que 1uera mas 1cil de entender el mismo comparador para que se prendiera o se apagara el led> por consiguiente el 47L que nos sali en ?RLRN? 1ue el siguiente

ii?

Implementar 7 comprobar el 9uncionamiento del comparador de ma-nitud de dos n0meros diseado en 56D(. El cdi-o para veri9icar /ue nos 8abBa resultado bien la pr3ctica 9ue el si-uienteA

Despues de 8aber introducido el cdi-o el $"( /ue nos apareci 9ue el esperadoA

'ara /ue tuviera los puertos bien acomodadas para implementarlo en la tar!eta )'*A. en este caso las acomodamos de manera /ue 9uera la primera :,. lue-o 7, 7 asB sucesivamente A

&a una vez realizados estos tres pasos prose-uimos a la simulacin en %I(I+% 7 pues con la a7uda de la tabla de verdad solo colocamos las posibilidades /ue eran verdaderas. tomando en cuenta /ue las restantes serian 9alsas

iii?

Implementar 7 comprobar el 9uncionamiento del -enerador de paridad ;IM'A$< diseado con compuertas l-icas. A/uB la meta era contar los ,Cs /ue estaban en una 9ila. si al contarlos resultaba un numero impar >, o 3? pues en este caso la salida seria 9alsa. por /ue no se le tenia /ue a-re-ar al-0n numero para /ue 9uera impar en lle-ado caso /ue 9uese >D. 4. =? a8B si se le tenia /ue poner en la salida un , para /ue al 9inal el numero 9uera ,. el "$( resulto ser esteA

iv?

Implementar 7 comprobar el 9uncionamiento del -enerador de paridad ;IM'A$< diseado en 56D(.

El cdi-o /ue a/uB utilizamos 9ue el si-uienteA

DespuEs solo le implementamos los puertos a los cuales tenBan /ue 9uncionar en el )'*AA

& por ultimo la simulacin /ue realizamos 9ue la si-uiente. siempre 7 cuando nos apo7aramos en la tabla de verdad 7a antes mencionadaA

Biblio-ra9Ba 71o p3-inas

"!N-> SR"EP F):ND!"EN7-2 DE DR2ET- LU6R(- D DE (-"0:7!D-4!2GP +V EDR(RUNP ED. 0E!42-N #$$/.

 4!NE2R(> I4-WNP F):ND!"EN7-2 DE LU6R(! DR6R7!L (-N DR2ET- .DLGP ED. "(64!W8.RLL #$$,. 2(.N!D-WE4> R2!!(P F):ND!"EN7-2 DEL DR2ET- DR6R7!L D "-DEL!D- .DLGP &V EDR(R-NP ED :!" !E(!0-7E!L(- #$&+

Conclusiones.