Celdas Estandar para diseo de FPGA

Universidad politcnica salesiana

Cristian efren granda o

Introduccin

A mediados de 1980, un diseador elega a un fabricante de ASIC e implementaba el diseo utilizando las herramientas provistas por ese fabricante. A pesar de que existan herramientas de diseo provistas, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.

Introduccin

Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin de Celdas Estndares.
Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas en las herramientas desarrolladas.

Caracteristicas

Una herramienta de sntesis lgica convierte el diseo RTL en un gran conjunto de elementos de bajo nivel, llamados Celdas Estndares.
Estos elementos son tomados desde una biblioteca, que consiste en una coleccin de puertas pre caracterizadas (tales como NOR de 2 entradas, NAND de 2 entradas, inversores, etc.).

Caracteristicas

El uso de celdas estndar permite mejorar caractersticas de manufactura como precios y tiempos de fabricacin.
Se reduce el tiempo en crear un nuevo diseo y minimiza el riesgo financiero al lanzar un nuevo diseo.

Los FPGA de la serie Cyclone ofrecen una alternativa de bajo costo para aplicaciones que utilizan actualmente de baja a moderada densidad con celdas estndar.

Un gran conjunto de caractersticas hace que los FPGA de la serie Cyclone sean adecuados para una amplia gama de aplicaciones.

Las libreras de celdas que se ofertan en la actualidad son muy extensas, incluyendo desde las puertas bsicas ms simples (AND, OR, NAND, NOR, XOR, etc.) y los elementos de memoria (flipflops D,, RS, etc.) a mdulos de alta complejidad como es un microprocesador completo, pasando por registros, mdulos programables como las PLAs, pads de entrada/salida, y un amplio, etc.

Especificaciones de diseo Especificaciones Entrada/salida

Cuando se usa celdas estndar, se puede inicializar los pines tanto como entrada o salida usando lenguajes HDL o VHDL, para sintetizar y simular. El software Quartus II posee funciones para realizar este proceso.

Especificaciones de diseo Especificaciones Entrada/salida

El numero de pines depende del tipo de dispositivo FPGA que se use. La localizacion se realiza para optimizar el diseo y minimizar en lo posible potenciales problemas. Quartus II usa el PIN PLANER, con el fin de localizar nuestras entradas y salidas.

Especificaciones de diseo Requerimientos de memoria

Depende de el dispositivo seleccionado.

Los dispositivos de la serie Cyclone soportan 288 KBits hasta 3.8 MBits de RAM embebida. La capacidad de memoria en al tecnologia de celdas estandar es mayor que la tecnologia normal de FPGA, pero requiere mayor trabajo por que por lo general incluye modulos especiales.

Especificaciones de diseo Requerimientos de memoria

Para FPGAs Altera, el software Quartus II le permite organizar los bloques de memoria para satisfacer los requisitos del sistema de forma automtica sin tener que crear los bloques especiales para la prueba.

Especificaciones de diseo Tamao del dispositivo

El tamao aproximado y la velocidad depende del dispositivo seleccionado. Existen dispositivos que son compatibles con otros, lo que les permite migrar a otros empaquetados.

Especificaciones de diseo Requerimientos de alimentacin

El software Quartus II admite dos mtodos de anlisis de potencia:

El Estimador de PowerPlay temprana de energa (EPE), que es una herramienta basado en hojas de clculo Y el analizador de energa PowerPlay, que es una parte del software Quartus II.

Especificaciones de diseo Requerimientos de alimentacin

Realizacin de anlisis de potencia preliminar, basado en el tamao estimado de la lgica y la velocidad, ayuda a determinar los requisitos de potencia del dispositivo. Esto generalmente lleva a la definicin de refrigeracin del dispositivo y requisitos de los paquetes.

Especificaciones de diseo Requerimientos de alimentacin

Cuando se disea una celda estndar tradicional se tiene que utilizar herramientas de anlisis independiente de energa para estimar la disipacin de potencia en el diseo y una buena estimacin.