Explicar la arquitectura de las interfaces y dispositivos programables de PLDs

ARQUITECTURAS DE LOS DISPOSITIVOS LGICOS PROGRAMABLES (PLDs). Existen en la actualidad infinidad de arquitecturas diferentes de PLDs y su nmero se incrementa da a da. Aunque resulta casi imposible hacer una referencia completa de todos los tipos de PLDs en el mercado, en este trabajo slo se presentarn algunas de las ms comunes y una amplia lista de las distintas PLDs que podemos encontrar en el mercado. Ya que generalmente los PLDs disponen de muchas entradas y resultara muy complicado mostrarlas en un dibujo, se utiliza una representacin simplificada, segn la cual, para las puertas AND slo se dibuja una lnea de entrada llamada lnea producto. Esta lnea se cruza con dos lneas por cada entrada (entrada directa y entrada invertida), pudiendo existir un fusible en cada interseccin. Aunque slo se dibuja una lnea de entrada por cada puerta AND, en realidad esta puerta tiene tantas entradas como intersecciones de la lnea producto. Si en una interseccin hay una X, significa que el fusible est intacto; s no hay una X, el fusible esta fundido y no existe la conexin. En ocasiones, las puertas OR tambin se dibujan con una sola entrada. En el diagrama simplificado de la figura 3.1.1 aparece una matriz de puertas AND de seis entradas, cuyas salidas estn conectadas a una puerta OR. La interseccin de las lneas producto con las lneas de entrada forman una matriz de puertas AND programable de 6x3 fusibles. El circuito est programado para realizar la funcin OR exclusiva entre las entradas A y B-. La puerta AND inferior est marcada con una X. Significa que todos sus fusibles estn intactos y que su salida es 0. Cuando se funden todos los fusibles de una lnea producto, la salida de la puerta AND asociada es 1.

PAL (Programmable Array Logic). Tambin llamados PLAs, son un tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND, siendo fijas las uniones en la matriz de puertas OR (Figura 3.1.2). Los dispositivos con arquitectura PAL son los ms populares y los ms utilizados, razn sta por la que dedicamos el siguiente captulo, para analizarlos ms a fondo.

FPLA (Field Programmable Logic Array). Es un PLD en el que se pueden programar las uniones en ambas matrices (Figura 3.1.3). Son los dispositivos ms flexibles, pero resultan penalizados en tamao y en velocidad debido a los transistores adicionales en la matriz de puertas OR. Se utilizan fundamentalmente para construir mquinas de estados. Para otras aplicaciones, las PAL resultan ms efectivas. Las PAL y las FPLA son sistemas combinacionales incompletos porque teniendo n entradas, disponen de menos de 2 n trminos producto.

PROM (Programmable Read Only Memory). Es un PLD en el que las uniones en la matriz de puertas AND es fija, siendo programables las uniones en la matriz de puertas OR (vase Figura 3.1.4). Una PROM es un sistema combinacional completo que permite realizar cualquier funcin lgica con las n variables de entrada, ya que dispone de 2n trminos productos. Estn muy bien adaptadas para aplicaciones tales como: tablas, generadores de caracteres, convertidores de cdigos, etc. Generalmente las PROM tienen menos entradas que las PAL y FPLA. Se pueden encontrar PROM con capacidades potencia de 2, que van desde las 32 hasta las 8192 palabras de 4, 8 o 16 bit de ancho.

Un dispositivo programable por el usuario es aquel que contiene una arquitectura general predefinida en la que el usuario puede programar el diseo final del dispositivo empleando un conjunto de herramientas de desarrollo. Las arquitecturas generales pueden variar pero normalmente consisten en una o ms matrices de puertas AND y OR para implementar funciones lgicas. Muchos dispositivos tambin contienen combinaciones de flip-flops y latches que pueden usarse como elementos de almacenaje para entrada y salida de un dispositivo. Los dispositivos ms complejos contienen macro clulas. Las macro clulas permite al usuario configurar el tipo de entradas y salidas necesarias en el diseo.

Xilinx XC9500 CPLD Arquitectura

CLASIFICACION ENTRE ARQUITECTURAS DE LOS PLDs

La clasificacin de los PLDs, como se mencion anteriormente, depender bsicamente del plano o los planos que sean programables. La clasificacin se hace en tres grupos:

Y pueden ser utilizados como PLDs, debido a que las entradas de direccionamiento pueden ser manejadas como variables de entrada en las ecuaciones y las salidas de la memoria, como salidas de las mismas.

El nmero de productos es igual a: Dnde: n es igual al nmero de variables de Entrada. S es la cantidad de funciones de Salida. C es la capacidad de la memoria en bits

De tal forma que, para una ecuacin de cuatro variables de entrada y cuatro funciones distintas de salida ser necesario una memoria de:

en caso de que fuera una de ocho variables de entrada y de cuatro funciones de salida sera necesario una memoria de:

y en caso de que fuese necesario manejar doce entradas y ocho salidas se necesitara una memoria de:

Desgraciadamente estas se vuelven imprcticas cuando se contemplan grandes nmeros de entradas, debido a que por cada variable que se anexe, el arreglo de fusibles se duplica. Muchas aplicaciones requerirn de un nmero mayor de entradas, pero no tendrn la flexibilidad que puede ofrecer una PROM como decodificador completo. Desde el punto de vista del fabricante usar una PROM como PLD representa un uso ineficiente del silicio y por lo tanto se incrementa su costo. Existen dos tipos de PALs, uno de los cuales puede ser programado solamente una vez, por ejemplo: El PAL16R8 el cual es un dispositivo de 16 posibles entradas y con 8 salidas; todas con Flip-Flops. El otro PAL mejor conocido como GAL de Generic Array Logic ( Lgica en Arreglo Genrico ), combina las caractersticas de un PAL; pero adems, agrega tecnologa especial para ser borrado y programado elctricamente. Este dispositivo que es el que nos ocupa, ser descrito y analizado detalladamente en las pginas subsecuentes. DIFERENCIA ENTRE LAS ARQUITECTURAS DE LOS PLDs

DIFERENCIA ENTRE LAS ARQUITECTURAS DE LOS PLDs (CONTINUACION )