Informe sobre Compuertas lgicas y sus aplicaciones Integrantes: Martn Canalini Ignacio Poletti Federico Schtt "uia de aprendi#a$e

a$e Suponte %ue las se&ales el'ctricas con %ue traba$a un sistema digital son () y *)+ ,s ob!io %ue *) ser- el estado alto o uno lgico. pero bueno. habr- %ue tener en cuenta %ue e/iste la Lgica Positiva y la Lgica Negativa. !eamos cada una de ellas+ a!id Sorbona

Lgica Positiva
,n esta notacin al 0 lgico le corresponde el ni!el m-s alto de tensin 1positi!o. si %uieres llamarlo as2 y al ( lgico el ni!el mas ba$o 1%ue bien podra ser negati!o2. pero %ue ocurre cuando la se&al no est- bien definida+++3+ ,ntonces habr- %ue conocer cuales son los lmites para cada tipo de se&al 1conocido como tensin de hist'resis2. en este gr-fico se puede !er con mayor claridad cada estado lgico y su ni!el de tensin+

Lgica Negativa
4%u ocurre todo lo contrario. es decir. se representa al estado "1" con los ni!eles m-s ba$os de tensin y al "0" con los ni!eles m-s altos+

Por lo general se suele traba$ar con lgica positi!a. y as lo haremos en este tutorial. la forma m-s sencilla de representar estos estados es como se puede !er en el siguiente gr-fico+

e ahora en m-s ya sabr-s a %ue nos referimos con estados lgicos 1 y 0

Compuertas Lgicas
5as compuertas lgicas son dispositi!os %ue operan con a%uellos estados lgicos mencionados en la p-gina anterior y funcionan igual %ue una calculadora. de un lado ingresas los datos. 'sta reali#a una operacin. y finalmente. te muestra el resultado+

Cada una de las compuertas lgicas se las representa mediante un Smbolo. y la operacin %ue reali#a 1Operacin lgica2 se corresponde con una tabla. llamada Tabla de Verdad. !amos con la primera+++

Compuerta NOT
Se trata de un in!ersor. es decir. in!ierte el dato de entrada. por e$emplo6 si pones su entrada a 0 1ni!el alto2 obtendr-s en su salida un ( 1o ni!el ba$o2. y !ice!ersa+ ,sta compuerta dispone de una sola entrada+ Su operacin lgica es s igual a a invertida

Compuerta

N!

7na compuerta 48 tiene dos entradas como mnimo y su operacin lgica es un producto entre ambas. no es un producto aritm'tico. aun%ue en este caso coincidan+ *Observa que su salida ser alta si sus dos entradas estn a nivel alto*

Compuerta O"
4l igual %ue la anterior posee dos entradas como mnimo y la operacin lgica. ser- una suma entre ambas+++ Bueno, todo va bien hasta que 1 + 1 = 1. el tema es %ue se trata de una compuerta O #nclusiva es como a $%o b 9,s decir. basta %ue una de ellas sea 1 para %ue su salida sea tambi'n 09

Compuerta O"&'( o (O"

,s :; ,<clusi!a en este caso con dos entradas 1puede tener mas. claro+++=2 y lo %ue har- con ellas ser- una suma lgica entre a por b invertida y a invertida por b+ *Al ser O Exclusiva su salida ser 1 si una y slo una de sus entradas es 1*

,stas seran b-sicamente las compuertas mas sencillas

Compuertas Lgicas Combinadas

4l agregar una compuerta 8:> a cada una de las compuertas anteriores los resultados de sus respecti!as tablas de !erdad se in!ierten. y dan origen a tres nue!as compuertas llamadas N48 . N:; y N:;?,<+++ )eamos ahora como son y cual es el smbolo %ue las representa+++

Compuerta N N!
;esponde a la in!ersin del producto lgico de sus entradas. en su representacin simblica se reempla#a la compuerta 8:> por un crculo a la salida de la compuerta 48 +

Compuerta NO"
,l resultado %ue se obtiene a la salida de esta compuerta resulta de la in!ersin de la operacin lgica o inclusiva es como un no a $%o b+ Igual %ue antes. solo agregas un crculo a la compuerta :; y ya tienes una 8:;+

Compuerta NO"&'(
,s simplemente la in!ersin de la compuerta :;?,<. los resultados se pueden apreciar en la tabla de !erdad. %ue bien podras compararla con la anterior y notar la diferencia. el smbolo %ue la representa lo tienes en el siguiente gr-fico+

)u**er+s
@a la estaba de$ando de lado+++. no se si !iene bien incluirla a%u pero de todos modos es bueno %ue la cono#cas. en realidad no reali#a ninguna operacin lgica. su finalidad es amplificar un poco la se&al 1o refrescarla si se puede decir2+ Como puedes !er en el siguiente gr-fico la se&al de salida es la misma %ue de entrada+

Aasta a%u de teora. nos interesa m-s saber como se hacen e!idente estos estados en la pr-ctica. y en %u' circuitos integrados se las puede encontrar

Circuitos #ntegrados $ Circuito de Prueba

,/isten !arias familias de Circuitos integrados. pero slo mencionar' dos. los m-s comunes. %ue son los >>5 y CM:S: ,stos Integrados los puedes caracteri#ar por el nBmero %ue corresponde a cada familia segBn su composicin+ Por e$emplo6

5os >>5 se corresponden con la serie *C((. DC((. DC5S<<. DCAC<<. DCAC><< etc+ algunos E((( y F(((+ 5os C?M:S y M:S se corresponde con la serie C C(((. C C*((. MC0C(((. *CC(( DCC((+ en fin+++ 5a pregunta de rigor+++ Cual es la diferencia entre uno y otro+++3. !eamos+++ yo comenc' con los C?M:S. ya %ue dispona del manual de estos integrados. lo bueno es %ue el m-/imo ni!el de tensin soportado llega en algunos casos a G0*). 1especial para torpes+++===2. mientras %ue para los >>5 el ni!el superior de tensin alcan#a en algunos casos a los G0H) apro/imadamente. pero claro estos son lmites e/tremos. lo comBn en estos Bltimos es utili#ar G*) y as son felices+ :tra caracterstica es la !elocidad de transmisin de datos. resulta ser. %ue los circuitos >>5 son mas r-pidos %ue los C? M:S. por eso su mayor uso en sistemas de computacin+ Suficiente+++ de todos modos es importante %ue bus%ues la ho$a de datos o datasheet del integrado en cuestin. distribuido de forma gratuita por cada fabricante y disponible en Internet+++ donde ms...? )eamos lo %ue encontramos en uno de ellos6 en este caso un Circuito integrado DC5S(I. un >>5. es una cu-druple compuerta 48 + ,s importante %ue notes el sentido en %ue est-n numerados los pines y esto es general. para todo tipo de integrado+++

Comen#aremos con este integrado para !erificar el comportamiento de las compuertas !istas anteriormente+ ,l representado en el gr-fico marca una de las compuertas %ue ser- puesta a prueba. para ello utili#aremos un fuente regulada de G*). un 5, una resistencia de HH( ohm. y por supuesto el IC %ue corresponda y la placa de prueba+ ,l es%uema es el siguiente+++

,n el es%uema est- marcada la compuerta. como 0 de C disponibles en el Integrado DC5S(I. los e/tremos a y b son las entradas %ue deber-s lle!ar a un 0 lgico 1G*)2 ( lgico 1"8 2. el resultado en la salida s de la compuerta se !errefle$ado en el 5, . 5, encendido 10 lgico2 y 5, apagado 1( lgico2. no ol!ides conectar los terminales de alimentacin %ue en este caso son el pin D a "8 y el 0C a G*)+ Montado en la placa de prueba te %uedara algo as+++

,sto es a modo de e$emplo. Slo debes reem la!ar "#1. %ue es el Circuito Integrado %ue est- a prueba para !erificar su tabla de !erdad+

Le$es de !e ,organ

Se trata simplemente de una combinacin de compuertas de tal modo de encontrar una e%ui!alencia entre ellas. esto !iene a consecuencia de %ue en algunos casos no dispones del integrado %ue necesitas pero si de otros %ue podran producir los mismos resultados %ue estas buscando+ Para interpretar me$or lo %ue !iene. considera a las se&ales de entrada como !ariables y al resultado como una funcin entre ellas+ ,l smbolo de negacin 1operador 8:>2 lo representar' por "-". por e$emplo: a . - b significa a N! NOTb. se entendi+++3

1/ Le$0
,l producto lgico negado de !arias !ariables lgicas es igual a la suma lgica de cada una de dichas !ariables negadas+ Si tomamos un e$emplo para E !ariables tendramos++ - 1a.b.c2 3 -a 4 -b 4 -c ,l primer miembro de esta ecuacin e%ui!ale a una compuerta 848 con su respecti!a tabla de !erdad+ de E entradas. representada en el siguiente gr-fico y

,l segundo miembro de la ecuacin se lo puede obtener de dos formas+++

F$ate %ue la tabla de !erdad es la misma. ya %ue los resultados obtenidos son iguales+ 4cabamos de !erificar la primera ley+

5/ Le$0
5a suma lgica negada de !arias !ariables lgicas es igual al producto de cada una de dichas !ariables negadas+++ - 1a 4 b 4 c2 3 -a . -b . -c ,l primer miembro de esta ecuacin e%ui!ale a una compuerta 8:; de E entradas y la representamos con su tabla de !erdad+++

,l segundo miembro de la ecuacin se lo puede obtener de diferentes forma. a%u cit' solo dos+++

8ue!amente+++ :bser!a %ue la tabla de !erdad es la misma %ue para el primer miembro en el gr-fico anterior+ 4cabamos as de !erificar la segunda ley de e Morgan+ Para concluir+++ Con estas dos leyes puedes llegar a una gran !ariedad de conclusiones. por e$emplo+++ Para obtener una compuerta N! puedes utili#ar una compuerta 8:; con sus entradas negadas. o sea+++ a . b 3 -1 -a 4 -b2 Para obtener una compuerta O" puedes utili#ar una compuerta 848 a 4 b 3-1 -a . -b2 Para obtener una compuerta N N! utili#a una compuerta :; con sus dos entradas negadas. como indica la primera ley de e Morgan+++ - 1a.b2 3 -a 4 -b Para obtener una compuerta NO" utili#a una compuerta 48 Morgan. asi %ue+++ habr- %ue obedecer+++ con sus entradas negadas. +++eso dice la HJ ley de e con sus entradas negadas. es decir+++

-1a 4 b2 3 -a . -b La compuerta O"&'( tiene la particularidad de entregar un ni!el alto cuando una y slo una de sus entradas se encuentra en ni!el alto+ Si bien su funcin se puede representar como sigue+++ s 3 a . -b 4 -a . b te puedes dar cuenta %ue esta ecuacin te indica las compuertas a utili#ar. y terminar-s en esto+++

Para obtener una compuerta NO"&'( agregas una compuerta 8:> a la salida de la compuerta :;?,< !ista anteriormente y ya la tendr-s+ ;ecuerda %ue su funcin es+++ s 3 -1a . -b 4 -a . b2 Para obtener #nversores 1NOT2 puedes hacer uso de compuertas 8:; o compuertas 848 . simplemente uniendo sus entradas+

4 estas alturas ya estamos muy familiari#ados con las funciones de todos los operadores lgicos y sus tablas de !erdad. todo !ino bien+++. pero+++ %u' hago si dispongo de tres entradas 1a. b y c2 y deseo %ue los estados altos slo se den en las combinaciones (. H. C. * y K 1decimal2+++3 Cmo combino las compuertas+++3 y lo peor. Lu' compuertas utili#o+++3+ 8o te preocupes. yo tengo la solucin. +++p'gate un tiro+++ :o22 Mueno+++ 8:+++===. me$or no+ >ratar' de dar una solucin !erdadera a tu problema. preparado+++3

,apas de 6arnaug7
Podra definirlo como un m'todo para encontrar la forma m-s sencilla de representar una funcin lgica+ ,sto es+++ ,ncontrar la funcin %ue relaciona todas las !ariables disponibles de tal modo %ue el resultado sea el %ue se estbuscando+ Para esto !amos a aclarar tres conceptos %ue son fundamentales a2& ,init8rmino ,s cada una de las combinaciones posibles entre todas las !ariables disponibles. por e$emplo con H !ariables obtienes C minit'rminos6 con E obtienes I6 con C. 0K etc+. como te dar-s cuenta se puede encontrar la cantidad de minit'rminos haciendo 5n donde n es el nBmero de !ariables disponibles+ b2& Numeracin de un minit8rmino Cada minit'rmino es numerado en decimal de acuerdo a la combinacin de las !ariables y su e%ui!alente en binario as+++

Mien+++ ,l Mapa de Narnaugh representa la misma tabla de !erdad a tra!'s de una matri#. en la cual en la primer fila y la primer columna se indican las posibles combinaciones de las !ariables+ 4%u tienes tres mapas para H. E y C !ariables+++

4nalicemos el mapa para cuatro !ariables. las dos primeras columnas 1columnas adyacentes2 difieren slo en la !ariable d. y c permanece sin cambio. en la segunda y tercer columna 1columnas adyacentes2 cambia c. y d permanece sin cambio. ocurre lo mismo en las filas+ ,n general se dice %ue+++ !os columnas o *ilas ad$acentes slo pueden di*erir en el estado de una de sus variables :bser!a tambi'n %ue segBn lo dicho anteriormente la primer columna con la Bltima seran adyacentes. al igual %ue la primer fila y la Bltima. ya %ue slo difieren en una de sus !ariables c2& Valor lgico de un minit8rmino 1esos %ue estaban escritos en ro$o2. bien. estos deben tener un !alor lgico. y es el %ue resulta de la operacin %ue se reali#a entre las !ariables+ lgicamente 0 1 5isto+++ 5o %ue haremos ahora ser- colocar el !alor de cada minit'rmino segBn la tabla de !erdad %ue estamos buscando+++ diablos+++=== en este momento no se me ocurre nada. bueno si. traba$emos con esta+++

,l siguiente paso. es agrupar los unos adyacentes 1hori#ontal o !erticalmente2 en grupos de potencias de H. es decir. en grupos de H. de C. de I etc+++ y nos %uedara as+++

>e preguntar-s %ue pas con la fila de aba$o+++ bueno. es por%ue no estas atento+++=== ;ecuerda %ue la primer columna y la Bltima son adyacentes. por lo tanto sus minit'rminos tambi'n lo son+ e ahora en m-s a cada grupo de unos se le asigna la unin 1producto lgico2 de las !ariables %ue se mantienen constante 1ya sea uno o cero2 ignorando a%uellas %ue cambian. tal como se puede !er en esta imagen+++

Para terminar. simplemente se reali#a la suma lgica entre los t'rminos obtenidos dando como resultado la funcin %ue estamos buscando. es decir+++ * 3 1-a . -b2 4 1a . -c2 Puedes plantear tu problema como una funcin de !ariables. en nuestro e$emplo %uedara de esta forma+++ *1a9 b9 c2 3 S109 19 :9 ;2 < es la funcin buscada 1a9 b9 c2 son las !ariables utili#adas 109 19 :9 ;2 son los minit'rminos %ue dan como resultado 1 o un ni!el alto+ S 5a sumatoria de las funciones %ue producen el estado alto en dichos minit'rminos+ Slo resta con!ertir esa funcin en su circuito el'ctrico correspondiente+ )eamos. si la funcin es+++ * 3 1-a . -b2 4 1a . -c2 o sea+++ 1NOT a N! NOT b2 O" 1a N! NOT c2

,l es%uema el'ctrico %ue le corresponde es el %ue !iene a continuacin+++

,l resultado de todo este lo. es un circuito con la menor cantidad de compuertas posibles. lo cual lo hace m-s econmico. por otro lado cumple totalmente con la tabla de !erdad planteada al inicio del problema. y a dem-s recuerda %ue al tener menor cantidad de compuertas la transmisin de datos se hace m-s r-pida+ ,l programa Narma reali#a estas tareas 6arma

Osciladores9 ,ultivibradores o Circuitos

stables & Parte #

,/isten tres circuitos clasificados segBn la forma en %ue retienen o memori#an el estado %ue adoptan sus salidas. estos son+++

Circuitos )iestables o <lip&<lop 1<<20 Son a%uellos %ue cambian de estado cada !e# %ue reciben una
se&al de entrada 1ya sea ni!el ba$o o alto2. es decir retienen el dato de salida aun%ue desapare#ca el de entrada+ Conclusin0 Poseen dos estados estables

Circuitos ,onoestables0 ,stos circuitos cambian de estado slo si se mantiene la se&al de entrada 1ni!el
alto o ba$o2. si 'sta se %uita. la salida regresa a su estado anterior+ Conclusin0 Poseen un slo estado estable $ otro metaestables

Circuitos

stables o estables0 Son circuitos gobernados por una red de tiempo ;?C 1;esistencia? Capacitor2 y un circuito de realimentacin. a diferencia de los anteriores se puede decir %ue no poseen un estado estable sino dos metaestables

e todos los circuitos astables el m-s conocido es el %ue se construye con un integrado 8,***. el cual ya !imos como hacerlo tiempo atr-s 1en nuestro tutorial de electrnica b-sica2+ 5a idea es %ue !eas todas las posibilidades %ue te brindan las compuertas lgicas y 'sta es una de ellas. considerando %ue en muchos circuitos o dise&os %uedan compuertas libres 1sin ser utili#adas2 !amos a apro!echarlas para armar circuitos astables. timerOs o tempori#adores. o yo %ue se. como le %uieras llamar+ Comencemos+++

Oscilador Sim8trico con compuertas NOT

Fue el primero %ue se me ocurri y utili#a dos in!ersores o compuertas 8:>+

escripcin: Suponte %ue en determinado momento la salida del in!ersor M est- a ni!el P0P. entonces su entrada esta a P(P. y la entrada del in!ersor P4P a ni!el P0P+ ,n esas condiciones C se carga a tra!'s de ". y los in!ersores permanecen en ese estado+ Cuando el capacitor alcan#a su carga m-/ima. se produce la conmutacin del in!ersor P4P+ Su entrada pasa a P(P. su salida a P0P y la salida del in!ersor PMP a P(P. se in!ierte la polaridad del capacitor y este se descarga. mientras tanto los in!ersores permanecen sin cambio. una !e# descargado. la entrada del in!ersor P4P pasa nue!amente a P0P. y comien#a un nue!o ciclo+ ,ste oscilador es sim'trico ya %ue el tiempo %ue dura el ni!el alto es igual al %ue permanece en ni!el ba$o. este tiempo esta dado por T 3 59= " C T e/presado en segundos " en :hms C en Faradios Creo yo %ue fue f-cil y sencillo hacerlo. ahora bien. si recordamos a%uello de las le$es de !e ,organ sabr-s %ue uniendo las entradas de compuertas 848 o compuertas 8:; obtienes la misma funcin %ue los in!ersores o compuertas 8:>. esto me lle!a a las siguientes conclusiones+++

Oscilador Sim8trico con compuertas N N!

Oscilador Sim8trico con compuertas NO"

Como !eras. todo se basa en el primero %ue !imos. y hay m-s combinaciones toda!a+++. por e$emplo+++

@ as+++ hasta %ue me cans'. algo %ue no mencion' es %ue puedes controlar la !elocidad de estos circuitos. #mo...?. Muy f-cil mira+++

4%u " es de 0((Q pero puedes usar otro a !er %ue ocurre. o cambia el capacitor+

Osciladores9 ,ultivibradores o Circuitos

stables & Parte ##

Sabes %ue prob' los osciladores anteriores con un parlante pe%ue&o 1 de esos de $#2 pero nada+++. hasta %ue encontr' una solucin+++

y este s me dio resultado. hasta puedes reempla#ar " por un potencimetro y regular el sonido 1es decir. su frecuencia2 +

!isparadores Sc7mitt Trigger

4lgo %ue no !imos hasta ahora son las compuertas SCAMI>> >;I"",; o disparadores de Schimitt. son iguales a las compuertas !istas hasta ahora pero tienen la !enta$a de tener umbrales de conmutacin muy definidos llamados )>G y )>?. esto hace %ue puedan reconocer se&ales %ue en las compuertas lgicas comunes seran una indeterminacin de su estado y lle!arlas a estados lgicos definidos. mucho mas definidos %ue las compuertas comunes %ue tienen un solo umbral de conmutacin+ Se trata de esto+++

Suponte la salida a ni!el lgico 1. C comien#a a cargarse a tra!'s de ". a medida %ue la tensin crece en la entrada de la compuerta esta alcan#a el ni!el )>G y produce la conmutacin de la compuerta lle!ando la salida a ni!el 0 y el capacitor comien#a su descarga+ Cuando el potencial a la entrada de la compuerta disminuye por deba$o del umbral de )>?. se produce nue!amente la conmutacin pasando la salida a ni!el 1. y se reinicia el ciclo+ 8o slo e/isten in!ersores Schmitt >rigger. sino tambi'n compuertas 48 . :;. 8:;. etc. y ya sabes como utili#arlas. pero !eamos una posibilidad m-s de obtener circuitos as+++

Oscilador a Cristal
Se trata de un oscilador implementado con dos in!ersores y un Cristal de cuar#o. el trimer de C(pf se incluye para un a$uste fino de la frecuencia de oscilacin. mientras el circuito oscilante en si funciona con un solo in!ersor. se incluye otro para actuar como etapa separadora+ e%tra&do de un libro de or ah&... :?P

Osciladores9 ,ultivibradores o Circuitos Osciladores Controlados

stables & Parte ###

Se trata simplemente de controlar el momento en %ue estos deben oscilar+ )eamos+++. tenemos dos opciones. %ue sean controlados por un ni!el alto o por un ni!el ba$o+ Si tienes en cuenta %ue los osciladores !istos hasta el momento solo pueden oscilar cambiando el estado de sus entradas en forma alternada. lo %ue haremos ser- for#ar ese estado a un estado permanente. como di$e anteriormente ya sea a 1 o 0 )amos al primer e$emplo6 lo haremos utili#ando un diodo en la entrada del primer in!ersor. as+++

Creo %ue est- claro. si el terminal de control est- a ni!el 0 el circuito oscilar-. si est- a ni!el 1 de$ar- de hacerlo+ 5o mismo ocurre con las otras compuertas. obser!a esta con una compuerta 8:;. una de sus entradas forma parte del oscilador y la otra hace de Control+

Si lo %uieres hacer con compuertas 848 . es igual %ue el anterior. solo %ue esta !e# un P0P en la entrada de Control habilita al oscilador y un P(P lo inhabilita+

,odulacin por anc7o de pulso

8ue!amente a%u. a !er si le damos una solucin al problema planteado anteriormente. o sea. tratar de %ue los pulsos de salida no sean sim'tricos. por e$emplo %ue el ni!el alto en la salida dure m-s %ue el ni!el ba$o. o %ui#-s al re!'s. bueno !eamos el primero+

Mien. de entrada ya sabemos %ue es un circuito astable. solo %ue esta !e# el capacitor se descarga m-s r-pidamente utili#ando el diodo como puente y e!itando as pasar por "1 ,l efecto obtenido es %ue T1 es de mayor duracin %ue T5+ Puedes a$ustar >0 si reempla#as "1 por un potencimetro+ 5os periodos de tiempo para >0 y >H est-n dados en la grafica+++ 7n detalle m-s+++ Si in!iertes la polaridad del diodo obtendr-s la situacin in!ersa. es decir >H R >0+

,odulacin por anc7o de pulso Conmutado

8ada raro+++ 5os mismos circuitos !istos anteriormente pero adaptados para esta tarea+ 4%u la cantidad de pulsos de salida depende de la duracin del pulso de entrada+ 8i para %ue probar. ya los conocemos y sabemos como funcionan verdad...?

4%uel terminal %ue us-bamos antes como terminal de control. ahora est- como entrada de se&al. y la salida del circuito entregar- una cierta cantidad de pulsos mientras dure el pulso de entrada+ Si obser!as la forma de onda en la entrada y la comparas con la salida te dar-s cuenta de su funcionamiento+

!emodulacin de se>ales
>odo lo opuesto al anterior. es decir tomamos una se&al modulada y la demodulamos :o22

,sta !e# el tren de pulsos ingresa por el In!ersor a. en el primer pulso positi!o. la salida de a se pone a 0 y se carga el capacitor C a tra!'s del diodo !+ Cuando la entrada de a se in!ierte el diodo %ueda blo%ueado y C se descarga a tra!'s de "+ 4hora bien. durante toda la transmisin de pulsos la salida de b permanece a ni!el 1 ya %ue el tiempo de descarga del capacitor es mucho mayor %ue el tiempo de duracin de cada pulso %ue ingresa por la entrada del in!ersor a

!oblador de *recuencia
:tra aplicacin %ue se pueden dar a las compuertas lgicas es duplicar la frecuencia de una se&al. como en este circuito+

:bser!a la forma de onda obtenidas en los puntos marcados en a#ul 4nalicemos su funcionamiento6 ,l flanco de descenso de la se&al de entrada es diferenciada por ;0 y C0. y es aplicada a la entrada PaP de la compuerta 848 . esto produce un pulso a la salida de esta compuerta segBn su tabla de !erdad Pbasta %ue una de las entradas este a ni!el lgico ba$o para %ue la salida !aya a ni!el lgico altoP ,l flanco de subida del pulso de entrada. luego de ser in!ertido. es diferenciado y aplicado a la entrada PbP de la compuerta 848 . de modo %ue para un tren de pulsos de entrada de frecuencia f. hay un tren de pulsos de salida de frecuencia Hf+

Circuitos ,onoestables
Aabr- %ue recordar de %ue se trata esto no+++3 e acuerdo+++. son a%uellos %ue tienen un Bnico ni!el de salida estable+ Para aclarar un poco las ideas+++ 5a mayora de los edificios disponen de un pulsador %ue enciende moment-neamente las luces de los pasillos. transcurrido un cierto tiempo 'stas se apagan+ Conclusin6 slo disponen de un estado estable 1apagado2 y un estado metaestable 1encendido2+ se entendi...?+ Mien. !eamos el primero:

,onoestables sencillo
Primero lo b-sico. un monoestable sencillo con un in!ersor+++

Considera inicialmente la entrada del in!ersor en ni!el ba$o a tra!'s de " y C. entonces su salida estar- a ni!el alto. ahora bien. un 1 lgico de poca duracin en la entrada. hace %ue se cargue el capacitor y conmute el in!ersor entregando un 0 lgico en su salida. y este permanecer- en ese estado hasta %ue la descarga del capacitor alcance el umbral de hist'resis de la compuerta y entonces conmutar- y regresar- a su estado inicial+++

,onoestables con dos compuertas NO"

F$ate %ue la compuerta b la puedes cambiar por un in!ersor+++>ratemos ahora de interpretar su funcionamiento

Suponte %ue no e/iste se&al en la entrada. entonces la compuerta b tiene su entrada a ni!el P0P por intermedio de "1. y su salida a ni!el P(P. la cual alimenta una de las entradas de a+ al estar ambas entradas de PaP a ni!el P(P la salida de PaP estar- a ni!el P0P+ Como el capacitor C tiene sus dos e/tremos al mismo ni!el no ad%uiere carga alguna+ Si entregas un impulso positi!o a la entrada de a. su salida pasa inmediatamente a ni!el P(P y C comien#a a cargarse a tra!'s de "1. la entrada de b se hace 0 y su salida 1. como 'sta realimenta la compuerta a la de$a en'an(hada con su salida a 0+ Cuando la carga del capacitor alcan#a el umbral de conmutacin de PbP su salida pasa a 0 y la de a pasa a 1. esto hace %ue el capacitor se descargue a tra!'s de ;0 y la lnea de alimentacin. de$ando al circuito listo para un nue!o disparo+

,onoestables con dos inversores

5a diferencia a%u. esta en %ue el gatillado se reali#a durante la e/cursin negati!a del pulso de entrada+

Como !er-s. estos circuitos disponen de algBn m'todo de realimentacin y un capacitor %ue es %uien retiene moment-neamente una determinada se&al lgica en la entrada de alguna de las compuertas implicadas en el circuito+++

Cerradura con teclado electrnico

5o me$or %ue se me pudo ocurrir para la aplicacin de un monoestable fue una cerradura electrnica sencilla. a%u la puedes !er+++

5a secuencia para acti!ar la salida es el orden en %ue est-n numerados los pulsadores. eso s. nota %ue debes pulsar S( y sin liberarlo acti!ar S0. luego de eso puedes continuar con la secuencia correspondiente+ 5os botones libres del teclado deberan ir unidos a un sistema de alarma o hacer %ue se desacti!e moment-neamente todo el sistema antes de ingresar un nue!o cdigo. en fin tienes muchas opciones+ ,n la salida deber-s conectar un rel'. un optoacoplador o algo por el estilo para accionar la cerradura electrnica+ ,n realidad la intencin era darle una utilidad a los circuitos monoestables. y esta me pareci ideal 5os componentes utili#ados son los siguientes: !1 a !: S 08C0CI "1 a "; S 0Q "? a "@ S HQH C1 a CA S 0nf C: S 0((( uf T 0K) #C1 S C C(I0 S1 a S= S >eclado

Circuitos )iestables & Parte #

8ue!amente a%u+++ y luego de esto me tomar' un buen descanso. eso (reo...))) Comencemos+++ 5os circuitos biestables son muy conocidos y empleados como elementos de memoria. ya %ue son capaces de almacenar un bit de informacin+ ,n general. son conocidos como Flip?Flop y poseen dos estados estables. uno a ni!el alto 10 lgico2 y otro a ni!el ba$o 1cero lgico2. Se entendi...?, a lausos ara mi... 'ra(ias, mu(has 'ra(ias...))) Comencemos+++ 5os circuitos biestables son muy conocidos y empleados como elementos de memoria. ya %ue son capaces de almacenar un bit de informacin+ ,n general. son conocidos como Flip?Flop y poseen dos estados estables. uno a ni!el alto 10 lgico2 y otro a ni!el ba$o 1cero lgico2. Se entendi...?, a lausos ara mi... 'ra(ias, mu(has 'ra(ias...))) Perdn. me estaba ol!idando de un pe%ue&o detalle. es posible %ue al presionar el pulsador se produ#can rebotes el'ctricos. es como haberlo presionado !arias !eces. y s+++ los resultados ser-n totalmente inesperados. as %ue lo de los cablecitos para probar estos circuitos no nos ser!ir-n de mucho. es con!eniente utili#ar un pulso de relo$ para reali#ar estas pruebas. ya sabes...))) un (ir(uito astable, de los que hi(imos en le((iones anteriores . de ahora en m-s lo llamaremos pulso de reloB o ClocC o C6+ Por lo general un Flip?Flop dispone de dos se&ales de salida. una con el mismo !alor de la entrada y otra con la negacin del mismo o sea su complemento+ Primero lo b-sico. como siempre. y luego lo enredamos un poco m-s+

<L#P <LOP )DS#CO "S

Se puede construir uno f-cilmente utili#ando dos compuertas 848 o 8:; conectadas de tal forma de realimentar la entrada de una con la salida de la otra. %uedando libre una entrada de cada compuerta. las cuales ser-n utili#adas para control Set y "eset+++

5as resistencias ;0 y ;H utili#adas en ambos casos son de 0(Q y las puse solamente para e!itar estados indeterminados. obser!a el circuito con compuertas 8:;+++ 7n ni!el alto aplicado en Set. hace %ue la salida negada -E sea 0 debido a la tabla de !erdad de la compuerta 8:;. al realimentar la entrada de la segunda compuerta y estando la otra a masa. la salida normal E ser- 1+ 4hora bien. esta se&al realimenta la primer compuerta. por lo tanto no importan los rebotes. y el FF se mantendr- en este estado hasta %ue le des un pulso positi!o a la entrada "eset Conclusin0 ,l biestable posee dos entradas Set y "eset %ue traba$an con un mismo ni!el de se&al. pro!ee dos salidas. una salida normal E %ue refle$a la se&al de entrada Set y otra -E %ue es el complemento de la anterior+ Si comparas los dos flip?flop representados en el gr-fico. !er-s %ue slo difieren en los ni!eles de se&al %ue se utili#an. debido a la tabla de !erdad %ue le corresponde a cada tipo de compuerta+

<L#P <LOP "S & Controlado por un pulso de reloB0

,n este caso !oy a utili#ar el e$emplo de las compuertas 848 . pero le agregaremos dos compuertas mas. y uniremos la entrada de cada una a una se&al de ;elo$+++

5o dicho mas arriba. necesitamos un generador de pulsos 14stable2 para conectarlo en la entrada ClocQ. una !e# lo tenemos pasamos a interpretar el circuito+++ Si pones un 0 en Set y la entrada ClocC est- a 1 ocurrir- todo lo %ue se describe en el es%uema anterior. !eamos %ue ocurre cuando ClocC pasa a 0+++

Sorpresaaaaaaaaa+++===. el FF se mantiene sin cambios en E y -E+ F$ate %ue ahora no importa el estado de Set y "eset. esto se debe a su tabla de !erdad 1basta %ue una de sus entradas sea 0 para %ue su salida sea 12 por lo tanto Set y "eset %uedan inhabilitadas+ ,s decir %ue se leer-n los ni!eles de Set y "eset slo cuando la entrada ClocC sea 1+ NOT 10 ,l primer circuito %ue !imos 1Flip?Flop simple2 es llamado <lip&<lop sncrono ya %ue puede cambiar el estados de sus salidas en cual%uier momento. y slo depende de las entradas Set y ;eset+ NOT 50 ,l segundo circuito es controlado por una entrada ClocQ y es llamado <lip&<lop Sncrono ya %ue el cambio de estado de sus salidas esta sincroni#ado por un pulso de relo$ %ue reali#a la lectura de las entradas en un determinado instante+ 4ntes de continuar %uiero mostrarte algo muy interesante. no es la Bnica forma de obtener un Flip?Flop. obser!a esto+++

<L#P <LOP & Con un inversor

5a !enta$a a%u es la cantidad de compuertas utili#adas

Circuitos )iestables & Parte ##

,l flip?flop presentado anteriormente conocido como *lip&*lop "S suele presentar un estado indeterminado cuando sus dos entradas ; y S se encuentran en estado alto as %ue !eamos como se puede solucionar este incon!eniente+++

<L#P <LOP !0
,n este circuito no e/iste la posibilidad de %ue las dos entradas est'n a ni!el alto ya %ue posee un in!ersor entre la una y la otra de tal modo %ue ; S US. obser!a el siguiente gr-fico. a%u se supone la entrada ato a ni!el (+++

)eamos %ue ocurre cuando la entrada ato. pasa a 0 y CN cambia de estado pasando tambi'n a 0. segBn como se !an transmitiendo los datos por las compuertas resulta LS0 y ULS(+

Para %ue el flip?flop retorne a su estado inicial. la entrada ato ! deber- pasar a 0 y slo se transferir- a la salida si CQ es 1+ 8ue!amente se repite el caso %ue para leer el datos debe ser cQS0+ ,n forma general se representa el filp?flop con el siguiente smbolo

<L#P <LOP ,aster&Slave0

Se trata de un arreglo de dos FF independientes+ ,l primero actBa como Master y el otro como Sla!e+ Con la diferencia de %ue en este caso las entradas Set y ;eset son realimentadas por las salidas L y UL respecti!amente. %uedando libre Bnicamente la entrada CN+

@a se. ser- complicado de anali#ar. pero lo haremos f-cil. !eamos+++ Considerando CNS(. ser- la salida LS( y ULS0. al momento del cambio de ni!el de CN 1CNS02. slo cambiaran las salidas del primer flip?flop 1Master2 sin afectar las salidas L y UL+ 4hora bien. cuando CN regrese a su estado inicial 1CNS(2 el Sla!e conmutar- las salidas L y UL %uedando LS0 y ULS(+ 4l cambiar de estado CN 1CNS02 las salidas no ser-n afectadas+ ,sto se puede resumir en una pe%ue&a tabla de !erdad. como 'sta+++

Mueno. le agregu' una fila m-s. por si preguntas 6?2 4 este tipo de Flip?flop. se le a dado la posibilidad de preestablecer el estado de sus salidas. adicion-ndole dos entradas m-s. Preset 1Pr2 y Clear 1Clr2. %ue !endran a ser algo as como Set y ;eset respecti!amente. pero claro. hay %ue ad!ertir %ue se debe en!itar la situacin PrSClrS( >ambi'n tiene una forma de representacin simblica+++

Circuitos )iestables & Parte ### <L#P <LOP F60

7n flip?flop VN es muy similar al !isto anteriormente pero mucho m-s comple$o %ue 'ste. y e/isten Circuitos integrados %ue ya lo traen incorporado as %ue por cuestiones de sencille# y para no complicarte demasiado utili#ar' su representacin simblica+

5o !amos a anali#ar de forma sencilla haciendo uso de la tabla de !erdad %ue corresponde al funcionamiento del flip?flop+++

Comencemos: 5as dos primeras lneas indican %ue las entradas Clr y Pr establecen el estado de las salidas L y UL sin importar el estado en %ue se encontraban anteriormente. ni el estado de las otras entradas 1V. N y CN2+ ,n la tercera y cuarta lnea se han establecido las entradas Clr y Pr a ni!el 0 y las salidas L y UL permanecen en cual%uiera de los dos estados mencionados anteriormente. segBn el %ue se haya establecido+++===. ahora bien si se mantiene CNS( las salidas L y UL permanecen sin cambio 1Sc2. lo mismo ocurre si se mantiene CNS0. y continBa as en los cambios ascendentes de CN. y como podr-s notar en la siguiente lnea. si estableces VSNS( %ueda sin importancia la entrada CN y sin cambio las salidas+ ,n la s'ptima y octa!a lnea se transfieren los datos de las entradas V y N a las salidas L y UL respecti!amente. pero esto slo ocurrir- en la transicin ascendente de CN+ Finalmente con ClrSPrSVSNS0 el flip?flop Cambiar- Siempre 1Cs2 cada !e# %ue se presente una transicin descendente de CN+ @ hasta a%u+++. la idea fue mostrarte las !enta$as y des!enta$as de cada uno de estos circuitos. te recuerdo %ue no necesitas armar uno de estos embrollos de compuertas. ya %ue e/isten integrados %ue las contienen. como el C C(HD %ue es un doble flip?flop VN maestro?escla!o o el C C(0E %ue es un doble flip?flop tipo . al cual le !oy a dedicar una p-gina especial. por sus !ariadas aplicaciones. muy utili#ado en robtica+++===