UNIVERSIDAD DE EL SALVADOR FACULTAD DE INGENIERA Y ARQUITECTURA ESCUELA DE INGENIERA ELCTRICA SISTEMAS DIGITALES II CICLO II - 2013

Laboratorio #2: Construccin de Chapa Electrnica

Integrantes: Hctor Mauricio Fuentes Chicas FC11023 Nstor Gabriel Vsquez Lpez VL10008

Catedrtico: Ing. Salvador German

Ciudad Universitaria, 30 de septiembre de 2013

INDICE

Contenido

Pg.

Introduccin...

Objetivos

Marco terico..

Asignacin...

14

Observaciones..

17

Conclusiones

18

Bibliografa...

19

INTRODUCCIN La privacidad puede ser definida como el mbito de la vida personal de un individuo que se desarrolla en un espacio reservado y debe mantenerse confidencial. El trmino seguridad posee mltiples usos. A grandes rasgos, puede afirmarse que este concepto que proviene del latn securitas hace foco en la caracterstica de seguro, es decir, realza la propiedad de algo donde no se registran peligros, daos ni riesgos. Una cosa segura es algo firme, cierto e indubitable. La seguridad, por lo tanto, puede considerarse como una certeza. Existen muchos tipos de seguridad, tantos como actividades pueda realizar el ser humano. Dicho todo esto, slo resta agregar que en cualquier mbito cuando se habla de seguridad se est haciendo referencia a las condiciones en las que se desarrolla una actividad: las prevenciones que se han tenido en cuenta en caso de complicaciones, las acciones que se realizarn en caso de desastre y fundamentalmente, de qu forma se trabajar para brindar equilibrio y tranquilidad en dicho entorno. Como notamos los conceptos de seguridad y privacidad van de la mano, es por ello que muchos de los avances tecnolgicos se enfocan en brindar ambos estados al mismo tiempo, la lgica secuencial combi nacional, no es la ex cesin, ya que sus caractersticas particulares brindan o favorecen, su implementacin desde pequeos sistemas secuenciales hasta complejos sistemas de encriptamiento como el de las computadoras. Es por ello que en el presente trabajo mostramos como trabajan en escala macro, las utilidades mediantes su capacidad de guardar registros y secuencias lgicas con fines didcticos. Como ltimo punto explicamos la lgica secuencial que sigue un sistema de seguridad implementando una chapa elctrica con el uso de los Biestables (Flip Flops).

OBJETIVOS

General Diseo e implementacin de un dispositivo de seguridad utilizando componentes digitales y aplicativo software, para reforzar los conceptos aprendidos en clases

Especficos Utilizar el programa de simulacin TINA en la implementacin de diseos de circuitos que usan chips o integrados de mediana escala de integracin, facilitando as la implementacin de diseos tanto bsicos como avanzados enfocados a una aplicacin especfica.

Descripcin de dispositivos electrnicos como lo son los Flip Flops y su respectivo funcionamiento.

Indagar en la evolucin de las formas de control de seguridad utilizados actualmente.

MARCO TERICO FLIP-FLOPS Los elementos de memoria utilizados en los circuitos secuenciales temporizados se llaman flip-flops. Estos circuitos son celdas binarias capaces de almacenar un bit de informacin. Un circuito flip-flop tiene dos entradas, una para el valor normal y una para el valor complemento del bit almacenado en l. La informacin binaria puede entrar a un flip-flop en una variedad de formas, hacho ste, que determina diferentes tipos de flip-flops. La principal diferencia entre los tipos de flip-flop es el nmero de entradas que poseen y de la manera en la cual las entradas afectan al estado binario.

FLIP-FLOP BSICO. Un circuito flip-flop puede construirse con dos compuertas nand o dos compuertas nor. Cada circuito forma un flip flop bsico del cual se puede construir uno ms complicado. La conexin de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de realimentacin. Por esta razn los circuitos se clasifican como circuitos secuenciales asncronos, cada flip flop tiene dos salidas Q y Q y dos entradas set y reset. Este tipo de flip flop se llama: CIRCUITO FLIP-FLOP BSICO CON COMPUERTAS NOR Para analizar la operacin del circuito de la figura anterior se debe recordar que la salida de una compuerta NOR es 0 si cualquier entrada es 1 y que la salida es 1 solamente cuando todas las entradas sean 0. Como punto de partida asmase que la entrada de puesta a uno (set) es 1 y que la entrada de puesta a 0 (reset) sea 0. Como la compuerta 2 tiene una entrada de 1, su salida Q debe ser 0, lo cual coloca ambas entradas de la compuerta 1 a 0 para tener la salida Q como 1. Cuando la entrada de puesta a uno (set) vuelva a 0, las salidas permanecern iguales ya que la salida Q permanece como 1, dejando una entrada de la compuerta 2 en 1. Esto causa que la salida Q permanezca en 0 lo cual coloca ambas entradas de la compuerta nmero 1 en 0 y as la salida Q es 1. De la misma manera es posible demostrar que un 1 en la entrada de puesta a cero (reset) cambia la salida Q a 0 y Q a 1. Cuando la entrada de puesta a cero cambia a 0, las salidas no cambian. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas salidas Q y Q van a 0. Esta condicin viola el hecho de que las salidas Q y Q son complementos entre s. En operacin normal esta condicin debe evitarse asegurndose que no se aplica un 1 a ambas entradas simultneamente. Un flip-flop tiene dos entradas tiles. Cuando Q=1 y Q=0 estar en el estado de puesta a uno (o estado 1). Cuando Q=0 y Q=1 estar en el estado de puesta a cero (o estado 0). Las salidas Q y Q son complementos entre s y se les trata como salidas normales y de complemento respectivamente. El estado binario de un flip-flop se toma como el valor de su salida normal.

Bajo operacin normal, ambas entradas permanecen en 0 a no ser que el estado del flipflop haya cambiado. La aplicacin de un 1 momentneo a la entrada de puesta a uno causar que el flip-flop vaya a ese estado. La entrada de puesta en uno debe volver a cero antes que se aplique un uno a la entrada de puesta a cero. Un 1 momentneo aplicado a la entrada de puesta a cero causar que el flip-flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero y se aplica un 1 a la entrada de puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que el flip-flop este borrado, quedaran las salidas sin cambio. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero, ambas salidas irn a cero. Este estado es indefinido y se evita normalmente. Si ambas salidas van a 0, el estado del flip-flop es indeterminado y depende de aquella entrada que permanezca por mayor tiempo en 1 antes de hacer la transicin a cero.

CIRCUITO FLIP-FLOP BSICO CON COMPUERTAS NAND El circuito bsico NAND opera con ambas entradas normalmente en 1 a no ser que el estado del flip-flop tenga que cambiarse. La aplicacin de un 0 momentneo a la entrada de puesta a uno, causar que Q vaya a 1 y Q vaya a 0, llevando el flip-flop al estado de puesta a uno. Despus que la entrada de puesta a uno vuelva a 1, un 0 momentneo en la entrada de puesta a cero causar la transicin al estado de borrado (clear). Cuando ambas entradas vayan a 0, ambas salidas irn a 1; esta condicin se evita en la operacin normal de un flip-flop. FLIP-FLOP RS TEMPORIZADO El flip-flop bsico, por si slo es un circuito secuencial asncrono. Agregando compuertas a las entradas, puede hacerse que el flip-flop responda a los niveles de entrada durante la ocurrencia del pulso de reloj. El flip-flop RS consiste en un flip flop bsico NOR y dos compuertas AND, las salidas de las dos compuertas AND per permanecen en cero mientras el pulso de reloj(CP) sea =0 , independientemente de los valores de entrada S y R. Cuando el pulso de reloj vaya a 1, la informacin se permite llegar al flip-flop bsico, el estado puesta en uno se logra con S=1, R=0 y CP=1, con S y R en 1, la ocurrencia de los pulsos de reloj causar que ambas salidas vayan momentneamente a 0. Cuando se quite el pulso, el estado del flip-flop ser indeterminado, es decir, podra resultar cualquier estado, dependiendo de s la entrada de puesta a uno o la de puesta a cero del flip-flop bsico, permanezca el tiempo mayor, antes de la transicin a 0 al final del pulso.

FLIP-FLOP TIPO D El flip-flop D es una modificacin del flip-flop RS sincronizado. Las compuertas NAND 1 y 2 forman el flip-flop bsico y las compuertas 3 y 4 las modifican para conformar el flip-flop RS sincronizado. La entrada D va directamente a la entrada S y su complemento se aplica a la entrada R a travs de la compuerta 5. Mientras que el pulso de reloj de entrada sea un 0, las compuertas 3 y 4 tienen un 1 en sus salidas, independientemente del valor de las otras entradas. Esto esta de acuerdo a los requisitos de que las dos entradas del flip-flop bsico NAND permanezcan inicialmente en el nivel de 1. La entrada D se comprueba durante la ocurrencia del pulso de reloj. Si es 1, la salida de la compuerta 3 va a 0, cambiando el flip-flop al estado de puesta a uno (a no ser que ya este en ese estado). Si en 0, la salida de la compuerta 4 va a 0, cambiando el flip-flop al estado de borrado.El flip-flop tipo D recibe su nombre por la habilidad de transmitir "datos" a un flip-flop. Es bsicamente un flip-flop RS con un inversor en la entrada R. el inversor agregado reduce el numero de entradas de dos a uno. Este tipo de flip-flop se llama algunas veces bloqueador D con compuertas o flip-flop de bloqueo. La entrada CP se le da a menudo la designacin variable G (de gate) para indicar que esta entrada esta habilita el flip-flop de bloqueo para hacer posible que los datos entren al mismo.

FLIP-FLOP JK Un flip-flop JK es un refinamiento del flip-flop RS ya que el estado indeterminado del tipo RS se define en el tipo JK. Las entradas J y K se comportan como las entradas R y S para poner a uno o cero (set o reset) al flip-flop (ntese que en el flip-flop JK la entrada J se usa para la entrada de puesta a uno y la letra K para la entrada de puesta a cero). Cuando ambas entradas se aplican a J y K simultneamente, el flip-flop cambia a su estado de complemento, esto es, si Q=1 cambia a Q=0 y viceversa. La salida Q se aplica con K y CP a una compuerta AND de tal manera que el flip-flop se ponga a cero (clear) durante un pulso de reloj solamente si Q fue 1 previamente. De manera similar la salida Q se aplica a J y CP a una compuerta AND de tal manera que el flip-flop se ponga a uno con un pulso de reloj, solamente si Q fue 1 previamente. Como se muestra en la tabla caracterstica de la figura, el flip-flop JK se comporta como un flip-flop RS excepto cuando J y K sean ambos 1. Cuando J y K sean 1, el pulso de reloj se transmite a travs de una compuerta AND solamente; Aquella cuya entrada se conecta a la salida del flip-flop la cual es al presente igual a 1. As, si Q=1, la salida de la compuerta AND superior se convertir en 1 una vez que se aplique un pulso de reloj 7

y el flip-flop se ponga a cero. Si Q=1 la salida de la compuerta AND se convierte en 1 y el flip-flop se pone a uno. En cualquier caso, el estado de salida del flip-flop se complementa. Q J K Q (t+1)

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 1 1 1 0 1 0

Ntese que debido a la conexin de retroalimentacin del flip-flop JK, la seal CP que permanece en 1 (mientras que J=K=1) causar transiciones repetidas y continuas de las salidas despus que las salidas hayan sido completadas. Para evitar esta operacin indeseable, los pulsos de reloj deben de tener un tiempo de duracin que es menor que la demora de propagacin a travs del flip-flop. Esta es una restriccin, ya que la operacin del circuito depende del ancho de los pulsos. Por esta razn los flip-flops JK nunca se construyen como se muestra en la figura. La restriccin del ancho del pulso puede ser eliminada con un maestro esclavo o una construccin activada por flanco de la manera discutida en la siguiente seccin. El mismo razonamiento se aplica al flip-flop T presentado a continuacin. FLIP-FLOP T El flip-flop T es la versin de una entrada, del flip-flop JK, el flip-flop J se obtiene de un tipo JK a la cual se le unen las dos entradas. El nombre T se deriva de la habilidad del flip-flop de variar ("toggle") o cambiar estado. Independientemente del presente estado del flip-flop, este asume el estado de complemento cuando ocurre el pulso de reloj mientras que la entrada T est en lgica 1. T Q

REGISTROS Un registro es un grupo de celdas de almacenamiento binario capaz de retener informacin binaria. Un grupo de flip-flops constituyen un registro, ya que cada flipflop es una celda binaria que acumula un bit de informacin. Un registro de n-bits tiene un grupo de n-flip-flops y tiene la capacidad de acumular cualquier informacin binaria que contiene n-bits. Tambin puede contener otras compuertas para ser manipulados. Varios tipos de registros estn disponibles en circuitos MSI. El circuito ms simple es aquel que consiste en flip-flops sin ninguna compuerta externa, el pulso de reloj de entrada habilita todos los flip-flops de manera que la informacin disponible al presente de las cuatro entradas pueda ser transferida al registro de 4 bits. Las cuatro salidas pueden ser cateadas para obtener informacin acumulada en el registro.

REGISTRO CON CARGA EN PARALELO. La transferencia de nuevo informacin a un registro se denomina como la carga del registro. Si todos los bits del registro se cargan simultneamente con un solo pulso de reloj, se dice que la carga se hace en paralelo. Un pulso aplicado a la entrada CP del registro cargar todas las cuatro entradas en paralelo. La entrada CP acta como una seal de habilitacin la cual controla la carga de informacin al registro. Cuando CP va a 1 , la informacin de entrada se carga en el registro. Si CP permanece en 0, el contenido del registro no cambia, ntese que el cambio de estado en la entrada ocurre en el flanco positivo del pulso

REGISTROS DE DESPLAZAMIENTO. Un registro capaz de desplazar informacin binaria hacia la izquierda o hacia la derecha se llama registro de desplazamiento. La configuracin lgica consiste en una cadena de flip-flops conectados en cascada, con la salida de un flip-flop conectado a la entrada siguiente. Todos los flip-flops reciben un pulso de reloj comn el cul causa el desplazamiento de un estado al siguiente. El registro de desplazamiento ms sencillo es aquel que slo usa flip-flops.

Transferencia serial. Se dice que un sistema digital opera en modo serie cuando la informacin se transfiere y manipula un bit en cada tiempo. El contenido de un registro se transfiere a otro desplazando los bits del registro fuente hacia el registro destino. La transferencia en serie de la informacin del registro A al registro B se hacer con registros de desplazamiento.

La diferencia entre los modo de operacin serie o paralelo deben ser aparentes a partir de aqu. En el modo paralelo, la informacin es disponible de todos los bits del registro y todos los bits pueden ser transferidos simultneamente durante un pulso de reloj. En el modo serie, los registros tienen una entrada en serie sencilla y una salida en serie sencilla. La informacin se transfiere bit a bit, un bit cada vez mientras que los registros se desplacen en la misma direccin Registro de desplazamiento bidireccional con carga en paralelo. Los registros de desplazamiento pueden ser usados para convertir datos en serie a datos en paralelo y viceversa. Si se tiene acceso a todas las salidas de los flip-flops del registro de desplazamiento, entonces la informacin introducida serial mente por desplazamiento puede extraerse en paralelo de las salidas de los flip-flops. Si se agrega una capacidad de carga en paralelo al registro, entonces los datos que entran en paralelo pueden extraerse en serie desplazando los datos almacenados en el registro.

PROCESOS Y MAQUINAS SECUENCIALES PROCESO SECUENCIAL Son aquellos en que la salida depende, en un instante especfico, del estado actual del proceso y de las entradas. Un proceso secuencial se caracteriza por su estado. PROCESO SECUENCIAL FUNCIONAL. Un proceso secuencial funcional empieza en un estado inicial So y, en respuesta a una secuencia de entradas i, el proceso pasa por una secuencia de estados S y genera una secuencia de salidas z. Ejemplo: Considere un proceso que, en forma secuencial, recupera una palabra de n-bits y determina si la palabra contiene un nmero par de ls. Antes de que cualquier bit se recupere, el estado inicial del proceso es par, que se denota por E, ya que se han recibido una cantidad cero de nmeros ls y cero es nmero par. El nmero total de entradas ls, denotado por suma de nmeros ls, es cero al principio. 10

Conforme cada bit entra, la suma de nmeros ls se incrementa en 1 para una entrada 1 y en 0 para una entrada 0: Si la nueva suma de nmeros ls es nmero par, el estado nuevo es E y la salida z=0. Si la nueva suma de nmeros ls es non, el nuevo estado es 0 y la salida z=1. Un proceso secuencial puede definirse por una tabla de estados que liste el siguiente estado y proporcione la salida para cada combinacin del estado actual y de la entrada. En una tabla de estados: Cada rengln representa un estado actual del proceso. Cada columna representa una entrada. Cada par de entradas en la tabla representa el siguiente estado del proceso y la salida correspondiente a la combinacin del rengln del estado actual y la entrada.

MAQUINA SECUENCIAL. En muchos casos los circuitos secuenciales se pueden representar (modelar) con frmulas recursivas que definen una relacin entre los trminos sucesivos (termino actual y siguiente), de una secuencia. De manera similar, en la lgica digital hay un modelo conceptual para representar cualquier proceso secuencial que en un momento dado existe en uno de un nmero finito de estados distintos y, pasa por una secuencia de estados y genera una secuencia de salidas. Este modelo conceptual llamado mquina secuencial, facilita el anlisis de los procesos secuenciales, del mismo modo que el diseo e implementacin de circuitos de lgica secuencial que realizan estos procesos. Una mquina secuencial es un modelo que tiene: Un conjunto finito de estados s. Un estado inicial So que es un miembro del conjunto S Un conjunto finito de entradas i. Una funcin de salida f=f(S,i) Una mquina secuencial puede realizarse con un circuito de lgica secuencial.

Ejemplo: Considrese el proceso de sumar los nmeros binarios sin signo X=0101 y Y=0011, utilizando el mtodo familiar de lpiz y papel. Para dos nmeros X y Y arbitrarios, una columna puede contener cualquiera de las ocho combinaciones posibles 000 hasta 111 para c (acarreo) y X y y(entradas). La adicin de cualquier columna de los tres nmeros produce una suma S y un acarreo de salida C. Al sumar una columna a la vez, se ve que la suma se puede efectuar con un proceso secuencial que tiene: 11

Un conjunto de entradas x y y. Un estado interno (acarreo), que es uno de un conjunto finito de estados. Un siguiente estado C que es una funcin booleana de las entradas X y Y en el estado actual c. As determinamos: Siguiente estado c Salida S Entradas X Y Entradas X Y Estado 00 01 11 10 00 01 11 10 actual 0 0 0 1 0 0 1 0 1 1 0 1 1 1 1 0 1 0

ANLISIS DE CIRCUITOS DE LGICA SECUENCIAL Como ya mencionamos, un paso muy importante para el anlisis de circuitos de lgica secuencial es que los circuitos secuenciales se pueden representar (modelar) con frmulas recursivas que definen una relacin entre los trminos sucesivos (termino actual y siguiente), de una secuencia. De manera similar, en la lgica digital hay un modelo conceptual para representar cualquier proceso secuencial que en un momento dado existe en uno de un nmero finito de estados distintos y, pasa por una secuencia de estados y genera una secuencia de salidas. Este modelo conceptual llamado mquina secuencial, facilita el anlisis de los procesos secuenciales, del mismo modo que el diseo e implementacin de circuitos de lgica secuencial que realizan estos procesos. DISEO DE CIRCUITOS SNCRONOS DE LOGICA SECUENCIAL. La estrategia tomada para el diseo de un sistema secuencial se ver afectada en gran medida por la naturaleza del problema y la forma en que se defina. Estados de sistema. Una de las primeras tareas consiste en determinar todos los estados del sistema discretos que existan dentro del sistema. Diagrama de transicin de estados. En los sistemas sencillos los estados se pueden deducir directamente, pero en los casos ms complejos puede ser necesario modelar el sistema mediante un diagrama de transicin de estados. S1 So

S4

S2

S3

12

Tabla de transicin de estados. A partir del diagrama de estados es posible construir una tabla de transicin de estados. La tabla indica todas las posibles combinaciones de entradas para cada estado del sistema, as como el estado resultante Estado presente So NR 0X 10 11 00 X1 10 00 X1 10 00 X1 10 00 X1 10 estado siguiente So S1 So S1 So S2 S2 So S1 S3 So S4 S4 So So salidaQ 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1

S1

S2

S3

S4

Reduccin de estados Un examen minucioso puede mostrar que dos estados son idnticos, por lo tanto podemos eliminar uno. Asignacin de estados. Cada uno de los estados del sistema se debe representar en el diseo final por medio de una combinacin nica de variables internas. Tabla de excitacin. La tabla de transicin indica la accin que ha de tomar cada biestable por cada combinacin de las variables de entrada en cada estado. Para disear un sistema a partir de esa tabla, necesitamos decidir sobre la naturaleza de los biestables que se utilizaran y de ah determinar sus entradas. Diseo de circuitos. La etapa final del diseo consiste en definir circuitos que produzcan las seales requeridas as como las salidas.

13

ASIGNACIN Construccin de una Chapa Electrnica con clave de 4 dgitos por medio del uso registros con Flip Flops. Para la construccin de este dispositivo entenderemos la siguiente lgica secuencial. 1. El nmero de variables de entrada sern 4: X1, X2, X3 y X4. 2. Deber cumplir la siguiente secuencia: X1 X2 X3 X4, para que se active si no volver a iniciar la secuencia. 3. Debido a que es una demostracin en tiempo real y con algunas limitantes el dispositivo dar apertura a una luminaria controlada por una ante etapa de potencia. En nuestro diseo lo elaboraremos con Flip Flops D: Tabla de Estados X1 A B C D X2 X3 X4

Tablas de Estados Asignados X1 A 00 B 01 C 11 D 10 X2 X3 X4

14

Tablas de Estados Presentes D1 00 01 11 10 X1 X2 X3 X4 D2 00 01 11 10 X1 X2 X3 X4

Ecuaciones de Flip Flops D: D1 D2 = =

Z 00 01 11 10

X1

X2

X3

X4

Ecuacin de Salida: Z= Por lo que nuestro circuito entender el siguiente diseo:

En el CD adjuntamos un video del funcionamiento, mediante el software de simulacin TINA. 15

Circuito Real.

16

OBSERVACIONES Los sistemas secuenciales, su utilizacin es tan amplia que no solo se puede limitar a la construccin de contadores. Ya que podemos utilizarlos para usos ms amplios inclusive para el diseo de sistemas de seguridad. Los Flip Flops poseen la propiedad de almacenar temporalmente un estado lo cual permite la manipulacin exacta de sus diferentes seales o pulsos, para los diseos de futuras aplicaciones. El software TINA es una herramienta muy avanzada para el diseo y simulacin de circuitos tanto anlogos como digitales, permite un anlisis profundo de seales elctricas por medio de su capacidad de simular circuitos RF por ejemplo. Estas y otras caractersticas que posee este software lo hace una excelente herramienta no solo para estudiantes, sino tambin para la industria.

17

CONCLUSIONES En la elaboracin de estos circuitos es indispensable escoger bien los componentes que vamos a utilizar, es importante siempre simular los procesos antes de hacer los montajes. Los sistemas biestables nos permiten manipular su capacidad de almacenaje de estados para la elaboracin de aplicaciones en las que las entradas de datos son secuencias por lo que el mantener para evaluar la secuencia es de vital importancia en los sistemas biestables. Los Flip Flops son CI que nos ofrecen la posibilidad de almacenamiento temporal de estado y son muy tiles en los procesos de temporizado y control.

18

BIBLIOGRAFA http://es.wikibooks.org http://es.scribd.com/doc/67484951/Circuito-Conversor-Bcd-de-7-Segmentos http://www.ladelec.com/practicas/circuitos-digitales/773-reloj-de-hasta-9959-segundos

Anlisis y Diseo de circuitos lgicos digitales. Vctor P. Nelson

19