Ingeniera Electrnica Electrnica Digital 1 Catedrtico: M.

C Sergio Ernesto Rojero Lpez Alumno: Francisco Javier Ramrez Carrillo Grupo 3L N Ctrl. 09040765

Sumadores de 4 Bits.
El circuito integrado 7483 implementa un sumador binario completo de 2 nmeros de 4 Bits. Su configuracin es la que se muestra en la figura 1.

Dnde: A3-A0 y B3-B0 son los dos nmeros a Sumar. Siendo A3 y B3 los bits ms significativos, mientras que A0 y B0 son los menos significativos. C0 es el acarreo de entrada. S3-S0 son las salidas del circuito. C4 es el acarreo de salida. En conjunto, C4:S3:S2:S1:S0 forman el resultado de la operacin. Para realizar una suma de dos nmeros utilizando lgica positiva o activo alto, el acarreo de entrada debe tener un valor de 0 lgico.

Conexin Recomendada para el sumador:

Codificadores8-3, 10-4, 4-2, 16-4

Codificador 4-2: Una de las prioridades de 4 bits del codificador (tambin llamado a veces un decodificador de prioridad). Este circuito bsicamente convierte la entrada de 4 bits en una representacin binaria. Si la entrada n se activa, todas las entradas bajo (n-1... 0) se tienen en cuenta: x3 x2 x1 x0 y1 y0 -----------------1 X XX 1 1 01X10X 001X01 000X00 El funcionamiento del circuito es simple.

Codificador 8-3: Es el codificador que cambia el cdigo de 8 bits en 3 bits binarios. A medida que el cdigo de la entrada, el cdigo de la que slo un bit es 1 de los 8 bits es necesario. ERROR se convierte en "nivel de H 'cuando el cdigo que no se ajusta a esta condicin de entrada.

Codificador 10-4: El LS147 codifica nueve lneas de datos de cuatro lneas (8-4-2-1) BCD. La Implcita decimales cero condicin no requiere una condicin de entrada Porque el cero se codifica en las nueve lneas de datos estn en una lgica de nivel alto.

Codificador 16-4: Codificador que cambia el cdigo de 16 bits en 4 bits binarios. A medida que el cdigo de la entrada, el cdigo de la que slo un bit es 1 de los 8 bits es necesario.

Decodificadores 2-4,3-8,4-10,4-16
Decodificador 2-4: Recibe dos entradas que estn codificadas en binario y segn qu nmero est codificado activa la salida correspondiente a ese nmero. Por ejemplo, si el nmero de la entrada es 102, activar la salida 2, ya que 102 es dos en binario. Adems, los decodificadores suelen tener una seal de habilitacin (enable) que en caso de no estar activa, todas las salidas estarn tambin inactivas independientemente del valor del resto de entradas.

Decodificador 3-8: Como antes de las 8 salidas solo la correspondiente al valor decimal de la entrada es la que est en 1.

Si analizamos la tabla de verdad y la dividimos en tres partes segn los valores de E y A2 (figura 5.2), podemos ver que: Cuando E=0, el circuito est inactivo Cuando E=1, y A2=0, las seales S7 a S4 estn inactivas, y las seales S3 a S0 se comportan igual que el decodificador de 2 a 4. Cuando E=1, y A2=1, las seales S3 a S0 estn inactivas, y las seales S7 a S4 se comportan igual que el decodificador de 2 a 4. Decodificador 4-10: Las 4 entradas son de A0 a A3. Las 10 salidas de 00 a 09. Por VDD se alimenta el positivo de fuente y por VSS el negativo. Este decodificador es de salida activa a 1 y salidas inactivas a 0. Si la combinacin de entradas est comprendida entre0000 (0 decimal) y 1001 (9 decimal), se activa la salida correspondiente. Si la combinacin de entrada est comprendida entre 1010 (10 decimal) y1111 (15 decimal), todas las salidas se ponen a 0.

Decodificador 4-16: Este decodificador utiliza avanzadas de silicio de puerta Tecnologa CMOS, y se adapta bien a la direccin de memoria decodificacin de datos o aplicaciones de enrutamiento. Posee alta inmunidad al ruido, y bajo consumo de CMOS velocidades similares a los circuitos de baja potencia Schottky TTL. Tiene 4 entradas de seleccin binaria (A, B, C y D). Si el dispositivo est habilitado estas entradas determinar qu una de las 16 salidas normalmente ALTO a BAJO. Dos BAJO activo permite (G1 y G2) se proporcionan para facilitar derramamiento de descodificadores con la lgica externa escasa o nula.

Multiplexers 2-1, 4-1, 8-1, 16-1

Multiplexor 2-1: Tiene dos entradas y un selector Las entradas de seleccin indican cul de estas lneas de entrada de datos es la que proporciona el valor a la lnea de salida.

Multiplexor 4-1:

Como se puede ver, la tabla de verdad para describir el funcionamiento del circuito anterior requerir 26= 64 renglones, por ello, en este caso se presenta una versin reducida de dicha tabla, para lograr esta versin reducida consideramos slo como entradas las lneas de seleccin B, A y Escribimos la salida en trminos de las otras cuatro entradas. El multiplexor de 4 entradas es un multiplexor de 4 lneas a 1. La siguiente figura muestra el diagrama de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la seleccin viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lgicos presentes en las entradas de datos y la seleccin.

Multiplexor 8-1: Sita secuencialmente los datos de entrada I0 a I7 en la lnea de salida de ste, a medida que el cdigo de las seales de control va variando. Anlogamente, el segundo multiplexor, tambin de 8 entradas, transmitir los datos I8 a I15 a su lnea de salida, dependiendo de las seales de control.

Multiplexor 16-1: El Mux 16:1 selecciona una de las entradas, E0 a travs de E15, especificada por cuatro entradas binarias, A, B, C y D. Los datos verdaderos se emite en Y invertida y los datos en el oeste de la propagacin los retrasos son los mismos para ambas entradas y direcciones y se especificado para 50 pF de carga. Productos conformes a la norma LS 8 mA ttem estndar unidad del poste.

Demultiplexores 1-2, 1-4, 1-8, 1-16.

Demultiplexor 1-2: Es un dual 1-of-2 Demultiplexor con entradas de direccin comn y por separado las entradas Habilitar cerrada.

Demultiplexor 1-4: Es una alta velocidad de doble 1-de-4se fabrica con el proceso de diodo de barrera Schottky de alta velocidad y son completamente compatibles con todos los ON Semiconductor TTL familias.

Demultiplexor 1-8: Este circuito integrado contiene un demultiplexor 1:8, que tambin puede funcionar como decodificador 3 a 8. La relacin de pines de este integrado es la siguiente: A, B y C: entradas de seleccin activas a nivel alto (5V). E3: entrada de validacin o de dato activa a nivel alto (5V). E2 y E1: entradas de validacin activas a nivel bajo (0V). Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7: salidas del demultiplexor activas a nivel bajo (0V).

Demultiplexor 1-16: El HEF4515B es un decodificador 1 de-16 / demultiplexor, despus de haber Cuatro entradas binarias direccin ponderada (A0 a A3), un cierre permite la entrada (EL), y una activa BAJA permite la entrada (E). Las 16 salidas (O0 a O15) son mutuamente excluyentes activos BAJA. Cuando es EL ALTO, la salida seleccionada se determina por los datos en un archivo. Cuando pasa a BAJO EL, los ltimos datos presente en una se almacenan en los cierres y las salidas se mantienen estables. Cuando E es baja, la salida seleccionada, determinado por el contenido del cierre, es baja. En ALTO, todas las salidas son ALTAS. La entrada de habilitacin (E) seno afecta el estado de la cerradura. Cuando el HEF4515B es utilizado como un demultiplexor, E es la entrada de datos y A0 aA3 son las entradas de la direccin.

Decodificadores BCD 7 Segmentos

nodo comn: El circuito decodificador de BCD a 7 segmentos es el 74LS47 cuyo diagrama se muestra en la figura:

Usa Display nodo Comn. Ctodo Comn: El LS48 decodifica los datos de entrada en el patrn indicado en la tabla de Verdad y la ilustracin segmento de identificacin.

La asignacin de pines para el 74LS48 es idntica a la de la figura con la diferencia de que las salidas a, b, c,...,g no estn negadas porque en este circuito las salidas estn activas cuando estn en nivel alto (H). Usa Display de Ctodo Comn.