Professional Documents
Culture Documents
Tutor
Ing. José Robles
2009-08-28
Proyecto
Objetivos
General:
Específicos:
Diseñar las tarjetas necesarias para que lleven la información de cada uno de
los usuarios.
Este proyecto usa como base esencial el uso de tarjetas por cada estudiante, en esta
tarjeta llevara la información necesaria de identificación individual para reconocer a
cada uno de ellos.
El uso de este sistema permitirá registrar incluso el atraso del estudiante a la hora
clase, gracias a la ayuda de un reloj el cual definirá el estándar de ingreso a clases en
los horarios correspondientes definidos por la institución.
Diagrama de bloque
TEMPORIZADOR
Alcance
Este circuito ayudara a mejorar la calidad y eficiencia del conteo, registro y control de
asistencia a un salón de clase, un seminario y demás actos en el que intervenga el uso
de un horario, y se necesite el registro de asistencia.
Gracias a la facilidad del uso de este sistema por tarjetas ranuradas se creara la
posibilidad de incluirlo en un sistema escolar ya sea primario secundario o superior.
• libre de mantenimiento
• auto-instalable
Además de ello este sistema tendrá una solución de impresión sencilla y didáctica en
papel membretado.
Marco Teórico
Introducción:
Sus características
Este temporizador es tan versátil que se puede utilizar para modular una señal en
Amplitud Modulada (A.M.)
Está constituido por una combinación de comparadores lineales, flip-flops (biestables
digitales), transistor de descarga y excitador de salida.
Funcionamiento
El temporizador 555 se puede conectar para que funcione de diferentes maneras, entre
los más importantes están: como multivibrador astable y como multivibrador
monoestable.
Multivibrador astable
(en segundos)
La frecuencia con que la señal de salida oscila está dada por la fórmula:
el período es simplemente:
Hay que recordar que el período es el tiempo que dura la señal hasta que ésta se
vuelve a repetir (Tb - Ta).
Flip flops
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de
subida o de bajada). Dentro de los biestables síncronos activados por nivel están los
tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.
También tiene una entrada de reloj, que en este caso, nos indica que es un FF
disparado por el borde o flanco descendente. Si se disparara por el borde ascendente
no habría la pequeña esfera el flip-flop tipo D adicionalmente tiene dos entradas
asincrónicas que permiten poner a la salida Q del flip-flop, una salida deseada sin
importar la entrada D y el estado del reloj.
Estas entradas son: PRESET (poner) y CLEAR (Borrar). Es importante notar que
estas son entradas activas en nivel bajo (ver la bolita o burbuja en la entrada)
Para poner un "1" en la salida Q se debe poner un "0" en la entrada PRESET del flip-
flop.
Para poner un "0" en la salida Q se debe poner un "0" en la entrada CLEAR del flip-
flop
Flip Flop JK
Multiplexores
Mediante una señal de control deseamos seleccionar una de las entradas y que ésta
aparezca a la salida. Haciendo una analogía eléctrica fig.7, podemos comparar un
multiplexor con un conmutador de varias posiciones, de manera que, situando el
selector en una de las posibles entradas, ésta aparecerá en la salida.
Fig.7
Los multiplexores son circuitos combinacionales con varias entradas y una salida de
datos, y están dotados de entradas de control capaces de seleccionar una, y sólo
una, de las entradas de datos para permitir su transmisión desde la entrada
seleccionada a la salida que es única.
Si deducimos de esta tabla de verdad la expresión booleana que nos dará la función
salida, tendremos la siguiente ecuación:
S = (/A*/B*I0) + (/A*B*I1) + (A*/B*I2) + (A*B*I3)
Con la que podremos diseñar nuestro circuito lógico.
La estructura de los multiplexores es siempre muy parecida a esta que hemos descrito,
aunque a veces se añade otra entrada suplementaria de validación o habilitación,
denominada «strobe» o «enable» que, aplicada a las puertas AND, produce la
presentación de la salida.
Demultiplexores
Un demultiplexor consta de una entrada de datos, varias señales de control y las líneas
de salida
El demultiplexor es un circuito destinado a transmitir una señal binaria a una
determinada línea, elegida mediante un seleccionador, de entre las diversas líneas
existentes fig.9. El dispositivo mecánico equivalente a un demultiplexor será un
conmutador rotativo unipolar, de tantas posiciones como líneas queramos seleccionar.
El seleccionador determina el ángulo de giro del brazo del conmutador.
Decodificadores
fig.11 Decodificador básico de dos entradas y cuatro salidas contruido a partir de compuertas NAND
En un sistema digital, como puede ser nuestro PC, se pueden transmitir tanto
instrucciones como números mediante niveles binarios o trenes de impulsos. Si, por
ejemplo, los cuatro bits de un mensaje se disponen para transmitir órdenes, se pueden
lograr 16 instrucciones diferentes, esto es lo que denominábamos, información
codificada en sistema binario. Otras veces nos interesa que un conmutador de varias
posiciones pueda funcionar de acuerdo con este código, es decir, para cada uno de los
dieciséis códigos debe ser excitada una sola línea. A este proceso de identificación de
un código particular se le denomina decodificación.
Dentro del tipo de decodificadores excitadores podemos poner como ejemplo uno de
los más utilizados en la electrónica digital: el llamado decodificador excitador BCD - 7
segmentos.
Dado que el código BCD permite hasta 16 combinaciones diferentes y sólo se utilizan
10 para dígitos decimales y 5 para signos especiales, la combinación que queda apaga
todos los segmentos. Existe una entrada añadida a las de los cuatro bits del código,
que sirve para impedir o permitir la salida del decodificador una vez representadas las
entradas. Por lo tanto, el decodificador será un sistema combinacional de cinco
entradas y siete salidas.
Entradas
abcdefg SIGNO
ABCD
0000 1111110 0
1000 0110000 1
0100 1101101 2
1100 1111001 3
0010 0110011 4
1010 1011011 5
0110 0011111 6
1110 1110000 7
0001 1111111 8
1001 1110011 9
A partir de esta tabla se pueden obtener todas las expresiones booleanas para la
construcción de cada una de las salidas del código de 7 segmentos.
fig.14 La representación visual de los diez dígitos decimales se suele realizar a través del denominado código de
visualización de siete segmentos
Compuertas Lógicas
Las computadoras digitales utilizan el sistema de números binarios, que tiene dos
dígitos 0 y 1. Un dígito binario se denomina un bit. La información está representada en
las computadoras digitales en grupos de bits. Utilizando diversas técnicas de
codificación los grupos de bits pueden hacerse que representen no solamente números
binarios sino también otros símbolos discretos cualesquiera, tales como dígitos
decimales o letras de alfabeto. Utilizando arreglos binarios y diversas técnicas de
codificación, los dígitos binarios o grupos de bits pueden utilizarse para desarrollar
conjuntos completos de instrucciones para realizar diversos tipos de cálculos.
fig.15
Como se muestra en la figura.15, cada valor binario tiene una desviación aceptable del
valor nominal. La región intermedia entre las dos regiones permitidas se cruza
solamente durante la transición de estado. Los terminales de entrada de un circuito
digital aceptan señales binarias dentro de las tolerancias permitidas y los circuitos
responden en los terminales de salida con señales binarias que caen dentro de las
tolerancias permitidas.
La lógica binaria tiene que ver con variables binarias y con operaciones que toman un
sentido lógico. La manipulación de información binaria se hace por circuitos lógicos que
se denominan Compuertas.
Las compuertas son bloques del hardware que producen señales en binario 1 ó 0
cuando se satisfacen los requisitos de entrada lógica. Las diversas compuertas lógicas
se encuentran comúnmente en sistemas de computadoras digitales. Cada compuerta
tiene un símbolo gráfico diferente y su operación puede describirse por medio de una
función algebraica. Las relaciones entrada - salida de las variables binarias para cada
compuerta pueden representarse en forma tabular en una tabla de verdad.
Compuerta AND
Para cada una de las instancias de este proyecto se aplicarán diferentes métodos de
investigación cada uno acorde a la necesidad.
Método inductivo:
Este método servirá para el estudio particular de cada elemento que se implementará
en el circuito, dando como resultado final el funcionamiento del controlador de
asistencias, y el uso adecuado de la terjeta.
Método experimental:
Se utilizará este método para llevar a cabo la elaboración del circuito electrónico
realizando las prácticas pertinentes que ayudará a la elaboración del mismo.
• Diagrama Circuital.
SIMULACIÓN:
Análisis FODA.
FORTALEZAS OPORTUNIDADES
DEMANDAS AMENAZAS:
Los señores Juan Carlos Chavez y Nestor Cadme generan una sociedad a fin de
generar un producto innovador en el control de asistencia para el personal de una
institución educativa, bancaria, privada o estatal.
Para lo cual presentan las siguientes cuentas para determinar su situación inicial:
BALANCE GENERAL
PASIVO CORRIENTE
Obligaciones Bancarias 0 0 0 0 0
Porción Corriente Deuda Largo
Plazo 0 0 0 0 0
Cuentas por pagar Proveedores 10,5 23,5 55,8 91,1 100,9
Gastos Acumulados por pagar 0 50 123 129 163
TOTAL PASIVOS CORRIENTES 10,5 73,5 178,8 220,1 263,9
PASIVO DE LARGO PLAZO 150 200 200 200 200
TOTAL PASIVO 160,5 273,5 378,8 420,1 463,9
PATRIMONIO
Capital Socios Pagado 500 500 500 500 500
Reserva legal 178 215
Utilidad (pérdida) retenida
Utilidad (pérdida) neta -25,3 -11,3 -13,8
TOTAL PATRIMONIO 9981,5 11209,66 11184,36 11173,06 11159,26
Para este cálculo se toma como base al sueldo básico que de USD 200.
Además se toma en cuenta un periodo de fabricación de 1 mes; en el cual se emplea:
Tiempo:
8 horas al día.
5 días a la semana.
4 semanas.
1 mes.
VA − VS 425 − 140.25
D.E.C = = = $2.67 Mensual.
# añosvida 10 *12
VA − VS 17 − 1.7
D.E.M = = = $0.12 Mensual.
# añosvida 10 *12
Depreciaciones de los Muebles y Enseres:
VA − VS 50 − 5
D.E.M = = = $0.38 Mensual.
# añosvida 10 *12
Depreciaciones del Edificio:
VA − VS 10000 − 500
D.E.M = = = $41.46 Mensual.
# añosvida 20 *12
Internet 20 20
Suministros
Varios
material de oficina 4 23
impresiones 5
transporte 14
CIF TOTAL/HORAS
CIF 0,625
Cálculo del Precio de Venta:
COSTO _ DE _ FABRICACION
COSTO _ UNITARIO =
VOLUMEN _ PRODUCCION _ VENTAS
1048.33
COSTO _ UNITARIO =
30
COSTO _ UNITARIO =$34.94
Punto de Equilibrio.
VENTAS = PVP x Q
VENTAS = 52.26 x 30
CF
PE ( P ) =
CV
1−
VENTAS
242.2
PE ( P) =
1048.2
1−
1567.8
CF
PE (Q ) =
PVP − CVu
242.2
PE (Q ) =
52.26 − 34.94
PE(Q) = 13.97
ENTONCES:
PE(Q) = 14 UNIDADES
Ventas 1567,8
(-)Costo Producción 242,4
(=)UTILIDAD BRUTA VENTAS 1325,4
(-)Gastos Operacionales
Administrativos
Ventas 300
(=)UTILIDAD OPERACIONAL 1025,4
(+)Otros ingresos
(-) Otros gastos 100
(=)UTILIDAD ANTES IMPUESTOS Y PAR. 925,4
(-) 15% Participación Laboral
(-) 25% Impuesto Renta 231,35
(=) UTILIDAD NETA
(-) 10% Reserva Legal 92,54
(=) UTILIDAD LIQUIDA ACCIONISTA 601,51
TABLA RESUMEN 02
VTAS PVP Q
783,9 52,26 15
1045,2 52,26 20
1829,1 52,26 35
2351,7 52,26 45
2613 52,26 50
2874,3 52,26 55
3135,6 52,26 60
TABLA RESUMEN PARA PE 03
C CF CVu Q
766,5 242,4 34,94 15
941,2 242,4 34,94 20
1465,3 242,4 34,94 35
1814,7 242,4 34,94 45
1989,4 242,4 34,94 50
2164,1 242,4 34,94 55
2338,8 242,4 34,94 60
TABLA RESUMEN PARA PE 04
3500
VTAS Q 3000
783,9 15 2500
1045,2 20
1829,1 35 2000
2351,7 45 VTAS
2613 50 1500 Q
2874,3 55
1000
3135,6 60
500
0
1 2 3 4 5 6 7
GRAFICO DE VENTAS
C Q 2500
766,5 15
941,2 20 2000
1465,3 35
1814,7 45 1500
1989,4 50 C
2164,1 55 1000 Q
2338,8 60
500
0
1 2 3 4 5 6 7
GRAFICO DE COSTOS
PTO DE EQUILIBRIO
3500
3000
2500
PRECIO
2000
1500
1000 COSTOS
500 INGRESOS
0
0 10 20 30 40 50 60 70
UNIDADES
BENEFICIO − DESBENEFICIOS
B/C =
COSTOS
DESBENEFICIOS = 0
COSTOS = 34.94 x 12
627.12
B/C =
419.28
B / C = 1.495
Debido a que 1.495 > 1 se adjudica que el proyecto a realizarse es VIABLE y que por
cada dólar que se invierta en el producto se beneficiará con 1.495 dólares.
Flujo de efectivo:
Estados de
resultados. VENTAS INFORME DE OPERACIONES
Ventas 1567,8 100% decisiones: Precio $ 52,26
CV 242,4 61% Produccion $ 30
Marketing $ 100
Margen bruto 1325,4 39% Inversion $ 0
Marketing 100 9% I&D $ 100
Depreciacion 44,67 9%
I&D 100 3% informe de produccion
Indemnizacion 0 0% produccion 30
Costo inventario 0 0% capacidad fabrica 100
Intereses 0 2% capacidad utilizada 80%
CUV 8,08
Util. Antes imp. 1080,73 16% inventario 0
Impuestos 270,1825 4% empleados 2
Flujo de caja
Caja inicial 10
Utilidad neta 810,5475
Depreciacion 44,67
Invers. De capital. 0
Cambio inventario 0
Prestamo neto 0
Caja final. 865,2175
Análisis del VAN (Valor Actual Neto).
n
VAN =∑Ft (1 +i ) −t
t =0
Donde:
Ft = valor futuro
i = TMAR (Tasa Mínima Atractiva de Retorno)
t = Tiempo
TMAR = f(i¸λ¸β)
Donde:
i = interes.
λ = inflación
β = riesgo del proyecto.
5
VAN =∑865,2175(1 +0.36) −t
t=1
El VAN al ser positivo demuestra que se obtiene una rentabilidad fomentando así que el
proyecto es VIABLE siempre y cuando se mantengan las mismas condiciones.
Análisis del TIR (Tasa Interna de Retorno).
TIEMPO 0 1 2 3 4 5
VALORES 34,94 52,26 52,26 52,26 52,26 52,26
TASA VAN
1% -34,94 51,7425743 51,2302715 50,7230411 50,2208328 49,7235968 218,700317
2% -34,94 51,2352941 50,2306805 49,2457652 48,280162 47,3334921 211,385394
3% -34,94 50,7378641 49,2600622 47,8253031 46,4323331 45,0799351 204,395498
4% -34,94 50,25 48,3173077 46,4589497 44,672067 42,9539106 197,712235
5% -34,94 49,7714286 47,4013605 45,1441529 42,9944313 40,9470775 191,318451
6% -34,94 49,3018868 46,511214 43,8785037 41,3948148 39,0517121 185,198131
7% -34,94 48,8411215 45,6459079 42,659727 39,8689038 37,2606577 179,336318
8% -34,94 48,3888889 44,8045267 41,4856729 38,4126601 35,5672779 173,719027
9% -34,94 47,9449541 43,9861964 40,3543087 37,0223015 33,9654142 168,333175
10% -34,94 47,5090909 43,1900826 39,2637115 35,6942832 32,4493483 163,166517
11% -34,94 47,0810811 42,4153884 38,2120616 34,4252807 31,0137664 158,207578
12% -34,94 46,6607143 41,661352 37,1976358 33,2121748 29,6537275 153,445604
13% -34,94 46,2477876 40,9272457 36,2188015 32,0520367 28,3646343 148,870506
14% -34,94 45,8421053 40,212373 35,2740114 30,9421153 27,1422064 144,472811
15% -34,94 45,4434783 39,5160681 34,3617983 29,8798246 25,9824562 140,243625
16% -34,94 45,0517241 38,8376932 33,48077 28,8627328 24,8816662 136,174586
17% -34,94 44,6666667 38,1766382 32,6296053 27,8885515 23,8363688 132,25783
18% -34,94 44,2881356 37,5323183 31,8070494 26,9551266 22,8433276 128,485958
19% -34,94 43,9159664 36,9041734 31,0119104 26,0604289 21,8995201 124,851999
20% -34,94 43,55 36,2916667 30,2430556 25,2025463 21,0021219 121,34939
21% -34,94 43,1900826 35,6942832 29,4994076 24,3796757 20,1484923 117,971941
22% -34,94 42,8360656 35,1115292 28,7799419 23,5901163 19,3361609 114,713814
23% -34,94 42,4878049 34,5429308 28,0836836 22,8322631 18,5628155 111,569498
24% -34,94 42,1451613 33,9880333 27,4097043 22,1046002 17,8262905 108,53379
25% -34,94 41,808 33,4464 26,75712 21,405696 17,1245568 105,601773
26% -34,94 41,4761905 32,9176115 26,1250885 20,7341972 16,4557121 102,7688
27% -34,94 41,1496063 32,4012648 25,5128069 20,0888244 15,8179719 100,030474
28% -34,94 40,828125 31,8969727 24,9195099 19,4683671 15,2096618 97,3826364
29% -34,94 40,5116279 31,4043627 24,3444672 18,87168 14,6292093 94,8213472
30% -34,94 40,2 30,9230769 23,7869822 18,2976787 14,0751374 92,3428752
31% -34,94 39,8931298 30,4527708 23,2463899 17,7453358 13,5460579 89,9436842
32% -34,94 39,5909091 29,9931129 22,7220553 17,2136782 13,0406653 87,6204209
33% -34,94 39,2932331 29,5437843 22,2133716 16,7017832 12,5577317 85,3699039
TIEMPO 0 1 2 3 4 5
VALORES 34,94 52,26 52,26 52,26 52,26 52,26
TASA VAN
34% -34,94 39 29,1044776 21,7197594 16,2087757 12,0961013 83,189114
35% -34,94 38,7111111 28,6748971 21,2406645 15,7338256 11,6546856 81,075184
36% -34,94 38,4264706 28,2547578 20,7755572 15,276145 11,2324596 79,0253901
37% -34,94 38,1459854 27,843785 20,3239306 14,8349859 10,8284568 77,0371437
38% -34,94 37,8695652 27,4417139 19,8852999 14,4096376 10,4417664 75,1079831
39% -34,94 37,5971223 27,0482894 19,459201 13,9994252 10,0715289 73,2355669
40% -34,94 37,3285714 26,6632653 19,0451895 13,6037068 9,71693342 71,4176664
41% -34,94 37,0638298 26,2864041 18,6428398 13,2218722 9,37721432 69,6521602
42% -34,94 36,8028169 25,9174767 18,2517441 12,8533409 9,05164856 67,9370272
43% -34,94 36,5454545 25,5562619 17,8715118 12,4975607 8,73955295 66,270342
44% -34,94 36,2916667 25,2025463 17,5017683 12,1540057 8,44028176 64,6502687
45% -34,94 36,0413793 24,8561237 17,1421542 11,8221753 8,15322438 63,0750569
46% -34,94 35,7945205 24,5167949 16,7923253 11,5015927 7,87780319 61,5430366
47% -34,94 35,5510204 24,1843676 16,4519508 11,1918032 7,61347159 60,0526136
48% -34,94 35,3108108 23,858656 16,1207135 10,892374 7,35971214 58,6022664
49% -34,94 35,0738255 23,5394802 15,7983089 10,6028919 7,1160348 57,1905412
50% -34,94 34,84 23,2266667 15,4844444 10,322963 6,88197531 55,8160494
51% -34,94 34,6092715 22,9200474 15,1788393 10,0522115 6,65709369 54,4774634
52% -34,94 34,3815789 22,6194598 14,8812236 9,79027867 6,44097281 53,1735138
53% -34,94 34,1568627 22,3247469 14,5913378 9,53682212 6,23321707 51,9029867
54% -34,94 33,9350649 22,0357565 14,3089328 9,29151478 6,03345116 50,6647201
55% -34,94 33,716129 21,7523413 14,0337686 9,05404425 5,84131887 49,4576021
56% -34,94 33,5 21,474359 13,7656147 8,824112 5,65648205 48,2805678
57% -34,94 33,2866242 21,2016715 13,5042493 8,6014327 5,47861956 47,1325973
58% -34,94 33,0759494 20,9341452 13,249459 8,38573352 5,30742628 46,0127133
59% -34,94 32,8679245 20,6716506 13,0010381 8,17675355 5,14261229 44,9199792
60% -34,94 32,6625 20,4140625 12,7587891 7,97424316 4,98390198 43,8534967
200,00
150,00
VAN
100,00
50,00
0,00
13%
16%
22%
28%
31%
37%
43%
46%
52%
58%
10%
19%
25%
34%
40%
49%
55%
1%
7%
4%
GRAFICO TIR
120
100
80
60
GRAFICO TIR
40
20
0
23% 24% 25% 26% 27% 28% 29% 30% 31% 32% 33% 34% 35% 36%
Conclusiones y Recomendaciones:
Se recomienda que para una mejor y eficaz obtención de datos dados por las
tarjetas es necesario crear un circuito más estable.
Analizar el funcionamiento de cada uno de los circuitos integrados ha utilizarse
en el proyecto.
ANEXOS
Ejempl
• http://www.unicrom.com/Dig_Combin_Secuenc.asp
• http://www.labc.usb.ve/jregidor/Ec1723/pdfs/Problemario_2.pdf
• http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_iii.pdf
• http://apuntes.rincondelvago.com/funciones-logicas-y-circuitos-combinacionales.html
• http://apuntes.rincondelvago.com/circuitos-secuenciales.html
• http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node67.html
• http://dac.escet.urjc.es/docencia/ETC-ITIG_LADE/teoria-
cuat1/tema7_circuitos_secuenciales.pdf