1/34

Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003

TEMA 5: EL TRANSISTOR BIPOLAR
5.1. Estructura fsica.
5.1.1 Transistores pnp y npn
5.2. Regiones de operacin.
5.2.1 Regin activa directa.
5.2.2 Regin de saturacin.
5.2.3 Regin de corte.
5.2.4 Regin activa inversa.
5.3. El transistor bipolar como elemento de circuito:
5.3.1 Variables de circuito y configuraciones bsicas:
emisor comn
base comn
colector comn.
5.3.2 Transistor bipolar en configuracin emisor comn. Curvas
caractersticas. Modelos bsicos.
5.3.3 Circuitos con transistores: Clculo del punto de trabajo.
5.3.4 Circuitos con transistores: Clculo de la caracterstica de
transferencia.
5.4. Familias lgicas bipolares.
5.4.1 Familia RTL.
5.4.2 Familia DTL.
5.4.3 Familia TTL.
2/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
LECTURAS COMPLEMENTARIAS
Fernndez Ramos, J. y otros, "Dispositivos Electrnicos para
Estudiantes de Informtica" Universidad de Mlaga /
Manuales 2002. Tema 5: pag. 93- 133.
Malik, N.R.,"Circuitos Electrnicos. Anlisis, Simulacin y
Diseo", Editorial Prentice-Hall 1996. Tema: 4: pag. 220-251.
Daza A. y Garca J. "Ejercicios de Dispositivos Electrnicos"
Universidad de Mlaga/Manuales 2003. Tema 3: pag 107-167.
http://jas.eng.buffalo.edu/education/index.html
3/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
p n p
Emisor
Base
Colector
E
B
C
n p n
Emisor
Base
Colector
E
B
C
E B C
EL REA DE CONTACTO BASE-EMISOR ES MENOR QUE EL REA DE CONTACTO
LA BASE ES ESTRECHA:
EL EMISOR EST MS DOPADO QUE EL COLECTOR Y LA BASE:
BASE-COLECTOR:
EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR
MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIN
ES EL QUE INYECTA PORTADORES
ESTRUCTURA FSICA
4/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
n p n
Emisor
Base
Colector
E
B
C
V
BE
V
BC
V
BE
V
BC
V
BE
V
BC
(V
TBE
,V
TBC
)
SATURACIN
ACTIVA
INVERSA
CORTE
REGIONES DE OPERACIN
BE DIRECTA BC DIRECTA
BE DIRECTA BC INVERSA
BE INVERSA BC DIRECTA
BE INVERSA BC INVERSA
5/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
n p n
Emisor
Base
Colector
V
BE
> 0
V
BC
< 0
E
I
E
I
C
I
B
Recombinacin
I
C
I
E
= 1 ,
I
B
e
V
BE
V
T

I
E
e
V
BE
V
T

EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR

MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIN
directamente polarizada
inversamente polarizada
? NO
I
E
I
B

I
C
I
B

I
C
I
B
=
I
C I
E
I
B
EL EMISOR EST MUCHO MS DOPADO QUE LA BASE:
I
E
ES MUCHO MS GRANDE QUE I
B
, ES DECIR ES GRANDE
REGIN ACTIVA
I
C
I
B
+ I
E
=
I
C
I
B
=
I
C
I
E
I
B
V
BE
E
B
C
E
B
C
6/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
n p n
Emisor
Base
Colector
V
BE
<0 V
BC
<0
n p n
Emisor
Base
Colector
V
BE
>0 V
BC
>0
B
C
E
V
BC
V
BE
E C
B
V
CE
V
BE
E
B
C

Inv
I
B
I
C I
E
I
B
V
BC

inv
I
B
directamente polarizada
directamente polarizada
inversamente polarizada
inversamente polarizada
inversamente polarizada
directamente polarizada
REGIN DE CORTE
REGIN ACTIVA INVERSA
REGIN DE SATURACIN
n p n
Emisor
Base
Colector
V
BE
<0 V
BC
>0
7/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO
TRANSISTOR PNP TRANSISTOR NPN
E
C
B
I
B
I
C
I
E
v
B
V
C
V
E
C
E
B
I
B
I
E
I
C
V
B
V
E
V
C
LKI: I
B
+ I
C
+ I
E
= 0
LKV: V
B
+ V
C
+ V
E
= 0
Elemento de tres terminales: seis variables de circuito
slo cuatro variables son independientes:
Tres configuraciones:
EMISOR COMN BASE COMN COLECTOR COMN
E
B
C
V
BE
V
CE
I
B
I
C
+
_
+
_
I
B
, I
C
, I
E
V
B
, V
C
, V
E
o bien
V
BE
, V
CE
, V
CB

V
BC
, V
EC
, V
EB

LKV: V
BC
- V
EC
+ V
EB
= 0 (PNP)
(NPN) LKV: V
BE
- V
CE
+ V
CB
= 0
+
+
_ _
_
+
+
+
_ _
_
+
V
BC
V
BE
V
EB
V
CB
V
CE
V
EC
C
B
E
V
BC
V
EC
I
B
I
E
+
_
+
_
E
B
C
V
EB V
CB
I
E I
C
+
_
+
_
(PNP)
(NPN)
8/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
E
B
C
V
BE
V
CE
I
B
I
C
+
_
+
_
V
BE
V
BEon
I
B
V
CE
= 1V
V
BE
V
BEon
I
B
V
BE
V
BEon

CORTE
V
CE
V
CEsat
I
C
(mA)
0.2V
I
B
(mA)
0.1
0.0
0.2
0.3
0.4
40
30
20
10
I
C
I
B
=
V
CE
V
CEsat

I
C
I
B

CURVAS CARACTERSTICAS
I
B
frente a V
BE

I
C
frente a V
CE
para distintos valores de I
B
ACTIVA
SATURACIN
I
B
0
I
B
0
NO CORTE
TRANSISTOR BIPOLAR EN EMISOR COMN
CONDICIONES EN LAS REGIONES DE TRABAJO
V
BE
V
BC
(V
TBE
,V
TBC
)
SATURACIN
ACTIVA
INVERSA
CORTE
9/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
C
B
E
C
E
B si
C
E
B
I
B I
B
C
E
B
I
B
V
CEsat
V
BEsat
V
BEact
V
BE
V
BEon

si I
B
0
y V
CE
V
CEsat

I
B
0
I
B
I
C

si
y
C
E
B
I
B

inv
I
B
V
BCactinv
si I
B
0
y V
EC
V
ECsat

C
B
E
C
E
B si
C
E
B
I
B
I
B
C
E
B
I
B
V
ECsat
V
EBsat
V
EBact
V
EB
V
EBon

si I
B
0
y V
EC
V
ECsat

I
B
0
I
B
I
C

si
y
C
E
B
I
B

inv
I
B
V
CBactinv
si I
B
0
y V
CE
V
CEsatinv

I
C
I
C
REGIN DE CORTE
REGIN ACTIVA
REGIN DE SATURACIN
REGIN ACTIVA INVERSA
NPN
PNP
TABLA RESUMEN DE MODELOS Y CONDICIONES
10/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO
Ejemplos: En este circuito, determinar el valor de las variables de emisor comn
que determinan el punto de trabajo del transistor.
Q
R
C
R
B1
V
DD

R
B2
C
E
B si
C
E
B
I
B I
B
C
E
B
I
B
V
CEsat
V
BEsat
V
BEact
V
BE
V
BEon

si I
B
0
y V
CE
V
CEsat

I
B
0
I
B
I
C

si
y
I
C
V
BEON
= 0.7 volt.
V
CESAT
= 0.2 volt.
= 100
V
BEON
= V
BEact
= V
BEsat
Q
R
C
V
DD

R
B1
//R
B2

+
-
+
- V
BE
V
CE
I
B
I
C
R
B1
= R
B2
= 400K
R
C
= 5K
V
DD
= 10V
R
B2
V
DD

R
B1
+ R
B2
CORTE
ACTIVA
SATURACIN
Ej: Verificar que la curva v
o
-v
i
en este circuito es la siguiente
Q
R
C
V
DD

R
BB

+
-
v
o
v
i
V
BEON
= 0.7 volt.
V
CESAT
= 0.2 volt.
= 100
V
BEON
= V
BEact
= V
BEsat
R
C
= 5K
V
DD
= 5V
R
BB
= 20K
v
o
v
i
V
DD
V
CESAT
V
BEON
V
A
V
A
R
BB
R
C
------------ V
DD
V
CESAT
( ) V
BEON
+ =
N
N
11/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
CLCULO DEL PUNTO DE TRABAJO: UN ALGORITMO
1. Se consideran todas las situaciones posibles, que son M = 3
N
,
es decir si N = 1, M = 3, en concreto:
i=1: Q1 CORTE
i=2: Q1 ACTIVA
i=3: Q1 SATURACIN
inicializo la variable i =0
2. Tomo el caso i = i+1 y sustituyo los transistores por los modelos
(transparencia anterior)
Q
1
Q
N
Ejemplo: N=1 Circuito
3. Para todos los transistores compruebo las condiciones bajo las
cuales los modelos valen (transparencia anterior)
Se cumplen las condiciones?
NO
SI
FIN: CALCULO LO QUE QUIERO DEL CIRCUITO
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO
12/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
CLCULO DE CARACTERSTICA DE TRANSFERENCIA:
2. Tomo el caso i = i+1 y sustituyo los transistores por los
modelos
Ejemplo: N=1
3. Para todos los transistores impongo las condiciones bajo
las cuales los modelos valen.
V
i
V
o
+
_
Para V
i

quiero
V
o
V
i
V
o
?
4. De las condiciones anteriores obtengo las
condiciones sobre V
i
:
V
BE
V
BEon

I
B
0
I
B
I
C

V
CE
V
CEsat

a V
i
b
5. Calculo V
o
V
i
V
o
a b
i = M?
NO SI
V
i
V
o
a b
1. Se consideran todas las situaciones posibles, que son M = 3
N
,
es decir si N = 1, M = 3, en concreto:
i=1: Q1 CORTE
i=2: Q1 ACTIVA
i=3: Q1 SATURACIN
inicializo la variable i =0
Q
1
Q
N
TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO
13/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: RTL
Q
A
v
o
V
cc
R
c
R
b
v
A
Q
B
R
b
v
B
Q
v
o
V
cc
=5V
R
c
R
b
v
i
v
i
(V)
v
o
(V)
v
IL
v
IH
v
OL
v
OH 5
0.2
0.5 1.5
i o
Inversor RTL
Puerta bsica: NOR
A
B
O
Calidad:
Fan-out: 5 puertas
Margen de ruido: 0.13V (con las cinco puertas conectadas)
Retraso: 12ns
Consumo: 11mW

POBRES FAN-OUT Y MARGEN DE RUIDO

v
i
(V)
v
o
(V)
v
IL
v
IH
v
OL
v
OH 5
0.0
2.5
IDEAL
14/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
Q
o
R
c
R
b
V
cc
=5V
D
i
R
D
2 v
o
D
1
v
i
Q
o
R
c
R
b
V
cc
=5V
D
i
V
o
Q
1
D
1
R
(1)R
V
i
FAMILIAS LGICAS BIPOLARES: DTL
v
i
(V)
v
o
(V)
v
IL
v
IH
v
OL
v
OH 5
0.2
1.2 1.65
i o
Inversor DTL
i o
mejora el fan-out
Puerta bsica: NAND
Q
o
R
c
R
b
V
cc
=5V
V
O
Q
1
D
1
R
(1)R
V
A
V
B
A
B
O
Calidad:
Fan-out: 8 puertas
Margen de ruido: 1V (con las cinco puertas conectadas)
Retraso: 30ns
Consumo: 13mW

MEJORES FAN-OUT Y MARGEN DE RUIDO QUE RTL

PEOR TIEMPO DE RETARDO QUE RTL

v
i
(V)
v
o
(V)
v
IL
v
IH
v
OL
v
OH 5
0.0
2.5
IDEAL
15/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: TTL
DESARROLLADAS PARA MEJORAR EL RETRASO DE LA DTL

SIN EMPEORAR LO DEMS

A
B
O
v
i
(V)
v
o
(V)
v
IL
v
IH
v
OL
v
OH 2.4
0.4
0.8 2
TTL 74LS00
TTL 7400 74S00 74LS00 74AS00 74ALS00
Fan-out 10 10 10 10 10
V
IL
-V
OL
(peor caso) 0.8-0.4V 0.8-0.5V 0.8-0.5V 0.8-0.5V 0.8-0.5V
V
OH
-V
IH
(peor caso) 2.4-2V 2.7-2V 2.7-2V 2.7-2V 2.7-2V
Tiempo de Retardo 10ns 3ns 10ns 1.5ns 4ns
Consumo 10 mW 19 mW 2 mW 20 mW 1 mW
A
B
O
v
i
(V)
v
o
(V)
v
IL
v
IH
v
OL
v
OH 5
0.0
2.5
IDEAL
TTL 7400
16/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: Ejemplos
Ej: En las puerta lgicas de la figura, verificar la tabla que recoge los valores de V
o

para las diferentes combinaciones de las entradas.
Calcular el consumo en cada caso.
Q
o
V
DD
D
1
R
A
v
o
v
I1
v
I2
D
2
R
B
+

Q
o
R
C
V
DD
D
1
R
A
v
I1
v
I2
D
2
+

Q
o
R
C
R
B
V
DD
D
1
R
A
v
o
v
I1
v
I2
D
2
D
B
+

Ej: Para las puerta lgicas de la figura, verificar su curva caracterstica.

Determinar sus niveles lgicos y sus margen de ruido
v
I1
(V) v
I2
(V) v
0
(V)
0
0
5
5
0
5
0
5
V
DD
= 5V
R
A
= R
C
= 5K
R
B
= 15K
V
BEON
= V

= 0.7 volt.
V
CESAT
= 0.2 volt.
= 100
5
5
5
0,2
De qu puerta lgica se trata?
P(mW)
4,3
4,3
4,3
5,875
v
I1
(V) v
I2
(V) v
0
(V)
0
0
5
5
0
5
0
5
5
5
5
0,2
P(mW)
4,3
4,3
4,3
8,4
Q
o
V
DD
D
1
R
A
v
o
v
I1
v
I2
D
2
R
B
+

Q
o
R
C
+

Q
o
R
C
R
B
V
DD
D
1
R
A
v
o
v
I1
v
I2 D
2
D
B
+

v
o
v
i
V
OH
= V
DD
V
OL
=V
CESAT
v
i
v
i
V
DD
V
DD
V
A
R
B
R
C
----------- V
DD
V
CESAT
( ) V
BEON
V

+ =
V
IL
= 0
V
IH
=
NM
H
= 4,84V
NM
L
= - 0,2V
v
o
v
i
V
OH
= V
DD
V
OL
=V
CESAT
V
IL
=V
IH
=V
BEON
NM
H
= 4,3V
NM
L
= 0,5V
V
BEON
= V
BEact
= V
BEsat
17/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: Ejemplos
Ej: En las puerta lgicas de la figura, comprobar como influye su interconexin

sobre los niveles lgicos. Calcular el mximo nmero de puertas lgicas que
pueden ser conectadas a la salida de una dada, sin que estos se degraden?
Q
R
C
V
DD

R
BB

+
-
v
o
v
i
v
o
v
i
V
OH
=V
DD
V
OL
=V
CESAT
V
IL
=V
BEON
V
IH
=V
A
V
A
R
BB
R
C
------------ V
DD
V
CESAT
( ) V
BEON
+ =
NM
H
= V
DD
- V
A

NM
L
= V
BEON
- V
CESAT

i o
v
i1
v
o1
v
i2
v
o2
Q
R
C
V
DD

R
BB

+
-
v
o1
v
i1
Q
R
C
V
DD

R
BB

+
-
v
o2
v
i2
+
-
DOS CASOS
1 0
(A)
1
0 1 0
(B)
R
C
V
DD

R
BB

+
-
v
o1
= V
CEsat
= v
i2
< V
BEON
v
i1
=V
DD

R
C
V
DD

R
BB

+
-
v
o2
=V
DD
+
-
CASO (A)
C
E
B
I
B
V
BEON
I
C
C
E
B
No hay degradacin del cero lgico
No importa
puertas
1 0 1
1
1
V
x
V
x
=V
CEsat

cuantas
se conecten
18/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: Ejemplos
Ej: (Continuacin)

Q
R
C
V
DD

R
BB

+
-
v
o
v
i
v
o
v
i
V
OH
=V
DD
V
OL
=V
CESAT
V
IL
=V
BEON
V
IH
=V
A
V
A
R
BB
R
C
------------ V
DD
V
CESAT
( ) V
BEON
+ =
NM
H
= V
DD
- V
A

NM
L
= V
BEON
- V
CESAT

i o
v
i1
v
o1
v
i2
v
o2
R
C
V
DD

R
BB

+
-
v
o1
= v
i2
v
i1
= 0
R
C
V
DD

R
BB

+
-
v
o2
=V
CEsat
+
-
CASO (B)
C
E
B
I
B
V
BEON
I
C
C
E
B
Hay degradacin del uno lgico
Cul es el mximo n de puertas
0 1 0
0
0
0 1 0
n
I
RC
V
x
=

V
DD
> V
IH

Sin conexin
V
x
=

(V
DD
- V
BEON
) R
BB
R
BB
+R
C
Con conexin
+
V
BEON
<

V
DD
V
x
Siempre que V
x
> V
IH
todo ir bien
(V
DD
- V
BEON
) R
BB
R
BB
+R
C
+
V
BEON
>

V
IH
V
DD
- V
IH

V
IH
- V
BEON
<
R
C
R
BB
que se pueden conectar?
R
BB

v
o1
= v
i2
v
i1
= 0
R
C
V
DD

R
BB

+
-
+
-
E
B
I
B
V
BEON
C
E
B
I
RC
V
x
R
BB

B
I
B
R
BB

B
I
B
n
V
x
=

(V
DD
- V
BEON
) R
Beq
R
Beq
+R
C
+
V
BEON
R
Beq
=
R
BB

n
V
DD
- V
IH

V
IH
- V
BEON
<
R
C
R
BB
n
E
E
19/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: Ejemplos
Ej: En las puerta lgicas de la figura, comprobar como influye su interconexin

sobre los niveles lgicos. Calcular el mximo nmero de puertas lgicas que
pueden ser conectadas a la salida de una dada, sin que estos se degraden?
i o
v
i1
v
o1
v
i2
v
o2
DOS CASOS
1 0
(A)
1
0 1 0
(B)
CASO (A)
C
E
B
I
B
I
C
C
E
B
No hay degradacin del uno lgico
No importa
puertas
0 1 0
0
0
Q
o
R
C
R
B
V
DD
D
1
R
A
v
o
v
I1
D
B
+

v
o
v
i
V
OH
= V
DD
V
OL
=V
CESAT
V
IL
=V
IH
=V
BEON
NM
H
= V
DD
- V
BEON
NM
L
= V
BEON
- V
CESAT

Q
o
R
C
R
B
V
DD
D
1
R
A
v
o1
= v
i2
v
i1
D
B
+

Q
o
R
C
R
B
V
DD
D
1
R
A
v
o2
D
B
+

R
C
R
B
V
DD
D
1
R
A
v
o1
= V
DD
= v
i2
v
i1
= 0
D
B
+

R
C
R
B
V
DD
D
1
R
A
v
o2
= V
CESat
D
B
+

V
x
=V
DD

V
x
cuantas
se conecten
20/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
FAMILIAS LGICAS BIPOLARES: Ejemplos
Ej: (Continuacin)

i o
v
i1
v
o1
v
i2
v
o2
CASO (B)
Mientras se cumpla
Cul es el mximo n de puertas
1 0 1
1
1
1 0 1
n
Sin conexin Q1 en Sat.
Con conexin
que se pueden conectar?
Q
o
R
C
R
B
V
DD
D
1
R
A
v
o
v
I1
D
B
+

v
o
v
i
V
OH
= V
DD
V
OL
=V
CESAT
V
IL
=V
IH
=V
BEON
NM
H
= V
DD
- V
BEON
NM
L
= V
BEON
- V
CESAT

C
E
B
I
B
I
C
C
E
B
R
C
R
B
V
DD
D
1
R
A
v
o1
= V
CEsat
= v
i2
v
i1
=V
DD
D
B
+

R
C
R
B
V
DD
D
1
R
A
v
o2
= V
DD
D
B
+

V
x
I
RC
I
D1
I
C
I
maxsat

I
C
I
R
C
I
D1
+ =
I
C
I
B
I
maxsat
=
Q1 en Sat y no hay degradacin del cero lgico
Q1
Q2
I
D1
I
maxsat
I
R
C

En caso contrario Q1 en activa y V
X
V
CEsat
V
IL
=
y hay degradacin del cero lgico
C
E
B
I
B
I
C
V
DD
D
1
R
A
v
o1
=V
CEsat
v
i1
=V
DD
R
C
R
B
V
DD
D
1
R
A
D
B
+

V
x
I
RC
I
D1
Q1
D
1
R
A
I
D1
D
1
R
A
I
D1
n
Mientras se cumpla
I
C
I
maxsat

nI
D1
I
maxsat
I
R
C

Con n conexiones se tiene
I
C
I
R
C
nI
D1
+ =
no hay degradacin
del cero lgico
Q1 en Sat y
n
I
maxsat
I
R
C

I
D1
--------------------------------
B
B
B
21/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
TEMA 5: BREVE EXPLICACIN DE LAS TRANSPARENCIAS
Transparencia 1: ndice
Los objetivos fundamentales de este tema son:
Describir la estructura y los principios fsicos del comportamiento de los
transistores bipolares de unin pnp y npn.
Introducir y justificar los modelos bsicos de estos dispositivos, y su
caracterizacin como elementos de circuito.
Adquirir cierta prctica en el anlisis de circuitos que contienen
transistores bipolares.
Conocer y analizar las familias lgicas bipoloares.
Transparencia 2: Lecturas Complementarias
A continuacin se relacionan un conjunto de Lecturas Complementarias que
completan los contenidos desarrollados en estas transparencias:
- Fernndez Ramos, J. y otros, "Dispositivos Electrnicos para
Estudiantes de Informtica" Universidad de Mlaga /
Manuales 2002. Tema 5: pag. 93- 133.
- Malik, N.R.,"Circuitos Electrnicos. Anlisis, Simulacin y
Diseo", Editorial Prentice-Hall 1996. Tema: 4: pag. 220-251.
- Daza A. y Garca J. "Ejercicios de Dispositivos Electrnicos"
Universidad de Mlaga/Manuales 2003. Tema 3: pag 107-167.
Por otra parte, en estas direcciones web pueden encontrarse algunas
animaciones que ilustran algunos de los conceptos que aqu se presentan:
- http://jas.eng.buffalo.edu/education/index.html
- http://jas.eng.buffalo.edu/education/bjt/longshort/index.html
22/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
Transparencia 3: Estructura fsica del transistor bipolar de unin.
Un transistor de unin bipolar (BJT) es un dispositivo electrnico de tres
terminales construido sobre un cristal semiconductor y cuya principal caracterstica,
desde el punto de vista de su funcionalidad, consiste en que es posible controlar la
corriente que fluye entre dos de sus terminales actuando sobre el tercero. Existen dos
tipos de transistores bipolares, aunque el funcionamiento de ambos es similar en
cuanto a la descripcin anterior. El smbolo y una representacin esquemtica de la
estructura fisica de cada uno de ellos se ilustra en la parte superior de la
transparencia.
El transistor BJT pnp se construye creando tres regiones diferentes en el
cristal semiconductor, dos de tipo p separadas por una de tipo n, mientras que para el
transistor BJT npn se tienen dos regiones de material de tipo n separadas por una
de tipo p. En cada una de estas estructura, cada una de las tres zonas se conecta al
exterior por medio de un terminal metlico (un cable), por lo que se crea un un
dispositivo de tres terminales. Estos terminales reciben el nombre de emisor (E),
base (B) y colector (C) como se ilustra en la tansparencia.
As, bsicamente el funcionamiento de este dispositivo puede resumirse
indicando que desde el terminal de base es posible controlar el flujo de corriente entre
los terminales de emisor y colector.
La estructura fsica real del transistor se parece ms a la que muestra la figura
central de la parte de superior de la transparencia. Esta estructura ha de cumplir con
algunas caractersticas que son importantes para obtener el funcionamiento esperado
del transistor y que se destacan en la parte inferior de la transparencia, estas son:
1.- Las zonas de emisor y colector no son iguales, el rea de contacto de colector
con la base es mucho mayor que la del emisor con la base. Esto es as
porque la funcin del emisor es inyectar (emitir) portadores de corriente,
electrones o huecos, que el colector tiene que recolectar.
2.- La anchura de la base es muy pequea. Esto hace que muchos portadores de
corriente puedan pasar del emisor al colector a travs de la base sin
recombinarse en la misma. Por ejemplo, si en un transistor pnp un hueco viaja
desde el emisor al colector y se "encuentra" con un electrn en la base (que es
de tipo n y por tanto tiene muchos electrones libres), se recombina y desaparece.
Sin embargo, como la base es muy estrecha, lo ms seguro es que le d tiempo
a atravesarla sin desaparecer.
3.- El emisor est ms dopado que la base, y tambin que el colector. (Esto se
ilustra en las figuras que representan esquemticamente a los dos tipos de
transistores medinte una mayor densidad de portadores en la regin de emisor
que en las dems.
23/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
En la descripcin del funcionamiento del transistor en las siguientes
transparencias se va a utilizar como referencia el transistor BJT npn, esto es, las
descripciones y razonamientos que a continuacin se exponen se refieren a este
dispositivo. Sin embargo todo lo que en ellas se dice es igualmente aplicable al
transistor BJT pnp sin ms que intercambiar los papel que juegan electrones y huecos
en cada uno de ellos y la polaridad de las fuentes de tensin conectadas a sus
terminales.
Transparencia 4: Regiones de operacin.
Se distinguen cuatro zonas de trabajo o regiones de operacin, segn
estn inversa o directamente polarizadas las dos uniones pn existentes en el
transistor: la unin pn B-E (base-emisor) y la unin pn B-C (base-colector). Estas
zonas son:
1.- Activa directa: Unin B-E en directa y unin B-C polarizada en inversa.
2.- Corte: ambas uniones inversamente polarizadas.
3.- Saturacin: ambas uniones directamente polarizadas.
4.-Activa inversa: Unin B-E inversamente polarizada y unin B-C
directamente polarizada.
En las siguientes transparencias estudiaremos el comportamiento de este
dispositivo en cada una de estas zonas de trabajo y el correspondiente modelo que lo
caracterizar como elemento de circuito.
Transparencia 5: Regin Activa.
Aunque la unin B-C est inversamente polarizada, no se modela con un
circuito abierto (Transparencia 8, Tema4), como se indica arriba en esta
transparencia. La razn es que muchos portadores de corriente se difunden a travs
de la base hasta alcanzar el colector. Hay que tener en cuenta que el emisor emite
muchos portadores porque est muy dopado, y casi todos "sobreviven" a la
recombinacin en la base porque sta es muy estrecha. Adems, los portadores que
sobreviven quedan atrapados por el campo elctrico creado en la unin base-colector.
El resultado es que las corrientes de emisor y colector son muy parecidas, se escribe
con .
Por otra parte, como las corrientes de base y de emisor son bsicamente
corrientes a travs de una unin p-n se pueden escribir como (Transparencia 8, Tema
4) y , es decir son proporcionales entre s ( ).
I
C
I
E
= 1
I
B
I
B0
e
V
BE
V
T

I
E
I
E0
e
V
BE
V
T

I
E
I
B

24/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
Como e tambin son proporcionales, la conclusin es que e son
proporcionales, y se puede escribir , siendo la constante de
proporcionalidad. Por lo tanto, como conclusin tenemos que en lugar de en
el colector tenemos , que se modela con una fuente de intensidad controlada
por intensidad.
El modelo de circuito completo que podemos utilizar est en la parte de abajo
de la transparencia, o bien su equivalente de la derecha, que es el ms usual. Ntese
que en ambos, la unin base-emisor polarizada en directo se modela mediante una
fuente de tensin independiente, mientras que en la unin base-colector, polarizada
en inverso se modela como una fuente de corriente controlada por la corriente de
base, que modela el comportamiento antes descrito.
Para terminar, el hecho de que el emisor est mucho ms dopado que la base,
es decir tenga muchos ms portadores de corriente, hace que , y como
debe ser , es decir en suele ser grande. Este es el principio que
permite construir amplificadores, es decir circuitos que toman una seal pequea (por
ejemplo ) y devuelven la misma seal multiplicada por un factor grande (por
ejemplo ). Esta funcionalidad es bsica en la electrnica.
Transparencia 6: Regiones de saturacin, de corte y activa
inversa.
En la regin de saturacin tenemos las dos uniones p-n directamente
polarizadas, es decir se comportan como dos diodos en ON, y si las modelamos con
una tensin umbral cada una (Transparencia 8, Tema 4), modelo de diodo con tensin
umbral), tenemos el modelo de la parte de la derecha, y su equivalente de abajo.
En la regin de corte tenemos a las dos uniones p-n inversamente
polarizadas, y, como hacamos con el diodo (Transparencia 8, Tema 4), las podemos
modelar con un circuito abierto.
Finalmente, la zona activa inversa se puede entender exactamente igual que
la zona activa directa, pero el colector y el emisor cambian sus papeles, el colector
emite portadores y el emisor los recolecta. La consecuencia principal es que, dado
que el colector est poco dopado comparado con el emisor, la corriente resultante va
a ser menor que en la regin activa directa, o dicho de otro modo .
Transparencia 7: El transistor bipolar como elemento de circuito
El transistor bipolar, como elemento de circuito, es un elemento de tres
terminales. En esta transparencia se destacan las principales variables de circuito
que se emplean para caracterizar su comportamiento. Estas variables son en general
I
C
I
E
I
C
I
B
I
C
I
B
=
I
C
0 =
I
C
I
B
=
I
E
I
B
I
C
I
E

I
C
I
B
I
C
I
B
=
I
B
I
C
I
B
=

inv

25/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
seis; las tres intensidades de corriente y las tres tensiones en cada uno de sus
terminales. Tambin es posible, como alternativa a las variables de tensin en los
terminales, escoger la diferencia de potencial en sus terminales dos a dos. ambos
conjuntos se ilustran en la parte superior de la transparencia para los dos tipos de
transistores bipolares posibles (pnp y npn).
Ahora bien, de estos conjuntos de variables, slo cuatro de ellas (dos
intensidades y dos tensiones) son independientes, dado que las leyes de Kirchhoff
imponen dos condiciones de ligadura entre dichas variables.
Se tienen pues tres posibilidades para escoger dichas variables
independientes. Esto da lugar a tres posibles configuraciones para el transistor
bipolar, (ya sea pnp o npn), segn se muestra en la parte inferior de la transparencia
(slo para transistor npn): Configuracin en emisor comn, donde se elige el terminal
de emisor como referencia de tensiones. Configuracin en base comn, donde es el
terminal de base el escogido como referencia y configuracin en colector comn
donde hace lo propio el terminal de colector. Todas ellas son empleadas en circuitos
electrnicos, aunque en este curso prestaremos ms atencin a la configuracin en
emisor comn.
Transparencia 8: Transistor bipolar en emisor comn: Curvas
caractersticas y condiciones en las regiones de
trabajo.
En esta transparencia se ilustra como se obtiene un modelo sencillo de
transistor bipolar, til para poder resolver problemas de circuitos en los que intervenga
este dispositivo. En transparencias anteriores se ha avanzado algo a cerca del
modelado del transistor; sin embargo, all no se han precisado cuales son las
condiciones de validez del modelo. Al igual que hemos hecho en el tema anterior con
los diodos, tenemos que saber cundo los modelos son vlidos, es decir tenemos que
encontrar unas condiciones en las regiones de operacin que me permitan saber si
efectivamente estoy en ella, y si puedo por tanto utilizar su modelo. En esta
transparencia se parte de las curvas caractersticas del transistor bipolar en
configuracin de emisor comn y se modelan grficamente, linealmente a tramos. De
la interpretacin de este modelo grfico surge el modelo analtico en cada regin de
funcionamiento, que ser empleado en el anlisis de circuitos.
Supongamos que cojo un transistor bipolar en el laboratorio y obtengo las
curvas que se muestran en la transparencia. En la parte de arriba se puede ver la
curva de la intensidad de base para distintos valores de V
BE
. Puedes comprobar que
esta curva es muy similar a la del diodo (Transparencia 7, Tema 4), y podemos
modelarla como hacamos con el diodo. Es decir, si est en OFF lo modelo como un
26/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
circuito abierto y debe ser , que es donde la intensidad I
B
vale cero. Como
esta intensidad vale cero en la zona de corte, podemos tomar la condicin
para comprobar si realmente estamos en corte.
Supongamos que , no estoy en corte y tengo que decidir si estoy en
activa directa o en saturacin (vamos a suponer que nunca estamos en zona activa
inversa). De las curvas de la parte de abajo de la transparencia podemos deducir que
si , siendo , es decir estaremos en la regin activa.
Por otra parte, en la zona no sombreada de la grfica se observa que
(toma por ejemplo la curva de arriba, con I
B
= 0.4mA, y observa que en la zona no
sombreada la curva baja y es menor que ). Adems, aqu
, que es lo que ocurre en saturacin (mira la transparencia anterior,
donde hay una fuente de tensin independiente entre el colector y el emisor en el
modelo equivalente en saturacin). Por lo tanto, podemos concluir que si
estamos en la regin de saturacin y es vlido el modelo.
Transparencia 9: Transistor bipolar en emisor comn: Tabla
resumen de modelos y condiciones.
En esta transparencia se resumen los modelos y las condiciones para las
distintas regiones de operacin de los transistores bipolares npn y pnp, en
configuracin de emisor comn. Notse que los modelos y expresiones para el
transistor pnp, coinciden con los del npn sin ms que cambiar el orden de los
subndices de las correspondientes variables, esto es porque, como ya se anunci al
final del comentario a laTransparencia 3: ambos transistor funciona de forma idntica
sin ms que cambiar la polaridad de las tensiones en sus terminales.
Transparencia 10: El transistor bipolar como elemento de circuito:
Ejemplos.
Esta transparencia propone dos ejemplos sencillos de clculo de punto de
operacin, y clculo de curva de transferencia respectivamente, que han sido
completados en clase.
El clculo del punto de operacin se contempla en la parte superior de la
trasparencia. En el ejemplo propuesto, antes de sustituir el transistor por el
correspondiente modelo, segn el estado de funcionamiento que se intente probar, se
ha procedido a una simplificacin del circuito sustituyendo parte de l por su
equivalente Thvenin, visto desde el nudo marcado con la letra N. As el circuito
equivalente resultante es uno de los ms simples posibles a analizar con un
solo transistor; y el ms adecuado para obtener de forma rpida su punto de
V
BE
V
BEon

V
BE
V
BEon

I
B
0
I
C
I
B
= V
CE
V
CEsat
100 =
I
C
I
B

I
C
I
B
40mA = =
V
CE
V
CEsat

I
C
I
B

27/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
operacin, esto es el valor de las variables tensin y corriente en configuracin emisor
comn en sus terminales.
Por otra parte, el clculo del equivalente Thevenin en este ejemplo es directo.
La tensin Thevenin E
TH
es la tensin en el nudo N respecto de tierra cuando este
est desconectado del terminal de base del transistor; y dado que el circuito resultante
es un divisor de tensin se tiene que y dado que en el ejemplo
, se tiene que .
El clculo de la resistencia Thevenin R
TH
resulta tambin directo,
, y en el ejemplo .
Tras comprobar que el transistor no puede estar en corte, ni tampoco
trabajando en su regin activa, se demuestra que el transistor trabaja en su regin de
saturacin y se obtiene por tanto que , e
,
y que e .
En la parte inferior de la transparencia se propone verificar la curva de
transferencia de un circuito simple con un transistor (como el obtenido en el ejemplo
anterior tras la sustitucin de parte del circuito por su equivalente Thevenin).
En clase se ha comprobado que el tramo para valores de
corresponde a Q trabajando en su regin de corte; que el tramo para
valores de , corresponde a Q trabajando en su regin de saturacin, siendo V
A
el valor de tensin dado en la transparencia, y obtenido tras imponer la condicin de
funcionamiento en la regin de saturacin dada por . Por ltimo, el tramo
correspondiente a una recta de pendiente negativa para valores de v
i
tales que
corresponde a Q trabajando en su regin de activa.
Finalmente cabe destacar el parecido de esta curva de transferencia con la
curva caracterstica ideal de un inversor lgico. Si un valor de v
i
tal que
es interpretado como un "cero lgico" a la entrada, vemos que la salida ser un "uno
lgico" si se asocia ste a la salida al valor de tensin V
DD
. Por otra parte, si un valor
de v
i
tal que es interpretado como un "uno lgico" a la entrada, vemos que la
salida ser un "cero lgico" si se asocia ste a la salida al valor de tensin V
CEsat
.
Cuando se emplea este circuito como inversor, con el transistor trabajando en las
regiones de corte y saturacin, se dice que el transistor trabaja en conmutacin.
Esta es la forma habitual de trabajo de los transistores bipolares incluidos en los
circuitos electrnicos digitales.
Por su parte, como muestra tambin la caracterstica de transferencia del
E
TH
R
B2
V
DD
R
B1
R
B2
+
------------------------ =
R
B1
R
B2
= E
TH
V
DD
2
---------- =
R
TH
R
B1
//R
B2
= R
TH
R
B1
2
--------- =
V
BE
V
BEon
0,7V = =
I
B
E
TH
V
BEon

R
B1
//R
B2
------------------------------ 21,5A = =
V
CE
V
CEsat
0,2V = = I
C
V
DD
V
CEsat

R
C
-------------------------------- 1,96mA = =
v
o
V
DD
= v
i
V
BEon

v
o
V
CEsat
=
v
i
V
A

i
B
i
C

V
BEon
v
i
V
A

v
i
V
BEon

v
i
V
A

28/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
circuito, cuando el transistor trabaja en su regin activa, el circuito se comporta
como un amplificador de tensin, dada la relacin lineal (en primera aproximacin,
y gracias al modelo lineal simple empleado en estos clculos) entre v
o
y v
i
,
con .
Para entender esto de una forma ms clara, supongamos que tenemos
con un valor constante tal que , esto es, con ese valor el
circuito trabaja con el transistor en su zona activa. Si llamamos a la salida del
circuito para se tendr que . Consideremos
ahora como una pequea variacin de tensin en torno a y de forma que se
cumpla que , y que para ese valor de entrada se tenga que
, esto es, que para la tensin de entrada , el circuito
sigue trabajando en la zona activa del transistor. En este caso la salida tomar la
forma que puede escribirse ; el
ltimo trmino de esta expresin puede ser considerado como una pequea variacin
en torno a , de forma que de forma que podemos identificar
. Esta ecuacin expresa que en este circuito, con el transistor trabajando
en su zona activa, pequeas variaciones de tensin en torno a la entrada se trasladan
a la salida como variaciones amplificadas por un factor m. Este esquema es el
fundamento de la amplificacin electrnica seales analgicas.
Transparencia 11: El transistor bipolar como elemento de circuito:
Clculo del punto de trabajo
Esta transparencia muestra el algoritmo de la Transparencia 15 del Tema 4
particularizado para los transistores bipolares. Como es bsicamente el mismo
algoritmo, se omite aqu su explicacin, y se remite a lo all explicado.
Transparencia 12: El transistor bipolar como elemento de circuito:
Clculo de la caracterstica de transferencia
Esta transparencia muestra el algoritmo en la Transparencia 19 del Tema 4
particularizado para los transistores bipolares. Como es bsicamente el mismo
algoritmo, se omite aqu su explicacin, y se remite a lo all explicado.
Transparencia 13: Familias lgicas bipolares; RTL.
En esta transparencia se muestra una primera familia de puertas lgicas
hecha con transistores bipolares y resistencias, la RTL. Puedes ver el inversor y
v
o
mv
i
V
DD
mV
BEon
+ ( ) + = m
R
C
R
BB
---------- =
v
i
V
I
= V
I
V
BEon
V
I
V
A

V
O
v
o
v
i
V
I
= V
O
mV
I
V
DD
mV
BEon
+ ( ) + =
v
i
V
I
V
BEon
V
I
v
i
+ V
A

V
CEsat
v
o
V
DD
v
i
V
I
v
i
+ =
v
o
m V
I
v
i
+ ( ) V
DD
mV
BEon
+ ( ) + = v
o
V
O
mv
i
=
V
O
v
o
V
O
v
o
+ =
v
o
mv
i
=
29/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
la puerta lgica bsica, que es una NOR. Recuerda que a partir de puertas NOR se
puede construir cualquier circuito combinacional. Puedes ver en la transparencia la
caracterstica de transferencia, y abajo una serie de valores ejemplo que ilustran la
calidad de las puertas que se consiguen con esta familia.
Estas puertas regeneran los niveles (no como los diodos - Transparencia 27 del
Tema 4), y tienen datos de retraso y consumo relativamente buenos.
El problema fundamental es que el fan-out es pequeo (ver Transparencia
15 del tema 1), y el margen de ruido tambin (el que se da de 0.13V es el peor caso,
con 5 puertas conectadas a la salida).
Los esfuerzos para mejorar estos datos dan lugar a la familia DTL, que se
explica en la siguiente transparencia.
Transparencia 14: Familias lgicas bipolares: DTL.
La familia DTL se construye con diodos y transistores, adems de
resistencias. Estas puertas tratan de mejorar los datos de margen de ruido y fan-
out de las puertas RTL.
En la transparencia puedes ver que hay una versin ms bsica que slo tiene
un transistor, y otra (inversor de abajo) que tiene dos transistores. Esta ltima tiene
mejor fan-out. La puerta bsica de la familia es la NAND, con la que se puede construir
cualquier circuito combinacional. En la transparencia puedes ver la caracterstica de
transferencia y algunos datos para evaluar la calidad de las puertas de esta familia.
Su principal inconveniente es que son lentas, tienen un retraso bastante
grande, razn por la cual se trabaj para conseguir la familia TTL, que vemos en la
siguiente transparencia.
Transparencia 15: Familias lgicas bipolares: TTL.
Como se ha dicho ya, esta familia se disea para conseguir un menor
retraso, y al mismo tiempo preservar o mejorar el resto de los parmetros de
calidad que da la familia DTL de la transparencia anterior.
Existen muchas versiones de esta familia, que tambin tiene como puerta
bsica la NAND, ya que en realidad es una evolucin de la familia DTL. En la
transparencia se muestran los esquemas de dos puertas, una estndar, la 7400, y una
de bajo consumo con transistores Schottky (una variante del transistor bipolar), la
74LS00. En la parte de abajo de la transparencia puedes ver una tabla con los datos
de varias familias lgicas TTL comerciales.
30/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
Transparencia 16: Familias lgicas bipolares: Ejemplos
Esta transparencia propone diversos ejemplos de clculo sobre circuitos que
representa puertas lgicas DTL.
En la mitad superior se propone el anlisis de dos circuitos diferentes que
realizn la funcin NAND, como puede deducirse tras realizar el clculo de las
tensiones de salida para cada una de las cuatro combinaciones de entrada que
corresponderan a las cuatro combinaciones binarias de la tabla de verdad de una
funcin booleana de dos entradas. En dicho ejemplo se calcula tambin el consumo
esttico del circuito en cada caso.
En ambos ejemplos, para aquellas combinaciones que incluyen 0 voltios a la
entrada, se tendr que el correspondiente diodo de entrada conducir, lo que a su vez
provoca que el correspondiente transistor de salida est cortado y por tanto, que la
tensin de salida sea la de alimentacin V
DD
. El consumo (V
DD
x I
DD
) en todos ellos
es adems el mismo, dado que est corresponde al de la potencia disipada en la
resistencia R
A
, nica por la que circula corriente. Tambin en ambos circuitos, la
combinacin (5V, 5V) fuerza que los correspondientes diodos de entrada se corten y
por tanto que el transistor correspondiente conduzca. Se verifica que la conduccin
se realiza en saturacin, por lo que en ambos casos la tensin de salida corresponde
a la tensin de saturacin del transistor (V
CEsat
). Por lo que respecta al consumo, aqu
si existe diferencia entre ambos circuitos. Esta diferencia radica en el consumo debido
a la corriente que circula por la rama que contiene la resitencia R
A
, que resulta ser
superior en el segundo circuito; dado que es claro que la corriente que circula por la
rama que contine la resistencia R
C
es la misma en ambos circuitos.
En la mitad inferior de la transparencia se muestra la caracterstica de
transferencia de cada una de las puertas lgicas anteriormente estudiadas. A partir
de ellas es posible determinar los niveles lgicos y finalmente los mrgenes de
ruido.
Por lo que respecta a la curva caracterstica y a los mrgenes de ruido la
diferencia entre ambas implementaciones NAND resulta mucho ms apreciable. En el
primero de los casos, - abajo a la izquierda - la curva caracterstica es tal que se tiene
un margen de ruido para el cero negativo. Esta situacin se mejora para el segundo
caso - abajo a la derecha -, donde la curva caracterstica se asemeja ms a la curva
ideal, aunque el margen de ruido del cero resulta pequeo. Una ulterior mejora para
este tipo de puertas se consigue aadiendo algn diodo ms en serie con el diodo D
B
.
(Ver TRANSP. 14 y Problema 7 de la quinta relacin).
31/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
Transparencia 17: Familias lgicas bipolares: Ejemplos
Esta transparencia y la siguiente ilustran de forma cuantitativa y mediante un
ejemplo qu ocurre cuando se interconectan dos puertas lgicas RTL, en
particular dos inversores de esta familia, cuya estructura, caracterstica de
transferencia, niveles lgicos y mrgeners de ruido se muestran en la figura de la
parte superior.
Se presentan dos situaciones:
Caso A propagacin de un 0 lgico, y
Caso B propagacin de un 1 lgico.
En la parte inferior de esta transparencia se analiza el primero de los casos,
Caso A, y se concluye que no hay degradacin del 0 lgico, esto es, que el hecho
de conectar ambas puertas no afecta al valor de tensin correspondiente a un 0
lgico a la salida del primer inversor; y por tanto, que el nmero de puertas que
podran ser conectadas a la salida de la primera en esta situacin no est limitado.
Transparencia 18: Familias lgicas bipolares: Ejemplos
Esta transparencia es continuacin de la anterior. En ella se analiza en primer
lugar el Caso B, y se concluye que hay degradacin del 1 lgico, esto es, que el
hecho de conectar ambas puertas afecta directamente al valor de tensin
proporcionado como 1 lgico a la salida del primer inversor, (denominado V
x
en la
figura). Siempre que se cumpla la condicin V
x
> V
IH
, no habr problema y el 1
lgico ser bien interpretado por el segundo inversor; en caso contrario habr un
mal funcionamiento. En el ejemplo analizado se presenta finalmente una condicin
de diseo del inversor RTL, en trminos de la razn entre la resistencia de colector
R
C
y de base R
BB
, y que garantiza un buen funcionamiento.
En la parte inferior de la transparencia se responde a la pregunta de cul es el
mximo nmero (n) de puertas lgicas de esta familia que pueden ser
conectadas a la salida de una dada, sin que se degrade el 1 lgico. A partir del
circuito simplificado de la figura, en el que se considera la conexin de n puertas, se
calcula V
x
,que depende de n, y en base a la condicin (V
x
> V
IH
) se obtiene una
expresin para n mximo, en trminos de los niveles lgicos y los valores de las la
resistencia de colector R
C
y de base R
BB
.
Por tanto, el nmero de puertas que podran ser conectadas a la salida de la
primera est limitado. Este lmite se denomina fan-out de la puerta lgica.
32/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
Transparencia 19: Familias lgicas bipolares: Ejemplos
Esta transparencia y la siguiente ilustran de forma cuantitativa y mediante un
ejemplo qu ocurre cuando se interconectan dos puertas lgicas DTL, en
particular dos inversores de esta familia, cuya estructura, caracterstica de
transferencia, niveles lgicos y mrgeners de ruido se muestran en la figura de la
parte superior.
Se presentan dos situaciones:
Caso A propagacin de un 1 lgico, y
Caso B propagacin de un 0 lgico.
En la parte inferior de esta transparencia se analiza el primero de los casos,
Caso A, y se concluye que no hay degradacin del 1 lgico, esto es, que el hecho
de conectar ambas puertas no afecta al valor de tensin correspondiente a un 1
lgico a la salida del primer inversor; y por tanto, que el nmero de puertas que
podran ser conectadas a la salida de la primera en esta situacin no est limitado.
Transparencia 20: Familias lgicas bipolares: Ejemplos
Esta transparencia es continuacin de la anterior. En ella se analiza en primer
lugar el Caso B y se concluye que hay degradacin del 0 lgico, esto es, que el
hecho de conectar ambas puertas afecta directamente al valor de tensin
proporcionado como 0 lgico a la salida del primer inversor, (denominado V
x
en la
figura). Siempre que se cumpla la condicin V
x
< V
IL
, no habr problema y el 0
lgico ser bien interpretado por el segundo inversor; en caso contrario habr un
mal funcionamiento. Dado que en el circuito V
x
valdr V
CEsat
, siempre que el
transistor Q1 se mantenga en saturacin, no habr problema. Esta situacin se
mantendr mientras se cumpla para la corriente de colector y base de Q1 la relacin
. Pero tras la conexin , esto es la corriente de colector de Q1
es la suma de la corriente que fluye por la resistencia de colector R
C
y la corriente que
proviene de la entrada del segundo inversor, esto es, la corriente que circula por D1;
y podra ocurrir que deje de cumplise la condicin de saturacin en Q1. En esta
circustancia, Q1 entrara en su zona activa, y no est garantizado que se cumpla la
condicin V
x
< V
IL
, con lo que el 0 lgico podra ser mal interpretado por el
segundo inversor. En el ejemplo analizado en la transparencia se presenta
finalmente una condicin de diseo para inversor DTL en trminos de relacin entre
corrientes, y cuyo cumplimento garantiza un buen funcionamiento.
En la parte inferior de la transparencia se responde a la pregunta de cul es el
mximo nmero (n) de puertas lgicas de esta familia que pueden ser
conectadas a la salida de una dada, sin que se degrade el cero lgico. A partir del
I
C
I
B
I
C
I
R
C
I
D
1
+ =
33/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003
circuito simplificado de la figura, en el que se considera la conexin de n puertas, se
calcula la corriente de colector en Q1 tras la conexin, que depende de n, y en base
a la condicin se obtiene una expresin para n mximo, en trminos de la
mxima corriente de saturacin ( ), de la corriente en la resistencia R
C
y la
corriente en el diodo D1.
Por tanto, el nmero de puertas que podran ser conectadas a la salida de la
primera est limitado. Este lmite se denomina fan-out de la puerta lgica.
I
C
I
B

I
B
34/34
Material Auxiliar de Clase de Dispositivos Electrnicos Dep-Leg. N : MA-686-2003