Professional Documents
Culture Documents
Cecília Reis
cecilia@dee.isep.ipp.pt
GRIS
Programa
¾ Conceitos Básicos
¾ Introdução
¾ Funcionamento Geral de um AG
¾ Parametrização de um AG
¾ Avaliação e Aptidão
¾ Selecção
¾ Operadores de Cruzamento e de Mutação
Operador de Cruzamento
¾ Dois indivíduos progenitores são escolhidos de entre os
indivíduos da população através de um método de selecção
bem definido.
¾ O operador de cruzamento produz geralmente os dois
descendentes pela escolha de um ou mais pontos de corte nos
cromossomas dos progenitores e depois efectua a mistura das
partes resultantes para gerar cada um dos cromossomas dos
descendentes.
¾ Alternativamente, os descendentes podem ser gerados através
de máscaras que indicam se o gene de cada posição deve ser
tomado de um dos progenitores ou do outro.
MEEC 2003/2004 – 29 de Março de 2004 11
Conceitos Básicos:Cruzamento e Mutação
Operador de Cruzamento
Operador de Mutação
Definição do Problema
Gate Set Portas Lógicas
Gset 6 {AND,OR,XOR,NOT,NAND,NOR,WIRE}
Gset 4 {AND,OR,XOR,NOT,WIRE}
Gset 3 {AND,OR,XOR,WIRE}
Gset 2 {AND,XOR,WIRE}
Codificação do Circuito
Os circuitos são codificados como
uma matriz rectângular
A D G
(row × column = r × c) de células
B E H
lógicas.
0 … 26
C F I
Input Input Gate … Input Input Gate
A … I
Inputs Outputs
Chromosome
Os Operadores Genéticos
{ População Inicial: P = 3000
{ Taxa de Cruzamento: CR = 95%
{ Taxa de Mutação: MR = 5%
f10 = 2ni × no
f2 = f2 + 1 if gate type = wire
⎧ f1 , F < f10
F =⎨
⎩ f1 + f 2 , F ≥ f10
2-to-1 Multiplexer
13
Gset 6 Gset 4 Gset 3 Gset 2
12
Fitness Function ( F )
11
10
GA generated 2-to-1 Multiplexer circuit
9
10 100
Number of Generations (N )
19
18
17
10 100
Number of Generations (N )
24
23
22
GA generated Four-bit Parity Checker circuit
21
20
10 100
Number of Generations (N )
Two-bit Multiplier
73
A1
Gset 6 Gset 4 Gset 3 Gset 2 C3
B1
72
A0
Fitness Function ( F )
B0 C2
71
C1
70
C0
69
68
100 1000 10000 GA generated Two-bit Multiplier circuit
Number of Generations (N )
2-to-1 multiplexer
1000.00
One-bit adder
(Nav)
100.00
Four-bit parity
checker
10.00
T wo-bit multiplier
1.00 10.00
Gset 6 Gset 4 Gset 3 Gset 2 Gset 6 Gset 4 Gset 3 Gset 2
Gate Sets Gate Sets
100 100
Nav Fav
10 10
6-bit
6-bit
4-bit
4-bit
1
2-bit 1
Gset 6 Gset 4 2-bit
Gset 3 Gset 2 Gset 6 Gset 4
Gset 3 Gset 2
Full-adder Circuits
10000
100
1000
Nav
100 Fav
10
10
1 2-bit
1-bit
Gset 6 Gset 4 1
2-bit
Gset 3 Gset 2 1-bit
Gset 6 Gset 4 Gset 3 Gset 2
GRIS