Professional Documents
Culture Documents
presentada por
Director de tesis:
agosto de 2008
Jurado:
Dr. Abraham Claudio Snchez- Presidente
Dr. Carlos Aguilar Castillo - Secretario
Dr. Hugo Calleja Gjumlich - Vocal
Dr. Mario Ponce Silva - Vocal Suplente
29 de agosto de 2008
Dedicatoria
A mis padres Jess Gonzlez Amador y Clelia Toy Villaseca, por darme la educacin y
las armas para enfrentarme a la vida, por el cario tan grande que me demuestran, porque
estoy seguro que comparten cada triunfo conmigo y en cada cada son el apoyo que quisiera
cualquier hijo, son los mejores padres que pudo darme dios, gracias por hacerme tan feliz,
este trabajo tambin es de ustedes.
A mis hermanos Dariem y Didier, por todo el apoyo que me dan, porque han sido mis
mejores amigos y por creen en m. A mi sobrina y a m cuada Nayeli. Los quiero no
olviden que siempre tendrn mi apoyo incondicional
A mis abuelitas Elfega Villaseca y Gloria Amador, por quererme tanto y por la fe que
tienen en m.
A Dana Luz Gonzlez Ojeda, por su amor, su cario, por ser la luz cuando senta que la
presin oscureca mis objetivos, por hacerme creer en el amor incondicional, porque en los
momentos difciles siempre estaba ah siendo el pilar ms slido que no me dejaba caer, por
todas las vivencias inolvidables que pasamos juntos, porque sin ti esta maestra no hubiera
sido lo grandiosa que fue. Te amo preciosa, sin duda eres la razn por la cual soy
inmensamente feliz.
Agradecimientos
A Dios, por darme la fortaleza de ser constante en todo lo que hago.
A mi asesor Dr. Jorge Hugo Calleja Gjumlich, por sus consejos tan acertados durante
el desarrollo de este trabajo.
A mis revisores, Dr. Carlos Aguilar Castillo y Dr. Abraham Claudio Snchez, por los
comentarios que me ayudaron a mejorar esta investigacin.
A mis profesores: M.C. Jos Martn Ramos Lpez, Dr. Jess Aguayo Alquicira, Dr.
Mario Ponce Silva, Dr. Marco A. Oliver Salazar, Dra. Mara Cotorogea, Dr. Alejandro
Rodrguez Palacios, Dr. Jaime Arau Roffiel y Dr. Lus Gerardo Vela Valds por sus
enseanzas.
A mi to Anibal Toy y al que es como mi otro hermano Breth Toy, por su amistad, sus
consejos y su apoyo incondicional.
A mi amiga Gisela Morales Amaro, por su amistad y por alegrar muchos momentos
que pase en la maestra. Sin ti hubiera sido muy aburrido.
A la Lic. Olivia Maquinay, Ana Prez, Mayra Correa y Manuel Espaa, por la ayuda y
el trato tan amable que siempre me dieron.
Tabla de contenido
Lista de figuras
Lista de tablas
IX
Notacin
XI
Captulo 1
Introduccin
1.1
Antecedentes
1.2
1.3
1.3.1
1.3.2
1.3.3
10
1.3.4
11
1.4
Justificacin
12
1.5
Objetivos
12
1.5.1
Objetivo general
12
1.5.2
Objetivos especficos
12
1.6
Alcances y aportaciones
12
Captulo 2
El sistema fotovoltaico
15
2.1
16
2.1.1
Tecnologas de fabricacin
16
2.1.2
17
2.1.3
17
2.1.4
20
2.2
Convertidor CD/CD
20
2.3
Convertidor CD/CA
21
2.4
23
2.4.1
28
Captulo 3
Diseo y Construccin del prototipo
31
3.1
31
3.1.1
32
3.1.2
33
3.2
34
3.2.1
Diseo trmico
35
3.2.2
39
40
43
44
45
3.3
48
3.3
52
Captulo 4
Desarrollo del software y programacin
II
55
4.1
55
4.2
56
4.2.1
56
4.2.2
Algoritmo de PMP
57
4.2.3
59
4.2.4
60
4.3
61
Captulo 5
Resultados de simulacin y experimentales
63
5.1
64
5.1
67
5.2
Pruebas al SFV
70
5.3
73
5.4
80
5.5
83
Captulo 6
Conclusiones
85
6.1
Conclusiones generales
85
6.2
Trabajos futuros
87
Referencias
89
93
III
IV
Lista de figuras
Figura 1.1
Figura 1.2.
Figura 1.3.
Figura 1.4.
Figura 1.5.
Figura 1.6.
Figura 1.7.
10
Figura 1.8.
10
Figura 1.9.
11
Figura 2.1
16
Figura 2.2.
17
Figura 2.3.
17
Figura 2.4.
18
Figura 2.5.
19
Figura 2.6.
19
Figura 2.7.
21
Figura 2.8.
Inversor monofsico.
22
Figura 2.9.
23
Figura 2.10.
24
Figura 2.11.
24
Figura 2.12.
25
Figura 2.13.
26
Figura 2.14.
26
Figura 3.1.
32
Figura 3.2.
33
Figura 3.3.
33
Figura 3.4.
34
Figura 3.5.
35
Figura 3.6.
36
Figura 3.7.
39
Figura 3.8.
40
Figura 3.9.
41
Figura 3.10
42
Figura 3.11.
43
Figura 3.12.
44
Figura 3.13.
45
Figura 3.14.
46
Figura 3.15.
47
Figura 3.16.
48
Figura 3.17.
48
Figura 3.18.
49
Figura 3.19.
51
Figura 3.20.
52
Figura 3.21.
53
Figura 4.1.
57
Figura 4.2.
58
Figura 4.3.
VI
59
Figura 4.4.
60
Figura 5.1.
64
Figura 5.2.
65
Figura 5.3.
66
Figura 5.4.
66
Figura 5.5.
67
Figura 5.6.
67
Figura 5.7.
68
Figura 5.8.
69
Figura 5.9.
70
Figura 5.10.
71
Figura 5.11.
71
Figura 5.12.
72
Figura 5.13.
72
Figura 5.14.
73
Figura 5.15.
74
Figura 5.16.
75
Figura 5.17.
75
Figura 5.18.
76
Figura 5.19.
77
Figura 5.20.
77
Figura 5.21.
78
VII
78
Figura 5.23.
79
Figura 5.24.
79
Figura 5.25.
80
Figura 5.26.
80
Figura 5.27.
81
Figura 5.28.
82
Figura 5.29.
82
VIII
Lista de tablas
Tabla 2.1.
21
Tabla 3.1.
38
Tabla 3.2.
39
Tabla 3.3.
39
Tabla 5.1.
70
IX
Notacin
A
Capacitor de enlace
CCD
Capacitor de entrada
Cin
Capacitor de entrada
CO
Capacitor de salida
CO
Capacitor de salida
Cs
Ciclo de trabajo
D1
D2
DAC1
Diodo 1 de CA
DAC2
Diodo 2 de CA
DC
DM1
Diodo principal
DS1
ECD
ESW(OFF)
ESW(ON)
XI
G1
G2
G3
G4
GC1
GC2
GC3
H1
H2
Incremento
ICD
Corriente de la fuente de CD
ICD-CD
ICP
ID
Corriente en la unin
IDavg
IL
IL1
IL2
IP
IPV
IQrms
ISAT
Corriente de saturacin
L1
L11
L2
L22
Lin
LO
Bobina de salida
Etapas en paralelo
Pact
Potencia actual
Pant
Potencia anterior
PD
XII
Pin
Potencia de entrada
PO
POCD
pp
Pp
Potencia mxima
PQ
PSS
PSW
Q1
Q2
Resolucin
RCC
RF
RL
RO
Resistencia de carga
SAC1
Interruptor 1 de CA
SAC2
Interruptor 2 de CA
SM1
Interruptor principal
SP
Set point
SS1
SW1
SW2
SW3
SW4
SW5
Periodo
TA
TC
Temperatura en el encapsulado
TD
Temperatura en el disipador
TJD
TJQ
TJQ
XIII
Vb
VC
VC_0
VC_max
VCC
Voltaje de alimentacin
VCD
Voltaje de la fuente de CD
VCE(sat)
VCMAX
VCO
VCOMP1
Referencia de 8 V
VCpp
VCRS
VD
Voltaje en la unin
VD1
VD2
VFM
VFVmin
Vin
VINF
Vislanding
VL
Vmonitor
VOCD
VP
VPV
VQ1
VQ2
Vs
VSC
VST
VSTINV
VSUP
XIV
VT
fs
Frecuencia de conmutacin
ipv
i11
i22
iinv
iinv
iL11
ilnea
Corriente de salida
is
is
vc
vboost
vinv
Voltaje en el inversor
vlnea
vs
Fluctuacin de energa
EC
IL1
IL2
IPV
VC
Eficiencia
CS
JC
JD
SA
XV
Acrnimos
BJT
CA
Corriente alterna
CD
Corriente directa
DSP
ESR
FV
Celda Fotovoltaica
IEEE
IGBT
IIE
MOSFET
PMP
PWM
SFV
Sistema fotovoltaico
THD
XVI
Captulo 1
Introduccin
A lo largo de los aos se ha generado energa elctrica con combustibles fsiles (petrleo, carbn
mineral y gas natural), los cuales son recursos finitos que, indudablemente, van a agotarse; de ah su
denominacin como "recursos no renovables". En la actualidad existen otras alternativas para
generar electricidad por medio de recursos renovables, los que se definen como formas de energa
que tienen una fuente prcticamente inagotable con respecto al tiempo de vida de un ser humano en
el planeta, y cuyo aprovechamiento es tcnicamente viable. Dentro de estos tipos de energa se
encuentran la solar, la elica (viento), la hidrulica (ros y pequeas cadas de agua), la biomasa
(materia orgnica), la geotermia (calor de las capas internas de la tierra), y la ocenica.
Los recursos renovables ofrecen la oportunidad de obtener energa para diversas aplicaciones.
Su aprovechamiento tiene menores impactos ambientales que el de las fuentes convencionales, y
ofrecen el potencial para satisfacer la totalidad de nuestras necesidades de energa, presentes y
futuras. Adems, su utilizacin contribuye a conservar los recursos energticos no renovables y
propicia el desarrollo regional.
En el caso concreto de la energa solar, la mayor parte del territorio de Mxico registra altos
niveles de insolacin durante la mayor parte del ao, equivalentes a 5 kWh/m2-da en promedio, lo
que se traduce en un alto potencial de aprovechamiento [1]. Si se toman en cuenta las regiones en las
1.1
Antecedentes
Las funciones que debe cumplir la etapa de potencia de un sistema fotovoltaico son las siguientes:
Generar una tensin alterna a partir de la directa generada por las celdas, o por un mdulo
intermedio. La forma de onda debe ser de calidad tal que sea compatible con la normalizacin
vigente, bien sea para aparatos interconectados a la red o para aplicaciones autnomas.
Contribuir a operar confiablemente a las celdas en el punto de mxima potencia (PMP), a fin de
maximizar su aprovechamiento.
A finales de los aos ochentas los SFV se basaron en inversores conmutados por lnea, con
potencias alrededor de 1 kW. Estas topologas eran robustas y baratas, pero presentaban el
inconveniente de que operaban con un factor de potencia bajo, entre 0.6 y 0.7, el cual se
compensaba con filtros especiales. Adems, estos inversores producan un contenido armnico
elevado en la corriente de salida. Como se utilizaba un solo banco de celdas y un solo inversor, a
estos sistemas se les denomin sistemas fotovoltaicos centralizados.
En concordancia con esta tendencia, a mediados de los noventas muchos SFV en el mercado
fueron del tipo central, conmutados por lnea, con niveles de potencia superiores a un 1kW. Estos
niveles son convenientes para SFV con bancos de celdas formados por varias hileras en paralelo,
como se muestra en la figura 1.1. Durante el desarrollo del programa Roofs, un programa de
subsidio patrocinado por el gobierno alemn, se evidenciaron las desventajas de esta tecnologa.
Estas incluan prdidas completas de generacin durante las interrupciones en la operacin de los
sistemas, debido a la mala unin de las hileras de celdas.
Fig. 1.1 Inversores de sistemas fotovoltaicos en 1994 y 2002 mostrados contra intervalos de
corriente y voltaje en CD [2].
Hoy en da la mayora de los inversores centrales estn compuestos por un inversor puente
completo, con seales de control PWM a frecuencias altas (superiores a 16 kHz), que convierten la
corriente de entrada de CD a una corriente de CA. Este concepto es bien conocido, robusto, eficiente
y de tecnologa barata que proporciona alta confiabilidad con bajo precio por Watt. Debido a la
frecuencia de conmutacin elevada, las eficiencias son menores que en los aparatos conmutados por
lnea.
Debido a las nuevas tecnologas en los semiconductores se empezaron a desarrollar nuevos
esquemas de SFV, buscando mejorar algunas caractersticas de los antiguos inversores. A
picos de demanda que ocurren en zonas calurosas debido a la utilizacin de aparatos de aire
acondicionado. El diagrama a bloques del sistema se aprecia en la figura 1.2.
En [4] se desarroll el sistema de cogeneracin con funciones de filtro activo que se aprecia en
la figura 1.3. Como en el caso del aparato anterior, tambin estaba constituido por una etapa de
potencia nica; y se orient a inyectar potencia activa a la red elctrica para disminuir picos de
demanda mxima mediante el seguimiento del PMP, lo que permite aprovechar al mximo la
capacidad instalada del arreglo fotovoltaico. El sistema no slo inyectaba potencia activa, sino
tambin potencia reactiva y de distorsin, elevndose entonces la calidad de la red elctrica en el
punto comn de conexin, puesto que se compensaba el factor de potencia de la red.
En los desarrollos anteriores qued en evidencia una debilidad inherente al uso de una sola
1.2
1) Un inversor monofsico, puente completo, con conexin a la red elctrica, regulado en corriente y
capaz de generar formas de onda de buena calidad, compatible con la normatividad vigente.
2) Un convertidor CD/CD elevador que demanda al banco de celdas fotovoltaicas una corriente libre
de rizo, y que es capaz de seguir, de manera confiable, el punto de mxima potencia.
a) Cul es la variacin permitida en el enlace de CD, tomando en cuenta que el inversor debe ser
capaz, bajo cualquier condicin, de inyectar una corriente de alta calidad a la red elctrica.
b) Cmo resolver el acoplamiento entre los circuitos de mando del convertidor CD/CD y del
inversor, de manera que se garantiza que las celdas fotovoltaicas operan permanentemente en el
punto de mxima potencia.
c) Qu estrategia de control se debe utilizar para que se demande la misma energa que se genera, y
por lo tanto en el enlace se almacene el mnimo.
1.3
Los SFV actuales tienen un tiempo medio de primera falla cercano a cinco aos. Este periodo es
corto en comparacin con los dems componentes del sistema, que pueden operar durante lapsos de
hasta 25 aos [6]. Muchos de los problemas se atribuyen al capacitor de enlace ya que,
histricamente, se le ha identificado como un elemento muy propenso a fallas. En consecuencia, se
empezaron a estudiar las opciones para optimizar los SFV y que, simultneamente, se obtuviera el
punto de mxima potencia de las celdas.
En la pgina de la IEEE se revis una cantidad considerable de artculos, publicados en el
periodo comprendido entre el ao 2000 hasta al 2007, enfocados a sistemas fotovoltaicos con
estructuras de dos etapas; sin embargo, se encontr que en la mayora no se hacan comentarios
acerca del capacitor de enlace. Las 3 referencias que se presentan a continuacin son las que
abordaban el tema de una manera directa.
1.3.1
En [7] se presenta un SFV conectado a red, con alta fluctuacin de voltaje en el capacitor de enlace.
El diagrama a bloques se muestra en la figura 1.5. El sistema gobierna la corriente que se extrae de
las celdas fotovoltaicas, de manera que es posible operar en el PMP. En un diseo convencional, el
capacitor debera ser lo suficientemente grande para que la corriente demandada por el inversor no
produzca en el enlace una fluctuacin del voltaje mayor al 5%. En el diseo que se presenta se
permite una fluctuacin del 25% del voltaje del enlace. Esto permite disminuir el tamao del
capacitor, lo cual redunda en un incremento de la densidad de potencia.
El control del convertidor CD-CD permite regular la corriente de entrada, iPV, a un valor
deseado. El control del inversor est diseado para mantener el voltaje promedio en el enlace igual a
un voltaje nominal de enlace VC. Se plantea entonces una solucin para manejar el efecto sobre el
voltaje VC mediante el bloque de retroalimentacin. La tensin vc se regula por medio del control
del convertidor CD-CA; por lo tanto, puede emularse como una fuente independiente vista desde el
controlador del convertidor CD-CD.
La frecuencia de conmutacin del inversor es de 20kHz, por lo que el lazo de corriente se disea
para tener un ancho de banda de 2 kHz. El lazo de voltaje debera disearse para regular el voltaje
promedio del enlace. Debido a que el rizo de voltaje en el enlace estar a 120Hz, el lazo de control
del voltaje debera tener un ancho de banda de 12Hz o menos, para que la salida del controlador no
tenga una componente a 120Hz significativa.
Fig. 1.7. Principio de operacin de inversor monofsico sinusoidal modulado modo-dual de tiempocompartido con convertidor Boost.
11
funcionamiento adecuado del sistema. Adems, podra llevar a un control ms sencillo del voltaje en
el enlace.
1.4
Justificacin
1.5
Objetivos
Generar una forma de onda de alta calidad, compatible con la normatividad existente.
1.6
Alcances y aportaciones
12
Las aportaciones de este trabajo servirn para implementar un SFV conectado a red y conseguir
que siempre se trabaje adecuadamente, an cuando la temperatura e irradiacin solar presenten
cambios. Adems, se disminuir el almacenamiento de energa en el bus de CD, lo cual provocar
una disminucin en el capacitor de enlace y, por consiguiente, disminuir el riesgo a fallas debidas
al condensador.
13
14
Captulo 2
El sistema fotovoltaico
El aprovechamiento de la energa solar ha experimentado un gran avance en ltimos aos, y van
encontrndose ms aplicaciones a medida que el precio de las celdas fotovoltaicas disminuye. Esto
va unido a la liberacin del mercado elctrico, que permite que cualquier usuario pueda ser
productor de energa, consumiendo de la red slo cuando tiene ms demanda, o cuando las
condiciones atmosfricas no permiten generar lo suficiente. Una ventaja de este tipo de energa es
que es, quiz, la nica fuente de energa renovable que se puede instalar masivamente en las grandes
zonas urbanizadas [10]. En este captulo se aborda la descripcin de las etapas del SFV y el anlisis
del almacenamiento de energa en el enlace de CD. Tambin, se describe el modelo utilizado para
emular la forma de onda caracterstica de las celdas instaladas en el Instituto de Investigaciones
Elctricas (IIE).
El SFV se muestra en la figura 2.1, las celdas fotovoltaicas son emuladas por una fuente de CD,
la cual proporciona voltaje de corriente directa al sistema; el voltaje entregado por las celdas es
elevado por medio del convertidor CD/CD de dos etapas entrelazadas, ste demanda un rizo
pequeo a las celdas ya que es una especificacin para su buen funcionamiento. Despus, se tiene el
enlace de CD que forma parte del convertidor CD/CD y adems es el elemento que almacena la
energa que no se demanda en el inversor. El voltaje del enlace debe ser mantenido en ciertos lmites
15
mediante un control adecuado de las etapas. Por ltimo, el inversor debe generar una corriente
sinusoidal inyectndola a la red con un alto factor de potencia y baja distorsin armnica.
2.1
Las celdas solares son dispositivos que convierten la energa solar en electricidad. Algunas de sus
ventajas son las siguientes:
Son confiables y silenciosas, no tienen partes mviles y, si se les recubre con vidrio o plstico,
duran 30 aos o ms.
Una caracterstica de las celdas es que la potencia que se puede obtener de ellas depende de la
temperatura, de la carga, y del nivel de irradiacin incidente. Adems, la magnitud del voltaje que
proporciona una celda es pequea, aproximadamente 1 V de corriente directa, por lo que se conectan
en bancos cuando se necesita un voltaje ms alto.
El trmino ICD es la corriente de corto circuito de la celda, RF es la resistencia asociada con las
corrientes de fuga y RCC es la resistencia de los contactos y conexiones. La celda, en su estructura
interna, tiene una unin de un material semiconductor tipo P con uno tipo N, lo cual hace posible
que dicha unin pueda representarse por un diodo, cuya corriente se calcula con la ecuacin 2.1.
17
VD
I D = I SAT e nVT 1
(2.1)
(2.2)
I D = I SAT e (VD ) 1
(2.3)
Para representar la unin PN, se utiliza una funcin i=f(v) que emula a una resistencia no lineal
y que se calcula como sigue:
I SAT =
ID
(VD )
= 1.107 x10 86 A
18
(2.4)
Corriente (A)
7
6
5
4
3
2
1
0
0
50
100
Voltaje (v)
150
200
2000
1800
1600
Potencia (W)
1400
1200
1000
800
600
400
200
0
0
50
100
Voltaje (v)
150
200
19
En la figura 2.6 se observa que la potencia entregada por la celda tiene un punto mximo de
operacin, el cual se pretende explotar mediante un algoritmo de bsqueda del punto de mxima
potencia (PMP). Dicho algoritmo se detallar en secciones posteriores.
2.2
Convertidor CD/CD
La primera etapa de conversin de energa del SFV es un convertidor CD/CD elevador entrelazado
de dos etapas, el cual fue implementado por [5]. En respuesta a las caractersticas deseadas para el
SFV se utiliza un convertidor elevador trabajando en modo de conduccin continuo. Para el anlisis
se considera el procedimiento descrito en [12] y [13]. En la figura 2.7 se observa la topologa a
utilizar.
Las especificaciones de diseo y construccin para el convertidor CD/CD se basan en los
parmetros de operacin, tanto del panel FV como del inversor. A continuacin se presentan las
especificaciones que se utilizaron (tabla 2.1).
20
Parmetro
Valor
Rizo de corriente
I FV = I CD < 0.5
PO
ICD
VCD
VOCD
Figura 2.7. Topologa con dos convertidores tipo boost entrelazado (interleaved)
2.3
Convertidor CD/CA
Para la segunda etapa del SFV se utiliza un inversor monofsico como el que se muestra en la figura
2.8, alimentado por la tensin del bus de CD, y que se regula en corriente. Los aspectos que se
tienen en cuenta son los siguientes:
Operacin en el PMP
El convertidor CD/CA se encarga de producir una corriente sinusoidal que se inyecta a la red.
Esto lo hace mediante la conmutacin controlada de los interruptores de potencia (IGBTs).
22
Generar un tiempo muerto para que dos interruptores de una misma rama no estn
encendidos al mismo tiempo.
Sincronizar la corriente de salida con la tensin de la lnea para tener un factor de potencia
unitario.
2.4
El voltaje en el capacitor de enlace tiene una componente de CA, cuanto menor es la capacitancia la
componente es mayor. Por ejemplo, para un capacitor de 20 F la componente es aproximadamente
de 200 volts, como se muestra en la figura 2.9.
energa que se transmite en el enlace es la misma, por lo que la disminucin en la capacitancia tiene
que ser reflejada en el voltaje del enlace y viceversa; no importando el valor de capacitor que se
coloque en el enlace.
24
25
CD / CD
CD / CA
IC
+
I CD
iL = iinv sent
VC
-
iC (t ) = I CD - iinv sent
iC (t ) = C
26
dvc (t )
dt
(2.5)
(2.6)
dvC (t ) =
vC (t ) =
I CD - iinv sent dt
C
1
C
iinv
cos t + Vx
I CD t +
(2.7)
(2.8)
Una vez que ya se tiene la integral de vC(t), se evala la ecuacin 2.8 con respecto a cero y se
determina Vx, que es la constante de integracin. Esto debido a que se sabe que en t = 0, vC(t) es
igual al voltaje inicial en el capacitor (VCO).
vC (0) =
iinv
1
cos (0) + Vx = VCO
I CD (0) +
C
(2.9)
iinv
C
(2.10)
Vx = VCO
vC (t ) =
1
C
i
i
I CD t + inv cos t + VCO inv
(2.11)
Por otro lado, se evala la ecuacin 2.11 para medio periodo de ciclo y se iguala con la
ecuacin 2.12, para poder obtener una ecuacin que relacione iinv e I CD .
vC (T / 2 ) =
iinv
iinv TI CD 2iinv
1
=
I CD (T / 2 ) + cos ( T / 2 ) + VCO
C
C 2C C
(2.12)
En rgimen permanente,
vC (t ) t =0 = vC (t ) t =
I
iinv = CD
2
(2.13)
(2.14)
Sustituyendo el valor de la ecuacin 2.14 en la 2.11 y sabiendo que ICD = Pmax/VCO el voltaje en
27
vC (t ) =
I CD
I CD I CD
1
I CD t + 2 cos t + VCO 2C = C
C
vC (t ) =
Pmax
CVCO
I CD
t + 2 cos t + VCO 2C
Pmax
t + 2 cos t + VCO 2C V
CO
(2.15)
(2.16)
Para que el sistema entregue potencia en todo momento, el voltaje del enlace deber ser mayor o
igual al voltaje de lnea. Como se puede observar en la figura 2.15, el nivel crtico del sistema para
entregar potencia se localiza en t = 3/4. Para asegurar la premisa anterior es necesario que se
cumpla con la siguiente condicin:
vC ( t ) t = 3 vlinea sen
4 t = 3
4
(2.17)
vC ( t ) t = 3
4
Pmax
CVCO
P
3
3
cos + VCO max
2CVCO
4
4 2
(2.18)
Sustituyendo la ecuacin 2.18 en la 2.17 y resolviendo, se obtiene una ecuacin que relaciona
Pmax
CVCOmin
Pmax
3
3
4 + 2 cos 4 + VCO 2C V
COmin
vlinea sen
P
3
3
3
4 CVCOmin 4 2
4 2
Pmax
3
VCOmin
1
3
2 + cos 4
vlinea
Pmax 1 1
+
2 2C VCOmin 2
2
(2.19)
(2.20)
(2.21)
(2.22)
Utilizando la ecuacin 2.16 se calcula el valor mnimo de vC(t) que se localiza en t = 3/4,
quedando la siguiente ecuacin:
vC ( t )min = vC ( t ) t = 3
(2.23)
Pmax 1 1
+
+ VCOmin
2C VCOmin 2
2
(2.24)
vC ( t )min =
vC ( t )max = vC ( t ) t =
(2.25)
Pmax 1 1
+ VCOmin
2C VCOmin 2 2
(2.26)
vC ( t )max =
vC ( t ) = vC ( t )max vC ( t )min
(2.27)
Pmax 2
2 1
2CVCOmin
(2.28)
vC ( t ) =
29
Para calcular el valor del capacitor se despeja C de la ecuacin 2.16, resolviendo se tiene:
C=
Pmax
2 2
(2.29)
1
ECAP = C VCOmin
2
ECAP =
(2.30)
1
ECAP
2
(2.31)
1
2
ECAP = C ( vC (t )max ) VCOmin
1
C VCOmin
2
1
2
= C ( vC (t )max ) VCOmin
(2.32)
(2.33)
VCOmin =
vC (t )max
3
(2.34)
Sustituyendo las ecuaciones 2.29 y 2.34 en la 2.26, se obtiene el mnimo voltaje inicial
necesario para inyectar potencia a la lnea en todo momento.
VCOmin = vC ( t )max
3VCOmin
VCOmin =
30
Pmax 1 1
2C VCOmin 2 2
Pmax 1 1
VCOmin = 0
2CVCOmin 2 2
)
( 2 2 2 ) + ( 3 1)( 2 2 2 )
vlinea 2 2
(2.35)
(2.36)
(2.36)
Captulo 3
Diseo y Construccin del prototipo
Como se mencion en el captulo 1, el presente trabajo de tesis es una continuacin de otras
investigaciones realizadas en el CENIDET; por lo cual, se utiliza la etapa de potencia del
prototipo desarrollado en [5], que corresponde a la primera etapa del SFV.
Esta seccin se enfoca a la construccin de la segunda etapa del SFV, del control del sistema,
de las etapas de acondicionamiento de la seal, protecciones y diseo trmico. Adems se
mencionan las ecuaciones de diseo del convertidor CD/CD desarrollado en [5].
3.1
M =
VO
230V
=
= 1.76
VCD 130V
(3.1)
D=
(3.2)
Las expresiones utilizadas para determinar el valor de los inductores, son las mismas que las
31
usadas para el convertidor boost. Por lo tanto, el valor de los inductores se determina como:
L1,2 =
(3.3)
Etapa de
potencia
Etapa de
control
Con base en [19], el voltaje mximo aplicado a travs de los interruptores de potencia Q1 y Q2, y
los diodos de salida D1 y D2, de la figura 2.7, est dado por:
1
1
(3.4)
I CD =
PO
1000W
=
= 8.09 A
VCD (130V )( 0.95 )
(3.5)
La corriente promedio a travs de cada diodo se reduce por las etapas en paralelo,
tenindose:
32
I
I Davg = CD
P
8.09 A
(1 D) = 2 (1 0.434) = 2.28 A
(3.6)
3.1.2
5 D 8.09 A 5 0.434
=
= 4.32 A
4 2
4
(3.7)
Para el PWM del convertidor CD/CD se utiliza el circuito integrado UC3824 que genera las
seales de conmutacin. Mediante un arreglo de compuertas se logra el interleaved (entrelazado)
y se tienen dos seales desfasadas 180. En la figura 3.2 se muestra el diagrama detallado del
circuito que genera las seales de compuerta de los MOSFETs del convertidor CD/CD [5].
PWM
1
1
0.1F
+5V
16
3
14
100F
13
15
0.1F
DS12670-50
2
5
6
3
7
10
UC3824N
11
11
RST1
+15V
0.1F
10F
100K
CLK
14
DQ
10nF
6
7
11
INTCD_1
INTCD_2
10 12
Figura 3.3. Circuito esquemtico del circuito de mando para el convertidor CD/CD.
33
En la figura 3.3 se presenta el circuito esquemtico del circuito de mando para el convertidor
CD/CD, que es complemento del circuito de la figura 3.18.
3.2
Para la segunda etapa del SFV se usa un mdulo inversor monofsico puente completo con
matrcula IRAMX16UP60A. Este dispositivo tiene alta escala de integracin, cuenta con diodos
de libre circulacin (freewheeling) integrados, y con circuitos impulsores para el accionamiento
de los interruptores. Adems, tiene un circuito para la deteccin de alta temperatura en el mdulo.
Para el diseo de esta etapa se consideran las especificaciones y caractersticas del sistema.
Tomando en cuenta que la tensin de lnea es de 127 Vrms, y la corriente mxima que generar el
sistema es de 8 Arms, se utiliza un mdulo que soporta una tensin de 600 V y una corriente de 16
A a 25C [20]; se estima que estos niveles son adecuados para el buen funcionamiento del
sistema. En la figura 3.4 se muestra el diagrama esquemtico del inversor y en la figura 3.5 se
GND
FUENTE3
PTEMP
CAP.NEG.
CAP.POS.
FUENTE2
INTERRUP. 2
INTERRUP. 1
FUENTE1
3.2.1
Diseo trmico
35
potencia disipada en cada IGBT es la misma y que en cada diodo tambin lo es; se tiene lo
siguiente:
TJQ = PQ JCQ + 4 ( PQ + PD ) ( CS + SA ) + TA
(3.8)
36
TJQ TA PQ JCQ
4 ( PQ + PD )
CS
(3.9)
donde:
TJQ = Temperatura de unin en el IGBT
JCQ = Resistencia trmica unin-encapsulado (IGBT)
JCD = Resistencia trmica unin-encapsulado (diodo)
CS = Resistencia trmica encapsulado-disipador (IGBT)
SA = Resistencia trmica disipador-ambiente
PQ = Potencia disipada por cada IGBT
PD = Potencia disipada por cada diodo
Las variables se pueden obtener de las hojas de especificaciones de los componentes
utilizados, excepto para la potencia disipada por los IGBTs y los diodos.
(3.10)
(3.11)
PSW = (E SW ( ON ) + E SW ( OFF ) ) f SW
(3.12)
donde:
ICP = Corriente pico de salida.
VCE(sat) = Tensin colector-emisor de saturacin.
D = Ciclo de trabajo de la seal PWM.
= ngulo de fase entre la tensin y la corriente de salida.
ESW(ON) = Energa de conmutacin de encendido del IGBT por el pulso de la corriente pico
ICP.
ESW(OFF) = Energa de conmutacin de apagado del IGBT por el pulso de la corriente pico
ICP.
(3.13)
donde:
VFM = Cada de tensin en sentido directo
Considerando que la corriente mxima generada por el inversor es de 8 amperes RMS, la
corriente pico es:
I CP = 8 2 = 11.31 A
(3.14)
En [20] se encuentran los parmetros necesarios para el clculo de la resistencia trmica, los
cuales se listan en la tabla 3.1.
Tabla 3.1. Parmetros para el clculo de la resistencia trmica
Parmetro
Valor
VCE(sat)
1.6 V
VFM
2V
ESW(ON)
315 J
ESW(OFF)
150 J
La corriente promedio en el inversor es cero. Para el caso de los patrones PWM sinusoidal
utilizados, el ciclo de trabajo promedio de cada interruptor es D = 0.5 y la frecuencia que se
utiliza para el clculo es la mxima permitida por el mdulo (20kHZ). La corriente generada
tiene un desfasamiento inductivo con respecto al voltaje de salida del inversor, con lo cual se
supone que el cos = 0.9.
Los valores de las resistencias trmicas de los dispositivos del mdulo seleccionado son:
JC = 2.2 C/W
JD = 5 C/W
CS = 0.1 C/W
La temperatura de unin mxima permitida para el mdulo seleccionado es de 150C.
Tomando un margen de seguridad del 20%, se proponen los siguientes valores de temperatura:
TJQ = 120 C
TA = 40 C
Sustituyendo las ecuaciones 3.3, 3.4, 3.5 y 3.6, se obtienen las prdidas en los dispositivos.
38
Valores
PSS
8.14 W
PSW
9.3 W
PQ
17.44 W
PD
2.26 W
Se toman los parmetros obtenidos anteriormente para calcular la resistencia disipadorambiente mediante la ecuacin 3.9.
SA= 0.428 C/W
Las expresiones que determinan los valores de las temperaturas en diferentes puntos se
presentan en la tabla 3.3.
Tabla 3.3. Temperaturas en diferentes puntos del mdulo
Parmetro
Ecuacin
Valor
Temperatura en el disipador
TD = 4 ( PQ + PD ) SA + TA
73.72 C
Temperatura en el encapsulado
TC = ( PQ + PD ) CS + TD
75.69 C
TJQ = PQ JC + TC
114.06 C
TJD = PD JD + TC
86.99 C
39
40
+5V
0.1F
4
10K
7
555
555
2.2K
6
0.022F
5
0.01F
1
s + 2.6131259 s + 3.4142136 s 2 + 2.6131259 s + 1
4
(3.15)
41
42
Figura 3.10. Circuito de control para el inversor. En el bloque A se
genera la seal de set point y en el B generan las seales de control.
43
44
45
del circuito de tiempo muerto. sta ocasiona una alteracin en el contenido armnico y, por
consecuencia, el porcentaje de la distorsin armnica total se ve afectado.
46
3.3
El circuito de gobierno del sistema tiene que incluir el control de las dos etapas y los circuitos de
sensado para el control del voltaje en el capacitor. Para este circuito se parte de las funciones que
debe realizar el sistema. En la figura 3.18 se muestra el SFV donde se aprecian los bloques a
controlar. El circuito de mando se construir alrededor de un microcontrolador. ste manipula un
potenciometro digital (afectado tambin por el voltaje en el capacitor de enlace como se ver ms
adelante) para variar la magnitud de la corriente generada.
48
49
Por otra parte, para obtener la potencia mxima entregada por las celdas se coloca un sensor
de voltaje y uno de corriente a la entrada del sistema, para despus multiplicar las salidas y as
obtener un voltaje proporcional a la potencia que se est generando. A continuacin se pasa por
una etapa en la que se convierte el voltaje en frecuencia, de manera que el ancho del pulso que se
genere es proporcional a la potencia entregada por las celdas. Esta frecuencia se detecta mediante
el contador del microcontrolador para llevar a cabo la funcin de seguimiento del punto de
mxima potencia. Estas funciones se detallan a continuacin en el circuito de la figura 3.19.
En el bloque X de la figura 3.19, se tiene una etapa de sensado en la cual se toma una
muestra de la corriente que entra a las bobinas del convertidor CD/CD, mediante un sensor de
efecto Hall (LA55-P), el cual genera 1V por cada 3A que circulan a travs de l. Adems, se
registra el voltaje de las celdas con un divisor resistivo que lo adapta a los niveles del circuito de
control. Las dos seales obtenidas ingresan a un multiplicador (AD633J), con lo que se tiene un
nivel de potencia representado por un voltaje que se enva a un convertidor de voltaje a
frecuencia (AD7740KRM), que proporciona pulsos al contador del microcontrolador y se busque
el punto de mxima potencia con el algoritmo perturbar y observar. La frecuencia de reloj
(fCLKIN ) que se utiliza es de 1 MHz. Por lo tanto, se generan 148.5 pulsos por cada Watt/seg que
producen las celdas fotovoltaicas. La funcin de transferencia del multiplicador se muestra en la
ecuacin 3.16 [27].
VMULT =
(VSIPV )(VSVPV ) + Z
10V
(3.16)
V
FPOT = 0.1 f CLKIN + 0.8 IN fCLKIN
VREF
(3.17)
El circuito de control del sistema maneja las seales de disparo de los interruptores del
convertidor CD/CD; como lo hace el control del convertidor en [5]. Adems, se hace cargo de
manejar el voltaje en el capacitor de enlace mediante dos comparadores (AD790): uno llamado
comparador A, que sirve como nivel superior del algoritmo del control del voltaje en el capacitor;
y otro llamado comparador B, que sirve para detectar el nivel inferior. Tambin, controla el
potencimetro digital que determina el set point del inversor (bloque Y de la figura 3.19).
50
51
3.4
52
referencia superior VSUP y se necesita que el inversor demande ms corriente. Por lo tanto, el
dsPIC manda a aumentar posiciones al potenciometro digital del inversor. Este proceso se lleva a
cabo hasta que exista una disminucin tal que el voltaje del enlace llegue al nivel inferior VINF
(t3).
54
Captulo 4
Desarrollo del software y programacin
En este captulo se presentan los algoritmos que se desarrollaron para el control del sistema y
los diagramas de flujo que se grabaron en el dsPIC. Tambin se mencionan las principales
dificultades que se tuvieron en la programacin. La lista completa del programa se encuentra en
el anexo A.
4.1
1.
2.
Partiendo del PMP, manejar el potencimetro digital que proporciona las seales de control
para los interruptores del convertidor boost.
3.
Partiendo del PMP, manejar el potencimetro que proporciona el set point para las seales de
control de los interruptores del inversor,.
4.
Mantener el voltaje del enlace dentro de los lmites fijados de antemano, determinando si es
55
necesario incrementar o decrementar la corriente generada para ejercer el control sobre dicho
voltaje.
5.
Debido a que el microcontrolador tiene que realizar varias funciones al mismo tiempo, se
decidi emplear un dsPIC, que es un microcontrolador de 16 bits al cual se le aadieron las
principales capacidades de los DSP. Se caracteriza por la rapidez en la ejecucin de tareas, y la
facilidad con la que se pueden realizar operaciones matemticas. [24]
4.2
software MPLAB, realizados con ayuda de [10]. A continuacin se mencionan dichos algoritmos:
56
Espera y revisa
botn de
encendido
Verifica VFVmin
Encendido
Figura 4.2. Diagrama de flujo para el control del punto mxima potencia
58
se alcanza esta condicin, la corriente se decrementa sucesivamente hasta que llega al punto en
que, cuando existe un decremento en la corriente, tambin la potencia disminuye. En este
momento, para que no exista un decremento de potencia se aumenta la corriente y de esta forma
la potencia vuelve a aumentar.
59
60
4.3
Debido a la cantidad de funciones asociadas con la operacin y gestin del sistema fotovoltaico,
desde el inicio se decidi utilizar un microcontrolador de nueva generacin tipo dsPIC. Esta es
una decisin acertada desde el punto de vista de las tendencias tecnolgicas y desarrollos futuros
en el CENIDET. El problema de trabajar con dispositivos de nueva generacin es que presentan
comportamientos que algunas ocasiones no han sido documentados. Es importante recalcar que
en este punto no resultan de ayuda las herramientas de simulacin. Adems, fue la primera vez
que se trabaj en el CENIDET con este tipo de dispositivos, lo que llev a resolver los problemas
que conlleva trabajar con un nuevo dispositivo.
Algunas dificultades relacionadas con la programacin de los dsPIC no son bien conocidas.
Por su reciente incursin en el mercado, existe poca informacin de cmo resolver los problemas
en la programacin. Por lo tanto, al programador le consume ms tiempo ya que tiene que
resolver los problemas a prueba y error. A continuacin se mencionan algunos problemas que se
presentaron durante la programacin:
Cuando se habilita un perifrico, todos los pines que tiene asociados para soportar sus
seales se desactivan como pines de entrada/salida de propsito general. La mayora de los pines
de entrada/salida son multifuncin y pueden soportar distintas funciones multiplexadas en el
tiempo. Cuando se quiere utilizar un pin de entrada/salida para propsito general, se necesita
deshabilitar todas y cada una de las funciones que tiene asociado dicho pin.
Solucin:
Para deshabilitar cada funcin que tiene asociada el pin se debe identificar el registro que
maneja la funcin, generalmente se logra la deshabilitacin moviendo un #0x0000 a dicho
registro.
61
62
Captulo 5
Resultados de simulacin y
experimentales
En este captulo se presentan los resultados ms relevantes del trabajo de investigacin
desarrollado. Primero, se muestran los resultados de las simulaciones al SFV realizadas en el
software PSIM. Posteriormente, se muestran las pruebas al convertidor CD/CD y al convertidor
CD/CA. Adems, se presentan las pruebas a los circuitos secundarios de tiempo muerto y
protecciones. Por ltimo, se ilustran las pruebas del control del SFV para el voltaje en el enlace
de CD, siendo esto el objetivo principal del trabajo de tesis.
El sistema se valid en el laboratorio del CENIDET, emulndose las celdas fotovoltaicas con
una fuente de alimentacin capaz de generar 1000 W, que es la potencia nominal del prototipo.
En algunas pruebas la fuente se oper en modo de regulacin de corriente.
Con el protocolo de pruebas se pretende llevar al SFV al mximo de su capacidad para
validar su funcionamiento ante las condiciones para las que se dise. Por lo tanto, se prob el
prototipo con cambios de carga y modificaciones en el voltaje entregado por la fuente de
alimentacin.
63
5.1
Figura 5.1. Convertidor boost con celda modelada y seguidor del PMP.
64
66
Las pruebas que se realizaron en PSIM fueron en lazo cerrado, las seales de control son
generadas mediante una muestra de la corriente de salida comparada con un set point. En la
figura 5.3 se observa que se toma una muestra de la corriente generada para el control de
histresis de dos niveles, con lo cual se genera un PWM sinusoidal que genera las conmutaciones
de los interruptores.
67
5.2
En la figura 5.7 se muestra la corriente en la bobina del convertidor CD/CD IL1 y el voltaje en la
resistencia de carga VOCD. Se puede notar que el rizo es apenas de 130 mA debido a la topologa
interleaved utilizada. Adems, se demanda un rizo pequeo a las celdas fotovoltaicas emuladas
por una fuente de alimentacin.
Debido a que la conmutacin en los interruptores del convertidor es dura, se presentan picos
en la corriente de los inductores, los cuales provocan tambin picos en el voltaje de la resistencia
de carga.
IL1
VOCD
Figura 5.7. Corriente en la bobina IL1 (500 mA/div) y voltaje en la carga del convertidor CD/CD
VOCD (50 V/div) con 50 V en la entrada.
Las pruebas al convertidor CD/CD se realizaron para validarlo y as tener la certeza de su
buen funcionamiento antes de integrarlo al sistema fotovoltaico completo. Para este caso, el
convertidor ya estaba siendo manejado por la nueva tarjeta de control. Los parmetros con los
que se realizaron las pruebas del convertidor son las siguientes:
- Voltaje de entrada: 50 V
- Resistencia de carga: 68
- Capacitor de salida: 20F
- Ciclo de trabajo: 0.5
68
IL1
VOCD
Figura 5.8. Corriente en la bobina IL1 (1 A/div) y voltaje en la carga del convertidor CD/CD
VOCD (100 V/div) con 85 V en la entrada.
Mediante las pruebas realizadas al convertidor CD/CD, se concluye que es capaz de alcanzar
las especificaciones de potencia para las que se dise. En la tabla 5.1 se presenta el informe de
resultados obtenidos en corriente de las bobinas, voltaje en la carga y potencia consumida por la
carga, ante variaciones en el voltaje de entrada.
69
IL2
IL1
VOCD
Figura 5.9. Corriente en la bobina IL2 (2 A/div) corriente en la bobina IL1 (1 A/div) y voltaje en la
carga del convertidor CD/CD VOCD (200 V/div) con 150 V en la entrada.
Tabla 5.1. Valores medidos de IL1, IL2, IL1, VOCD y POCD ante variaciones en el voltaje de
entrada.
VIN (V)
IL2(A)
50
1.26
1.15
130
85
2.1
1.76
150
5.3
IL1(A)
IL1(mA) IL2(mA)
VOCD(V)
POCD(W)
120
98.8
143.55
260
160
171
430
2.69
2.27
510
220
316
1468.47
Pruebas al SFV
Con las pruebas al sistema fotovoltaico se pretende mostrar la variacin del voltaje en el enlace
de CD, usando un capacitor reducido en tamao en comparacin con el normalmente utilizado en
este tipo de sistemas. En la figura 5.10 se muestra el circuito utilizado para las pruebas con el
sistema.
En esta primera etapa de pruebas al sistema completo se justifica el que no se aplique el
control del voltaje en el enlace de CD, debido a que se desea observar qu pasa si se aumenta el
voltaje en la entrada del sistema y no se controla el voltaje en el enlace.
Las pruebas se realizaron con variaciones en el voltaje de entrada al SFV. El voltaje en la
entrada se tiene que aumentar ante un incremento en la carga ya que, de otra manera, la corriente
generada deja de ser sinusoidal; debido a esto se hacen las pruebas slo con la resistencia de
70
IL
VL
VC
Figura 5.11. Corriente en la bobina de salida IL (1 A/div) voltaje en la bobina de salida VL (500
V/div) y voltaje en el enlace de CD VC (500 V/div) con 120 V en la entrada.
71
La figura 5.11 muestra la corriente generada por el sistema IL, el voltaje en el enlace VC y el
voltaje en el filtro inductivo a la salida del sistema VL. El voltaje a la entrada es de 120 V. Se
observa que la corriente generada es de 600 mA. Por tal razn, el rizo provocado por el ciclo de
histresis se ve muy elevado en la forma de onda.
IL
VL
VC
Figura 5.12. Corriente en la bobina de salida IL (1 A/div) voltaje en la bobina de salida VL (500
V/div) y voltaje en el enlace de CD VC (500 V/div) con 130 V en la entrada.
IL
VL
VC
Figura 5.13. Corriente en la bobina de salida IL (1 A/div) voltaje en la bobina de salida VL (500
V/div) y voltaje en el enlace de CD VC (500 V/div) con 150 V en la entrada.
En la figura 5.12 y 5.13 se tienen una vez ms la corriente generada IL, el voltaje en el enlace
72
VC y el voltaje en el filtro inductivo a la salida del sistema VL; pero ahora con una variacin en el
voltaje de entrada de 130 V y 150 V, respectivamente.
En la figura 5.14 se observa la corriente generada IL, el voltaje en el inductor de salida VL y el
voltaje en el capacitor de enlace VC, con un voltaje a la entrada de 150 V. Esto tiene como meta
mostrar que si la corriente generada es mayor que la que se genera el convertidor CD/CD, el
voltaje en el capacitor de enlace disminuye. Por lo tanto, si se controla el voltaje en el capacitor
de enlace por medio de la corriente generada, es posible disminuir el valor de la capacitancia. Las
condiciones a las que fueron hechas las pruebas son:
- Inductor de salida: 9.3 mH (LO)
- Resistencia del inductor de salida: 2
(RL)
IL
VL
VC
Figura 5.14. Corriente generada IL (1 A/div), voltaje en la bobina de salida VL (500 V/div) y el
voltaje en el capacitor de enlace VC (500 V/div) con 150 V en la entrada.
5.4
El voltaje en el capacitor de enlace se controla mediante dos comparadores que sensan dos
73
niveles de umbral. El dsPIC controla esta funcin. La figura 5.15 muestra el diagrama a bloques
del circuito utilizado para las pruebas del control, las cuales se hicieron con los siguientes
parmetros:
- Inductor de salida: 9.3 mH (LO)
- Resistencia de carga del inversor: 50
(RL)
RL
H2
CD
IL
IIN
68
VLNEA
20F
CA
COMPARADOR DE
HISTRESIS
CTO. DE
TIEMP0
MUERTO
CONTROL
+
C2
C2
HISTRESIS
DIGITAL
FILTRO
PB
VLINEA
Se realizaron pruebas con una fuente de corriente debido a que cuando se intent generar
ms potencia, se tuvieron muchos problemas de ruido electromagntico. Por lo tanto, se emul el
comportamiento del convertidor CD/CD con una fuente de corriente.
La figura 5.16 muestra la corriente generada y el voltaje en el enlace de CD. Las variaciones
que tiene el voltaje del enlace con el algoritmo de control no son lineales; por tal razn, se
produce un decremento en las posiciones del potencimetro digital mientras no se tenga el nivel
superior programado. Cuando el voltaje del enlace alcanza dicho nivel de control, se genera una
orden que hace que el potencimetro aumente posiciones, lo que se refleja en un incremento en la
corriente generada y un decremento en el voltaje del capacitor de enlace.
74
IL
VC
IL
VC
75
Corriente normalizada(A)
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
10
10
10
Frecuencia(Hz)
10
10
76
IC
IL
1
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
10
10
10
Frecuencia(Hz)
10
77
El valor de estos niveles se determin de manera heurstica ya que en este intervalo es donde el
sistema se comportaba de una forma ms estable.
IL
VC
IL
VC
Figura 5.22. Formas de onda con acercamiento de la corriente generada IL (2 A/div) y voltaje en
el capacitor de enlace VC (50 V/div) mostrando los niveles de control.
En la figura 5.23 se tiene el contenido armnico del voltaje en el enlace. El inters en esta
grfica es observar la frecuencia a la cual esta ocurriendo la variacin de voltaje. Se trata de un
nivel de CD con un rizo. La variacin del voltaje se presenta en bajas frecuencias; el espectro de
mayor magnitud despus del fundamental est a 6 Hz.
78
0.01
0.009
0.008
0.007
0.006
0.005
0.004
0.003
0.002
0.001
0
10
10
Frecuencia(Hz)
10
10
VO
IL
PO
Figura 5.24. Formas de onda de la corriente generada IL (5 A/div), voltaje en la carga VO (250
V/div) y potencia consumida por la carga PO (1 kW/div).
79
VLNEA
IL
Figura 5.25. Formas de onda de la corriente generada IL (5 A/div) y voltaje en la carga VO (100
V/div) mostrando el desfasamiento entre ellas.
5.5
por un circuito que inserta el tiempo muerto para la conmutacin de los dispositivos.
Figura 5.26. Tiempo muerto entre seales de conmutacin para los IGBT.
80
nseg, por lo tanto el tiempo muerto que se calcul para evitar daos es de 1.2 seg
aproximadamente. Al hacer las pruebas se obtuvo que el tiempo muerto resultante es de 1.35seg
aproximadamente.
En la figura 5.27 se muestran las formas de onda de la proteccin por sobretemperatura.
Cuando en la cpsula del mdulo de IGBTs se tienen 125C, se manda una seal al circuito de
protecciones que inhibe las seales de conmutacin.
G2 y G3
G1 y G4
VST
VSTINV
Figura 5.27. Seales de control (G1 y G2, G3 y G4), disparo de la proteccin por
sobretemperatura VST y seal producida por el inversor VSTINV.
La proteccin por sobretemperatura fue implementa debido a que en algunas ocasiones,
cuando se trabaja a corrientes altas los equipos de enfriamiento no son suficientes para
contrarrestar las altas temperaturas. Entonces, existe un sobrecalentamiento en el mdulo lo que
podra causar daos irreparables en el inversor.
La figura 5.28 muestra las formas de onda de la proteccin por sobrecorriente. El voltaje que
genera el sensor de efecto Hall entra a dos comparadores que tienen una referencia de 8V y -8V,
respectivamente, para proteger al inversor de una corriente que exceda las especificaciones del
mdulo. Como se observa en la figura, el comparador proporciona una seal con un nivel lgico
0, slo en el momento en que la corriente excede la mxima permitida. Esta seal est conectada
a la placa de protecciones del sistema en donde se mantendr en la condicin de falla, hasta que
se produzca un reinicio manual.
81
G1 y G4
VCRS
VSC
VCOMP1
Figura 5.28. Seales de control (G1 y G4), voltaje de sensor hall VCRS, disparo de la proteccin
por sobrecorriente VSC y referencia de 8 V VCOMP1.
En la figura 5.29 se muestran las formas de onda de la proteccin contra islanding. La
ausencia de tensin de red se detecta con la utilizacin de un circuito integrado monitor de lnea
(MID400). ste proporciona un nivel lgico 0 ante la ausencia de tensin en la lnea
vlnea
Vmonitor
Vislanding
Figura 5.29. Voltaje de lnea vlnea, voltaje del monitor de lnea Vmonitor y disparo de la proteccin
por ausencia de lnea Vislanding.
La proteccin contra islanding se implement debido a que se conecta el sistema a la red
82
elctrica. La normatividad existente exige que se tenga esta proteccin para evitar accidentes a
los trabajadores de la compaa de electricidad.
5.6
Acoplamiento de tierras
Es necesario medir el voltaje en el enlace, para poder controlarlo. Esto ocasiona que se unan
las tierras de control y potencia, provocando ruido en el dsPIC.
Solucin:
Se utiliz un amplificador de aislamiento, el cual aisl las tierras y elimin el ruido que se
presentaba por esta unin.
La distribucin de las placas y dems componentes del sistema fueron colocados de manera
aleatoria, lo que provocaba muchos problemas de ruido e inestabilidad del sistema.
Solucin:
Se redistribuyeron los componentes del sistema y la parte de control fue colocada en la parte
baja del prototipo para que la interferencia provocada por los elementos de potencia no afectara al
set point. Adems se hicieron las conexiones con cable blindado y se agregaron planos de tierra.
83
84
Captulo 6
Conclusiones
El principal objetivo de la tesis fue construir un sistema fotovoltaico con mnimo
almacenamiento de energa en el enlace de CD de dos etapas, como una continuacin de los
trabajos desarrollados anteriormente en la lnea de energas renovables. Una vez mencionado
esto, se tienen a continuacin las conclusiones a las que se lleg con la investigacin.
5.1
Conclusiones generales
La referencia tomada de la lnea elctrica, para el control, hace que el voltaje y corriente estn
en fase, lo que lleva a tener un factor de potencia prcticamente unitario. Con esto se cumple
con la normatividad existente para sistemas conectados a la lnea.
85
Mediante las pruebas realizas al sistema se not que la corriente generada no presenta
armnicos que provoquen su deformacin. La corriente es similar a la generada con una
capacitancia grande, slo se debe cumplir que el voltaje en el capacitor de enlace sea mayor al
voltaje de lnea; en todo momento. As, se asegura un flujo de potencia del sistema hacia la
lnea.
Un aspecto crtico que se debe resolver es el asociado con el armado del prototipo. Para la
disminucin de ruido electromagntico generado ayuda el hacer una buena distribucin de las
etapas, aislar de tierras y blindaje en los cables de conexin.
5.2
Trabajos futuros
A continuacin se presentan sugerencias para nuevos estudios acerca del trabajo de
Es importante que se hagan pruebas al SFV con las celdas fotovoltaicas para tener el
comportamiento verdico cuando se alimenta al sistema con una forma de onda no
convencional, como lo es la caracterstica voltaje-corriente de la celda. De manera similar, se
86
sugiere probar la inyeccin de la corriente generada a la lnea elctrica, una vez que el SFV
tiene especificaciones similares a los trabajos realizados por Ibez y Jimnez, que son
necesarios para dicha funcin. El algoritmo grabado en el dsPIC est programado para
inyectar corriente hasta que se tenga un cruce por cero, con esto se logra sincronizacin con la
lnea elctrica.
El control que se plante en el trabajo de tesis tiene la desventaja de ser inestable cuando el
voltaje del enlace no entra al intervalo de control, se propone introducir una tcnica ms
avanzada de control.
Para evitar ms problemas con el ruido electromagntico, sera de gran ayuda colocar el
prototipo en un gabinete blindado que rechace el ruido provocado por la conmutacin de los
interruptores de potencia del sistema.
87
Referencias
[1]
[2]
[3]
[4]
[5]
[6]
[7]
89
[8]
[9]
[10]
[11]
[12]
[13]
[14]
IEEE Std 1547- 2003, IEEE Standard for Interconnecting Resources with Electric
Power, Website: http://grouper.ieee.org./groups/scc21/1547/1547_index.html
[15]
[16]
IEEE Std 519-1992, IEEE Recommended Practices and Requirements for Harmonic
Control in Electrical Power Systems.
Website: http://grouper.ieee.org./groups/scc21/519/519_index.html
[17]
[18]
C.J. Kaiser, The capacitor handbook, segunda edicin, CJ Publising, 2 edicin, 1997,
pp. 125-127.
90
[19]
R. Gules, L. Lopes and L. Claudio, An Interleaved Boost DC-DC Converter with Large
Conversion Ratio, Proceedings of the International Symposium on Industrial
Electronics ISIE-2003, Vol. 1, pp. 411-416.
[20]
[21]
[22]
[23]
M. E. Van Valkenburg, Analog Filter Design, Oxford University Press, New York, 2
edicin, 1982, pp. 289-297.
[24]
H. Calleja, Electrnica analgica, CENIDET, Notas del curso, cuatrimestre agostodiciembre 2005.
[25]
[26]
[27]
[28]
[29]
[30]
91
92
Anexo A
A continuacin se presenta el listado del programa que se carg en el dsPIC, los diagramas de flujo
se encuentran en el captulo 4.
.include "p30f3013.inc"
.global __T1Interrupt
.global __T2Interrupt
.global __INT1Interrupt
.global __INT2Interrupt
.global _main
.text
_main:
;-----------------------------------------------------------------------------------------------------------------------;
INICIALIZACIN DEL SISTEMA Y ARRANQUE SUAVE
;-----------------------------------------------------------------------------------------------------------------------; Proporciona un encendido suave, aumenta una posicin al pot. dig. para que el ciclo de trabajo no
suba bruscamente en el CD-CD
; Entradas: voltaje de las celdas >130V
; Salidas: w14 del potCD-CD, w13 del potCD-CA.
; Llamadas: datopotCD-CD y datopotCD-CA rutinas de comunicacin con los pot.
; Destruye: w0,w1,w2
inicio:
call _VisualInitialization
clr IC1CON
clr IC2CON
clr OC1CON
clr OC2CON
clr CNEN1
clr CNEN2
93
clr ADCON1
clr SPI1STAT
clr I2CSTAT
clr SPI1CON
clr I2CCON
clr U1MODE
clr U2MODE
bclr PORTF,#4
bclr PORTF,#5
bclr PORTB,#4
bclr PORTF,#2
setm ADPCFG
interrupciones:
bclr IFS1,#INT1IF
bclr IFS1,#INT2IF
bset IPC4,#INT1IP0
bclr IPC4,#INT1IP1
bclr IPC4,#INT1IP2
bset IPC5,#INT2IP0
bclr IPC5,#INT2IP1
bclr IPC5,#INT2IP2
mov #0x0000,w0
mov w0,INTCON1
mov #0x4000,w0
mov w0,INTCON2
bset IEC1,#INT2IE
bset IEC1,#INT1IE
inipot:
mov #0x02,w13
call datopotCA
ini1:
btss PORTF,#2
goto ini1
bset PORTB,#4
ini2:
mov #0xAA,w14
;preparacin de interrupciones
call datopotCD
bset PORTB,#5
ini3:
btss PORTB,#0
goto ini3
mov #0x03,w13
call datopotCA
goto controlvc
94
clr T2CON
clr TMR2
mov #0xE100,w0
mov w0,PR2
bclr IPC0,#T2IP0
bset IPC0,#T2IP1
bclr IPC0,#T2IP2
bclr IFS0,#T2IF
bset IEC0,#T2IE
clr T1CON
clr TMR1
mov #0xFFFF,w0
mov w0,PR1
bset IPC0,#T1IP0
bclr IPC0,#T1IP1
PMP:
contador:
95
bclr IPC0,#T1IP2
bclr IFS0,#T1IF
bset IEC0,#T1IE
mov #0x8036,w0
mov w0,T1CON
bset T2CON,#TON
cuenta:
btss IFS0,#T2IF
;entretiene al timer2
goto cuenta
goto PMP2
__T1Interrupt:
bclr IFS0,#T1IF
clr PR1
retfie
__T2Interrupt:
bclr IFS0,#T2IF
mov #0x00,w11
;w11 es el valor actual de la potencia y se borra para inicio
mov TMR1,w11
;lee el valor del contador
retfie
;-----------------------------------------------------------------------------------------------------------------------PMP2:
clr TMR1
cpsgt w11,w10
;compara si la potencia actual es mayor a la
goto bajopotencia
;anterior
goto subiopotencia
bajopotencia:
inc w13,w13
;decrementa en 1 la posicin del pot para
mov #0xDA,w1
;demandar ms corriente
cpslt w13,w1
;se compara el valor que hay en los pot para
goto tranquilo
; que el ciclo de trabajo no sea menor a 15%
call datopotCA
call controlvc
goto vuelta
;-----------------------------------------------------------------------------------------------------------------------subiopotencia:
dec w13,w13
;incrementa en 1 la posicin del pot para
mov #0x27,w1
;demandar menos corriente
cpsgt w13,w1
;se compara el valor que hay en los pot para
goto tranquilo
;que el ciclo de trabajo no sea mayor a 85%
call datopotCA
call controlvc
goto vuelta
;-----------------------------------------------------------------------------------------------------------------------vuelta:
mov w11,w10
;la potencia actual es ahora la potencia
goto PMP
;anterior
;-----------------------------------------------------------------------------------------------------------------------96
tranquilo:
mov #0x40,w14
call datopotCA
goto inicio
;-----------------------------------------------------------------------------------------------------------------------;
Rutina para control del voltaje en el capacitor de enlace
;-----------------------------------------------------------------------------------------------------------------------controlvc:
btss PORTB,#1
;checa comparador A
goto decrementar
goto incrementar
incrementar:
mov #0xC0,w1
cpslt w13,w1
goto controlvc
incrementar1:
btss PORTB,#0
goto incrementar1
inc w13,w13
call datopotCA
btsc PORTD,#8
goto incrementar
goto decrementar
decrementar:
mov #0x60,w1
cpsgt w13,w1
goto controlvc
decrementar1:
btss PORTB,#0
goto decrementar1
dec w13,w13
call datopotCA
btss PORTB,#1
goto decrementar
goto incrementar
;checa comparador B
;-----------------------------------------------------------------------------------------------------------------------;
Rutina de comunicacin con Potencimetro del CD-CD
;-----------------------------------------------------------------------------------------------------------------------; Comunicacin con el potencimetro digital del CD-CD
; Entradas: Ninguna
; Salidas: reset, stack, reloj
; Llamadas: Ninguna
; Destruye: w8,w2,w14
97
datopotCD:
bset PORTB,#6
bclr PORTB,#9
nop
nop
bset PORTB,#8
nop
nop
bclr PORTB,#8
;Cdigo de wiper1
mov #0x10,w8
potW11cd:
btsc w14,#0x7
goto potW12cd
bclr PORTB,#9
goto potW13cd
potW12cd:
bset PORTB,#9
potW13cd:
nop
nop
bset PORTB,#8
nop
nop
bclr PORTB,#8
rlnc w14,w14
;pulso de reloj
;pulso de reloj
;
;rota a la izquierda el registro w14=wiper1,
; w14 guarda a w14 rotado
;carga un cero a w2
;decrementa w1 y lo almacena en w1
;compara w2 y w3 y salta si no es igual
;
mov #0x00,w2
dec w8,w8
cpseq w2,w8
goto potW11cd
bclr PORTB,#6
return
;-----------------------------------------------------------------------------------------------------------------------;
Rutina de comunicacin con Potencimetro CD-CA
;-----------------------------------------------------------------------------------------------------------------------; Comunicacin con el potencimetro digital del CD-CA
; Entradas: Ninguna
; Salidas: reset, stack, reloj
; Llamadas: Ninguna
; Destruye: w9,w2,w13
datopotCA:
clrwdt
bset PORTB,#7
bclr PORTF,#6
98
nop
nop
bset PORTF,#3
nop
nop
bclr PORTF,#3
;Cdigo de wiper1
mov #0x10,w9
potW11ca:
btsc w13,#0x7
goto potW12ca
bclr PORTF,#6
goto potW13ca
potW12ca:
bset PORTF,#6
potW13ca:
nop
nop
bset PORTF,#3
nop
nop
bclr PORTF,#3
rlnc w13,w13
;pulso de reloj
;pulso de reloj
;
;rota a la izquierda el registro w13=wiper1,
; w13 guarda a w13 rotado
;carga un cero a w2
;decrementa w1 y lo almacena en w1
;compara w2 y w1 y salta si es igual
;
mov #0x00,w2
dec w9,w9
cpseq w2,w9
goto potW11ca
bclr PORTB,#7
return
;--------------------------------------------------------------------------------------------------------.end
99
100