Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos

Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 1

Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
1
ANALISIS Y DISEO DE CIRCUITOS
ARITMTICOS
Suma y resta binaria
Diseo de un sumador total
Anlisis del sumador 7483
Anlisis de un sumador/restador total
Suma y resta en BCD
Suma y resta en BCD exceso de tres
Anlisis de la ALU
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
2
Circuito Semisumador
S
C
a
b
S = a b
C = a b
A B Suma (S) Acarreo
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 2
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
3
Diagrama de bloques del Sumador Total
S
C
1
a
b
C
0
Sumador
total
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S C
1
a b C
0
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
4
Circuito Sumador Total
S
a
b
C
0
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S C
1
a b C
0
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 3
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
5
Cudruple sumador total
C
4
Sumador
total
S
4
b
4
a
4
C
3
Sumador
total
S
3
b
3
a
3
C
2
Sumador
total
S
2
b
2
a
2
C
1
Sumador
total
S
1
b
1
a
1
C
0
a
4
b
1
b
3
a
3
b
2
a
2
a
1
b
4
S
4
S
1
S
2
S
3
C
4
C
0
Cudruple
sumador total
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
6
Smbolo lgico del 7483

2
16
4
7
11
10
1
8
3
7483
B
4
B
3
B
2
B
1
A
1
A
4
A
2
A
3
2
6
9
13
C
0
C
4

1
15
14
16
4
7
11
10
1
8
3
7483
3
0
0
3
2
6
9
13
C
1
C
4

1
15
14
B
4
B
3
B
2
B
1
A
1
A
4
A
2
A
3
C
0
C
0
3
0

P
Q

ANSI-IEEE 91-1973 ANSI-IEEE 91-1984

Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 4
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
7
Circuito Cudruple Sumador de 4 bits
7483
16 9 15 14 13 12 11 10
1 8 2 3 4 5 6 7
A
4

3
A
3
B
3
Vcc
2
B
2
A
2
B
4

4
C
4
C
0
GND B
1
A
1

1
B
4

1
C
4
C
0
A
1
A
3
B
3
A
4

2 B
2
A
2
B
1
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
8
Sumador Binario de 8 bits
A
4
B
1
B
3
A
3
B
2
A
2

4

1
A
1
B
4
7483
A
4
B
1
B
3
A
3
B
2
A
2

4

1
A
1
B
4
a
8
b
5
b
7
a
7
b
6
a
6
a
5
b
8
a
4
b
1
b
3
a
3
b
2
a
2
a
1
b
4

2

2

3

3
S
8
S
5
S
4
S
1
S
6
S
2
S
7
S
3
C
0
C
4
C
0
C
4
C
0
S
9
7483
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 5
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
9
Sumador - Restador Binario
B
4
A
1
A
3
B
3
A
2
B
2

4

1
B
1
A
4
7483
a
4
b
1
b
3
a
3
b
2
a
2
a
1
b
4

3
S
4
S
1
S
2
S
3
C
0
C
4
C
4
P
C
0
= PC
4
C
0
7486
1/7408
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
10
Resultados posibles al sumar dos nmeros
expresados en BCD
10
11
12
13
14
15
16
17
18
19
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
1 1 0 0 0
1 1 0 0 1
0 1 0 1 0
0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 0
0 1 1 1 1
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
0
1
2
3
4
5
6
7
8
9
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
C
4
S
4
S
3
S
2
S
1
C
4
S
4
S
3
S
2
S
1
C
4
S
4
S
3
S
2
S
1
C
4
S
4
S
3
S
2
S
1
Decimal BCD natural Binario Decimal BCD natural Binario
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 6
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
11
Sumador BCD natural
A
4
B
1
B
3
A
3
B
2
A
2

4

1
A
1
B
4
7483
a
4
b
1
b
3
a
3
b
2
a
2
a
1
b
4

3
S
4
S
1
S
2
S
3
C
0
C
0
A
4
B
1
B
3
A
3
B
2
A
2

4

1
A
1
B
4
7483
a'
4
b'
1
b'
3
a'
3
b'
2
a'
2
a'
1
b'
4

3
S'
4
S'
1
S'
2
S'
3
C
0
C
4
C'
0
C'
4
C
4
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
12
Diagrama de bloques del Sumador BCD
S
4
S
1
S
2
S
3
C
4
C
0
Sumador
BCD natural
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 7
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
13
Tabla de verdad y ecuaciones del circuito
generador de complemento a nueve
1 0 0 1
1 0 0 0
0 1 1 1
0 1 1 0
0 1 0 1
0 1 0 0
0 0 1 1
0 0 1 0
0 0 0 1
0 0 0 0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
9
8
7
6
5
4
3
2
1
0
0
1
2
3
4
5
6
7
8
9
B
4
B
3
B
2
B
1
b
4
b
3
b
2
b1 b-9 b
B1 = b1
B2 = b2
B3 = b3b2 + b3b2 = b2 b3
B4 = b4b3b2 = b4 + b3 +b2
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
14
Generador de complemento a nueve
b
1
b
2
b
3
b
4
B
1
B
2
B
3
B
4
B
4
B
1
B
2
B
3
Generador de
complemento
a nueve
b
4
b
1
b
2
b
3
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 8
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
15
Circuito Restador en BCD natural
b
1
b
3
b
2
b
4
B
4
B
1
B
2
B
3
Generador de
complemento
a nueve
a
4
a
3
a
2
a
1
S
4
S
1
S
2
S
3
C
4
C
0
Sumador
BCD
DECENAS
b
1
b
3
b
2
b
4
B
4
B
1
B
2
B
3
Generador de
complemento
a nueve
a
4
a
3
a
2
a
1
S
4
S
1
S
2
S
3
C
4
C
0
Sumador
BCD
UNIDADES
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
16
Diagrama de bloques de un Sumador/Restador
BCD natural
Generador de
complemento
a nueve
Multiplexador
Sumador
nmero a nmero b
o nmero B
S
nmero B
nmero b
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 9
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
17
Sumador/Restador BCD natural
b
1
BS
S
B
4
B
1
B
2
B
3
B
4
B
1
B
2
B
3
S
Cudruple
multiplexador
de 2 lneas (
*
)
S
4
S
1
S
2
S
3
C
4
C
0
Sumador
BCD natural
S
4
S
1
S
2
S
3
C
4
C
0
Sumador
BCD natural
Cudruple
multiplexador
de 2 lneas (
*
)
DECENAS UNIDADES
Generador de
complemento
a nueve
Generador de
complemento
a nueve
a
4
a
3
a
2
a
1
a
4
a
3
a
2
a
1
b
4
b
1
b
2
b
3
Sumador
total
C
BS
P
R
(*) 74157
b
4
b
2
b
3
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
18
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 10
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
19
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
20
Sumador BCD exceso de tres
A
4
B
1
B
3
A
3
B
2
A
2

4

1
A
1
B
4
7483

3
S
4
S
1
S
2
S
3
C
0
A
4
B
1
B
3
A
3
B
2
A
2

4

1
A
1
B
4
7483
a
4
b
1
b
3
a
3
b
2
a
2
a
1
b
4

3
C
0
C
4
C
4
"1"
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 11
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
21
Sumador/Restador en BCD exceso de tres
BS
Sumador
total
R
b
1
b
3
b
2
b
4
a
4
a
3
a
2
a
1
S
4
S
1
S
2
S
3
C
4
C
0
Sumador BCD
exceso tres
b
1
b
3
b
2
b
4
a
4
a
3
a
2
a
1
S
4
S
1
S
2
S
3
C
4
P
Sumador BCD
exceso tres
DECENAS UNIDADES
C
0
C
0
C
BS
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
22
Diagrama de bloques de un sumador
BCD-exceso de tres
a
4
b
1
b
3
a
3
b
2
a
2
a
1
b
4
S
4
S
1
S
2
S
3
C
4
C
0
Sumador
BCD exceso tres
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
Lgica Digital y Microprogramable. Autor: Fernando Remiro Domnguez 12
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
23
Diagrama de conexin de la
Unidad Aritmtico-Lgica 74181
24 17 23 22 21 20 19 18
1 8 2 3 4 5 6 7
B
0
A
0
S
3
S
2
S
1
S
0
C
0
M
Vcc A
1
B
1
A
2
B
2
A
3
B
3
G
B
0
A
0
A
1
B
3
B
1
A
2
B
2
A
3
S
3
S
2
S
1
S
0
F
3
Salidas Entradas
Entradas Salidas
13 16 15 14
12 9 10 11
F
0
F
1
F
2
GND
C
4
P A = B F
3
G C
4
P A = B
C
0
M F
0
F
1
F
2
Capitulo 4: Anlisis y Diseo de Circuitos Aritmticos
24
Funciones y operaciones de la ALU 74181
A
A.B
A./B
0 (cero)
A ms (A + /B) ms 1
A.B ms (A+/B) ms 1
A menos B
(A + /B) ms 1
A ms (A + B) ms 1
A ms B ms 1
A./B ms (A + B) ms 1
A + B ms 1
A ms A ms 1
A.B ms A ms 1
A./B ms A ms 1
A ms 1
A menos 1
AB menos 1
A./B menos 1
Menos 1 (compl. A 2)
A ms (A + /B)
AB ms (A + B)
A menos B menos 1
A + /B
A ms (A + B)
A ms B
A./B ms (A + B)
A + B
A ms A
A.B ms A
A./B ms A
A
/A
/(A.B)
/A + B
1
/(A + B)
/B
/(A B)
A + /B
/A.B
A B
B
A + B
0
A./B
A.B
A
L L L L
L L L H
L L H L
L L H H
L H L L
L H L H
L H H L
L H H H
H L L L
H L L H
H L H L
H L H H
H H L L
H H L H
H H H L
H H H H
C
0=H
(Con acarreo) C
0
= L (Sin acarreo) S
3
S
2
S
1
S
0
Operaciones aritmticas M=L Funciones lgicas
M=H
Seleccin