Professional Documents
Culture Documents
Sistemas Digitais
INE 5406
Aula 15-T
4. Projeto de Sistemas Digitais no Nvel RT. Anlise de Timing de um SD, Barramentos x Multiplexadores, Registradores x Banco de Registradores.
D1 Q1 Q1
D2 Q2 Q2 D3 Q3 Q3
lgica de sada
Bloco Operativo
slide 15T.2
entA
n mA
0 1
entB
n CB
P
n m1 n
0 1
A
n Bz n n
B
n
0 1
1
n m2
D2 Q2 Q2 D3 Q3 Q3
Az
op lib
+/n
sada
INE/CTC/UFSC Sistemas Digitais - semestre 2008/2
slide 15T.3
entA
n mA
0 1
entB
n
n RstP CA
CB
P
lgica de sada CP m1 n n
0 1
A
n
B
n
0 1
1
n m2
D2 Q2 Q2 D3 Q3 Q3
Az n
Bz n
2 1
ck Perodo do clock ?
op lib
+/n
td1 tdLPE
tsetup
td1 = max { tdRegEst , thold}, onde: tdRegEst = atraso de propagao do reg. de estado thold = tempo de manuteno (hold) do reg. de estado tdLPE = atraso e propagao da lgica de prximo estado tdSU = tempo de setup do registrador de estado
slide 15T.4
entA
n mA
0 1
entB
n
n RstP CA
CB
P
lgica de sada CP m1 n n
0 1
A
n
B
n
0 1
1
n m2
D2 Q2 Q2 D3 Q3 Q3
Az n lib
Bz n
op
+/n
2
ck
Perodo do clock
td1 tdLS
tdMux tdSomaSub
tdMux tsetup
td1 = max { tdRegEst , thold} tdLS = atraso e propagao da lgica de sada tdMux = atraso de propagao do multiplexador 2:1 tdSomaSub = atraso de propagao do somador-subtrator tsetup = tempo de setup do registrador A Prof. Jos Lus Gntzel
slide 15T.5
00 01 10 1 1
00 01 10 1 1
n overflow
n op
+/n
4 sinais de controle
slide 15T.6
n overflow
n op
+/n
8 sinais de controle
slide 15T.7
00 01 10 1 1
00 01 10 1 1
n overflow
n op
+/n
slide 15T.8
R1
R2
R3
R4
Reg a ser 2 lido 1
R1 R2 R3 R4
n n op 2 Reg a ser lido 2
00 01 10 1 1
00 01 10 1 1
overflow n overflow n
+/n
+/n
op
Registradores
Reg a ser escrito Dado de escrita
2 portas de leitura e 1 porta de escrita (h um sinal p/ habilitar escrita) Quantos registradores h neste banco de registradores? Qual o comprimento (ou tamanho) dos dados?
INE/CTC/UFSC Sistemas Digitais - semestre 2008/2
slide 15T.10
[31-26] [25-21] 32 instruo [15-11] 5 [20-16] 5 5 3 Reg a ser Dado lido #1 lido #1 Reg a ser lido #2 Registradores Reg a ser Dado escrito lido #2 Dado de escrita EscReg 32 Zero ULA 32 Resultado 32 Controle ULA
32
slide 15T.11
opcode
31
rs
rt
rd
shamt
funct
opcode
31
43
rs
rt
constante
opcode
31
35
rs
rt
constante
slide 15T.12
Controle
[31-26] [25-21]
PC
32
[20-16]
0 M U X
Reg a ser lido #1 Reg a ser lido #2 Reg a ser escrito Dado de escrita
Dado lido #1
0
Zero
Registradores
Dado lido #2
1
ULA
M U X Resultado
[15-11]
1
Endereo
[15-0]
M U X
1
16
Extenso de sinal 6
32 Operao da ULA 2
[5-0]
slide 15T.13