Universidad de Antioquia. Jaramillo Cesar, Quintero David.

Maquina de Estados

1

Resumen Basados en los conceptos tericos que acarrea
lo referente a maquinas de estado, se busca que el
estudiante, haga uso de todas las herramientas tericas y
prcticas adquiridas a lo largo tanto del curso, como de
semestres anteriores. Una vez logrado este objetivo, el
estudiante estar en la capacidad de implementar o
trabajar en un proyecto personal ptimo y de calidad.



Palabras Clave FINITO, AUTOMATA, SWITCH,
TRANSISTOR, ZONA CORTE, ZONA SATURACION.

I. MAQUINAS DE ESTADO

na maquina de estados finitos en un modelo abstracto
para la manipulacin de smbolos, nos permiten saber si una
cadena pertenece a un lenguaje o nos pueden generar otro
conjunto de smbolos como resultado.

Las maquinas de estados finitos se caracterizan por tener un
Estado inicial, reciben una cadena de smbolos, cambian de
estado por cada elemento ledo o pueden permanecer en el
mismo estado. Tambin tienen un conjunto de Estados Finales
o Aceptables que nos indican si una cadena pertenece al
lenguaje al final de una lectura.

Los Autmatas se clasifican en 2 tipos:

Autmata Finito Determinista.
Autmata Finito no Determinista.


A. Autmatas Finitos deterministas.

Un Autmata recibe secuencialmente una cadena de smbolos
y cambia de estado por cada smbolo ledo o tambin puede
permanecer en el mismo estado. Al final de la lectura el estado
del Autmata nos indica si la cadena es aceptada o mejor
dicho pertenece al Lenguaje que describe nuestra maquina. Si
al final de leer todos los smbolos de entrada la maquina esta
en alguno de los estados Finales entonces esa cadena es
aceptada, si el estado no es final entonces la cadena no
pertenece al lenguaje.



Las partes que componen una Autmata son 5 y se pueden
denir:

A = {Q, q0, F, , }

Donde:

Q: Conjunto nito de estados.
q0: Estado inicial donde q0 Q. Debe haber uno y solo un
estado incial.
F: Conjunto de estados nales F Q. El estado q0 tambin
puede ser nal.
: Alfabeto nito de entrada.
: Funcin de Transicin Q Q,


B. Autmatas Finitos No Determinstas

A diferencia de los Autmatas Finitos Determinstas, donde
existe una nica forma de llegar de un estado a otro con una
entrada y se tiene solo un estado incial, los Autmatas Finitos
No Determinstas no cuentan con estas virtudes, pero son una
herramienta de mucha ayuda cuando queremos disear un
Autmata Determinista. Para cada Autmata No Determinista
existe un Autmata Determinista que lo representa y que
acepta el mismo lenguaje.

Podemos definir un Autmata Finito No Determinista como:

A = {Q, I, F, , }

Donde:

Q: Conjunto finito de estados.
I: Conjunto de estados inciales donde I Q.
F: Conjunto de estados finales F Q.
: Alfabeto finito de entrada.
: Funcin de Transicin Q S donde S Q.

Aparentemente es muy similar a un Autmata Finito
Determinista, pero se perciben algunas diferencias. Puede
existir ms de un Estado inicial y la funcin de transicin
ahora nos entrega un conjunto, tal vez vaco, de posibles
estados. Precisamente esta es la diferencia entre un Autmata
Determinista y uno No Determinista.


Maquina de Estados (Practica 5)

Jaramillo Gutirrez Cesar Augusto, Quintero Montoya Alexis David, Arias Londoo Alexander.
{cesarjaramilloude
[1]
,adqm007
[2]
,profeitm
[3]
}@gmail.com
[1, 2,3]
Universidad de Antioquia


U
Universidad de Antioquia. Jaramillo Cesar, Quintero David. Maquina de Estados

2
II. TRANSISTOR COMO INTERRUPTOR
Un transistor funciona como un interruptor para el circuito
conectado al colector (Rc) si se hace pasar rpidamente de
corte a saturacin y viceversa. En corte es un interruptor
abierto y en saturacin es un interruptor cerrado. Los datos
para calcular un circuito de transistor como interruptor son: el
voltaje del circuito que se va a encender y la corriente que
requiere con ese voltaje. El voltaje Vcc se hace igual al voltaje
nominal del circuito, y la corriente corresponde a la corriente
Icsat. Se calcula la corriente de saturacin mnima, luego la
resistencia de base mnima:
I
BSAT min
= Icsat / b y R
BMax
= Von/I
Bsat min

Nota: La principal aplicacin de transistor como interruptor es
en los circuitos e integrados lgicos, all se mantienen
trabajando los transistores entre corte o en saturacin.
Para comprobar este planteamiento se pasa a simular los
efectos o respuespuestas del circuito adjunto al transistor, para
generar el switcheo. Es asi como llega a concluir que en caso
de solicitar una respuesta lgica 1 simplemente se lleva a el
transistor a trabajar en la zona de corte,

TRANSISTOR COMO INTERRUPTOR
Sin Energizar Base de transistor (Corte)

Energizar Base de transistor(Saturacin)


III. PRACTICAS DE APRENDIZAJE
El objetivo fundamental de la prctica es que el estudiante
asimile y aplique los conceptos relacionados con maquinas de
estado, aplicando todos los conocimientos adquiridos a lo
largo del curso. Para ello se expuso lo siguiente.

Se planteo realizar un contador de 0 a 99, visualizando los
datos en un display 7 segmentos. El display de las unidades y
el de las decenas estarn conectados de manera paralela.

Fue as que se decidi multiplexar la informacin, teniendo
como seleccin el pin comn de cada lcd.

El cdigo que describe las caractersticas mencionadas
anteriormente, es el que aparece a continuacin.



/*
Maquinas de Estado
(Contador 00 a 99)

este programa muestra los numeros del 00 al 99
en un display 7 segmentos.

Cesar Jaramillo Gutierrez
David Quintero Montoya
Universidad de Antioquia
Lab de Electronica Digital
*/
//Nombrar Variables
//Contadores
int unidades=0;
int decenas=0;
//Switches
int s_1= 10;
int s_2= 11;

//Salidas 7 Segmentos
int Seg_a= 3;
int Seg_b= 4;
int Seg_c= 5;
int Seg_d= 6;
int Seg_e= 7;
int Seg_f= 8;
int Seg_g= 9;

boolean s1,s2,s3,s4;
boolean a,b,c,d,e,f,g;

void setup()//porcion de codigo q solo se ejecuta 1 vez
{
//indicamos las entradas y salidas digitales
pinMode(s_1,OUTPUT);
pinMode(s_2,OUTPUT);
pinMode(13,OUTPUT);
pinMode(Seg_a,OUTPUT);
pinMode(Seg_b,OUTPUT);
pinMode(Seg_c,OUTPUT);
pinMode(Seg_d,OUTPUT);
pinMode(Seg_e,OUTPUT);
pinMode(Seg_f,OUTPUT);
pinMode(Seg_g,OUTPUT);
}

Universidad de Antioquia. Jaramillo Cesar, Quintero David. Maquina de Estados

3


Para probar la programacin,, se necesitaran los siguientes
componentes:
7 resistores de 180
2 display 7 segmentos (nodo Comn Este caso)
2 transistors 2N2222
2 resistores de 1K y 2 de 15 K

Fig. 9. Esquemtico Contador 0 a 99.


IV. CONCLUSIONES

Los conceptos ligados a las maquinas de estado,
plantean modelos muy ptimos para el desarrollo en
elaboracin.

El software Proteus es una herramienta acadmica de
simulacin muy amigable y completa.

Uno de los mltiples usos de los bjt, es un swicthe al
llevar este desde su zona de corte a la zona de
saturacin.

Los beneficios adjuntos a la tarjeta arduino, nos
permiten simular de manera efectiva, una gran
cantidad de componentes lgicos.









void loop()// bucle infinito
{
digitalWrite(s_1,HIGH);//appgamos display unidades
digitalWrite(s_2,HIGH);//appgamos display decenas
//control de incremento de decenas
if(unidades>9){decenas=decenas+1; unidades=0;}
//control de desbordamiento de decenas
if(decenas>9){decenas=0; unidades=0;}

for(int i=0;i<70;i++)
{
digitalWrite(s_1,LOW);
conver(unidades);
salida();
delay(10);
digitalWrite(s_1,HIGH);

digitalWrite(s_2,LOW);
conver(decenas);
salida();
delay(10);
digitalWrite(s_2,HIGH);

}
unidades=unidades+1;
//fin loop
}
//funciones externas
void conver (int val)
{
if(val==0){s4=0; s3=0; s2=0; s1=0;}
if(val==1){s4=0; s3=0; s2=0; s1=1;}
if(val==2){s4=0; s3=0; s2=1; s1=0;}
if(val==3){s4=0; s3=0; s2=1; s1=1;}
if(val==4){s4=0; s3=1; s2=0; s1=0;}
if(val==5){s4=0; s3=1; s2=0; s1=1;}
if(val==6){s4=0; s3=1; s2=1; s1=0;}
if(val==7){s4=0; s3=1; s2=1; s1=1;}
if(val==8){s4=1; s3=0; s2=0; s1=0;}
if(val==9){s4=1; s3=0; s2=0; s1=1;}
}

void salida (void)
{
a=(!s4 && s3 && !s2 && !s1)||(!s4 && !s3 && !s2 &&s1);
b=(s3 && s2 && !s1)||(s3 && !s2 && s1)||(s4 && s2)||(s4
&& s3);
c=(!s3 && s2 &&!s1) ||(s4 &&s2)||(s4 && s3);
d=(!s4 && s3 && !s2 && !s1)||(!s4 && !s3 && !s2 &&
s1)||(!s4 && s3 && s2 && s1);
e=(!s3 && !s2 && s1)||(!s4 && s1)||(!s4 && s3 && !s2);
f=(!s4 && !s3 && s1)||(!s4 && !s3 && s2)||(!s4 && s2 &&
s1);
g=(!s4 && s3 && s2 && s1)||(!s4 && !s3 && !s2);

digitalWrite(Seg_a,a);
digitalWrite(Seg_b,b);
digitalWrite(Seg_c,c);
digitalWrite(Seg_d,d);
digitalWrite(Seg_e,e);
digitalWrite(Seg_f,f);
digitalWrite(Seg_g,g);
}
Universidad de Antioquia. Jaramillo Cesar, Quintero David. Maquina de Estados

4
V. WEBGRAFIA

[1] [Online]. Available:
http://www.slideshare.net/rosangela556/maqu
inas-de-estado-finito-13555524

[2] [Online]. Available:
http://www.slideshare.net/junito86/presentaci
on-2-maquinas-de-estado-finito

[3] [Online]. Available:
http://www.virtual.unal.edu.co/cursos/ingenier
ia/2001771/html/cap04/04_05_01.html

[4] [Online]. Available:
http://uncomp.uwe.ac.uk/genaro/Papers/Vera
nos_McIntosh_files/alejandroFinal2008.pdf

[5] [Online]. Available:
http://www.fairchildsemi.com/ds/PN/PN2222A.
pdf